TWI230019B

TWI230019B - System and method for digital video signal transmission

Info

Publication number: TWI230019B
Application number: TW091119634A
Authority: TW
Inventors: Cheon-Ho Bae; Yong-Sub Kim
Original assignee: Samsung Electronics Co Ltd
Priority date: 2001-09-06
Filing date: 2002-08-29
Publication date: 2005-03-21
Also published as: US20030043141A1; NL1021391C2; KR20030021494A; NL1021391A1; JP2003189122A; KR100408416B1; US7102629B2

Description

1230019 五、發明說明（1) 發明領域本發明是有關於一種訊號傳輸的系統及方法’且較特別的是，有關於一種用來產生和傳輸已編碼的0(：-平衡資料（e n c 〇 d e d D C - b a 1 a n c e d d a t a )的系統及方法’以使得經由一個通訊鍊接（以下稱為通道（"channel”））傳輸的DC-平衡資料彳口 DC-平衡同步石馬（DC-balanced synchronization codes, DSYNC)不同〇習知技術現代的液晶顯示螢幕，採用一種使用光纖（〇 p t i c a i f l b e r )傳輸資料的介面，以降低電磁干擾

(electromagnetic interference, EMI)，和由傳輸纜線所引起的傳輸線雜訊。在使用光盖的資料傳輸系統中，需要一種dc一平衡（DC 二，值二此，採用光1的介面使用一種傳輸方 f所Θ知M ^ C 衡汛號的目的。如同在相關的產業中元的一個"高'，邏輯^ 4數位賢料傳輸的每一個資料位 (balance)。和一個"低邏輯值之間的一個平名

階声第J =〖不：·使用1個通道的習知數位#輸系統的編=扪-圖中的權輸系統，使用-8B/9B)，並且包括虎傳輸方二(以下稱為器6，一個液晶顯示面^制f2，一個傳送器4，一個接 9。第2圖繪示_個血岑==個通道1 ’ 3，5，7，和〃 ^的衫像控制器輸出訊號的時序圖

1230019 五、發明說明（2) - 如同在第1圖和第2圖中所繪示’控制器2輸出一個紅色影像訊號（R [ 7 : 〇 ])，一個綠色影像訊號（G [ 7 : 0 ])，一個藍：色影像訊號（B [ 7 ·· 〇 ]) ’ —個水平同步訊號（H S Y N C ) ’ 一個垂直同步訊號（ν s Y N C )，一個資料致能訊號（D Ε ) ’和一個一時脈訊號（C L K )給傳送器4。每一個丝色，瘦色和—墓色影像，訊號（R[7:〇] ，G[7:0]，和ΒΠ:0])都包括么位元的資料。第3圖繪示第1圖中的傳送器的輸出訊號。如同在第1圖 -和第3圖中所繪示，傳送器4在四個通道1 ，3，5，和7上，- 傳送DC-平衡資料（DCBR，DCBG，DCBB和SYNC)給接收器6。，傳送器4在通道9上傳送時脈訊號(^1(給接收器6。其中，DC_平衡資料（DCBR，DCBG，和DCBB)，分別代表參已編碼的影像訊號（R [ 7 ·· 〇 ]，G [ 7 : 0 ]，和B [ 7 : 0 ] )，D C -平衡同步訊號SYNJ：，代表已編碼的八位元同步訊號。該八位元同步訊號’ $是根據HSYNC *VSYNC兩者的邏輯值所產生的。DC-平衡貝料（DCBR，DCBG，和DCBB)和SYNC是被串行化（serialized)’而且輸出給接收器6。 · 響應D C 平衡資料（DCBR，DCBG，和DCBB)，SYNC和》 (:^’接收為^會解調^㊀^^丨以幻紅色^綠色和藍色影像訊號（R[7··0 ’_G[7··0]，和 Β[7··0])，HSYNC，VSYNC 和 DE。接下來’接收益6會將解調過的訊號，輸出給液晶顯示面板8 。液Μ/員二7 . 接收紅色，綠色和藍色影像訊號 · (R[7:〇] ’ 」]，和B[7:〇]) ，HSYNC ，VSYNC ，DE 和 CLK，接下來並且顯示影像訊號。

9950pif.ptd

第6頁 1230019

因為習知的數據傳輸系統（10)，無法合併DC_平衡資料 (DCBR，DCBG，和DCBB) *SYNC，因此必須使用通道丨，3，和5，來傳送DC-平衡資料（DCBR，DCBG，和DCBB)，以及使用通道7來傳送SYNC訊號。習知的數據傳輸系統10的資料傳輸速度（data rate or data transfer rate)，是取決於數據傳輸通道的數目（不包括傳送CLK的通道）X位元流（bit stream) X工作頻率 (MHz)。因此，在1 1 2 Μ Η z頻率下工作的特級擴展圖型陣列 (Super Extended Graphic Array， SXGA)的資料傳輸率大約是4Gbps (4 X 9 X 112 (MHz))。對使用四個通道（不包括傳送C L K的通道）的現有的訊號傳輸系統1 〇而言，萬 ^ 輸率是一個缺點。 ^ 發明概述為解決上述限制，本發明的目的是提供一種系統和方法，用來在一個單一的通道上，傳送DC-平衡資料和 D S Y N C，並且產生和傳送已編碼的dc -平衡資料，以使得 DC_平衡資料和DC-平衡同步訊號SYNC不同。為達成上述目的，本發明提供一種影像訊號傳輸方法，包括下列步驟：將根據第一控制訊號的邏輯狀態，所產生的一個影像訊號，和一個預先定義的同步訊號了分別編碼成第一 D C -平衡資料和第二D C _平衡資料；分別將第一資料和第二資料，轉換成一個第一串列資料流和一個第二串列資料流，並且在一個第一通道上，傳送該些資料流丁

9950pif.ptd 第7頁 1230019 五、發明說明（4) 藉由修正經由該第一通道，所接收到的第一串列資料流和第二串列資料流的相位偏移（s k e w )，檢測第三資料和第四資料；以及編碼及傳送該第一資料，以使得第二資料和第三資料不同。響應一個已啟動的（activated)第二控制訊號，第一通道上會傳送第一串列資料流。而響應一個已停用的 (deactivated)第二控制訊號，第一通道上會傳送第二串列資料流。影像訊號和預先定義的同步訊號，包括N個位元（其中N 是一個自然數）。第一資料到第四資料，每一個都包含 (N + Μ )個位元（其中Μ是一個自然數）。影像訊號傳輸方法更加包括：將第三資料和第四資料解碼，以及檢測第一資料，第二資料，第一控制訊號，和第二控制訊號。當檢測到第三資料時，第二控制訊號會被啟動，而當檢測到第四資料時，第二控制訊號就會被停用。為達成上述目的，本發明提供一種數據傳輸方法，包括下列步驟：將第一資料和複數個第二資料，轉換成連續的串列資料流，並且在一個第一通道上，傳送該些資料流；修正在該第一通道上，所接收到的該聲串列資料流的相位偏移，並且檢測第三資料；以及轉換和傳送複數個第一資料的每一個資料，以使得第三資料和複數個第二資料的每一個資料不同。響應一個已啟動的控制訊號，第一通道上會傳送第一資料。而響應一個已停用的控制訊號，第一通道上會傳送

9950pif.ptd 第8頁 1230019 五、發明說明（5) ^ 第二資料。最好是第一資料到第三資料，都是包含（N + M) 個位元（其中N和Μ都是自然數）。：該影像訊號傳輸方法更加包括··將第三資料解碼，以及檢測每一個第一資料，第二資料和控制訊號。如果每一個第三訊號，都是與複數個第一資料的每一個資料完全相 . 同，則控制訊號會保持在啟動狀態。如果每一個第三訊號，都是與複數個第二資料的每一個資料完全相同，則控 -制訊號會保持在停用狀態。 ^ 為達成上述目的，本發明提供一種影像訊號傳輸系 _ 統，包括：一個編碼電路，用來將根據第一控制訊號的邏輯狀態，所產生的一個影像訊號，和一個預先定義的同步 b 訊號，分別編碼成第一DC-平衡資料和第二DC-平衡資料；一個轉換電路，用來分別將第一資料和第二資料，轉換成一個第一串列資料流和一個第二串列資料流；一個第一通道，用來傳輸第一串列資料流和第二串列資料流；以及一個檢測電路，藉由修正經由該第一通道，所接收到的第一 ^ 串列貢料流和弟二串列貧料流的相位偏移^檢測弟二貢料 . 和苐四貧料。編碼電路將第一資料編碼，以使得第二資料和第三資料不同。響應一個已啟動的第二控制訊號，第一通道上會傳送第一串列資料流。而響應一個已停用的第二控制訊號，第一通道上會傳送第二_列資料流。該影像訊號傳送系統，更加包括一個解碼電路，用來 .

9950pif.ptd 第9頁 1230019 五、發明說明（6) 將第三資料和第四資料解碼，並且檢測第一資料，第二資料，第一控制訊號和第二控制訊號。如果檢測到第三資料，第二控制訊號就會被啟動，而如果檢測到第四資料，則第二控制訊號就會被停用。最好是影像訊號和預先定義的同步訊號，都是包括N個位元（其中N是一個自然數）。而且第一資料到第四資料，每一個都包含（N + Μ )個位元（其中Μ是一個自然數）。為讓本發明之上述和其他目的、特徵、和優點能明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下。標示之簡單說明： 1 通道 2 控制器 3 通道 4 傳送器 5 通道 6 接收器 7 通道 8 液晶顯不面板 9 通道 « 10 訊號傳輸系統 11 通道 13 通道 15 通道

9950pif.ptd 第10頁 1230019 五、發明說明（7) 17 通道 100 訊號傳輸系統 2 0 0 傳送器 2 10 鎖相迴路 2 2 0 閂鎖電路 221 第一閂鎖器 2 2 3 第二閂鎖器 2 2 5 第三閂鎖器 2 2 7 第四閂鎖器 2 4 0 編碼電路 241 第一編碼器 2 4 3 第二編碼器 2 4 5 第三編碼器 2 6 0 串化電路 261 第一串化器 2 6 3 第二串化器 2 6 5 第三串化器 2 8 0 驅動電路 2 8 1 驅動為 2 8 3 驅動器 2 8 5 驅動器 2 8 7 驅動器 3 0 0 接收器 3 0 1 第一等待時間匹配電路

9950pif.ptd 第11頁 1230019 五、發明說明（8) 3 0 3 同步碼檢測電路 3 0 5 移位量修正電路 · 3 0 7 DE修正電路 3 0 9 桶式移位器 3 11 第二等待時間匹配電路 3 2 0 解串電路 3 2 1 解串器 3 2 3 解串器 v 3 2 5 解串器 3 4 0 定位器 3 41 定位器 | 3 4 3 定位器 3 4 5 定位器 3 6 0 通道同步電路 3 8 0 解碼電路 38 1 解碼器 3 8 3 解碼器 3 8 5 解碼器較佳實施例為讓本發明之上述和其他目的、特徵、和優點能明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下。本發明的組態和動作，將以參考繪圖的方式詳細說明。在該些繪圖中，類似的元件將以類似的參考符號代表。

9950pif.ptd 第12頁 1230019 五、發明說明（9) 第4圖繪示一個根據本發明的一實施例的一個訊號傳輸系統的高階層方塊圖。如在第4圖中所繪示，訊號傳輸系統1 0 0包括一個控制器2，一個傳送器2 0 0，一個接收器 3 0 0，一個液晶顯示面板8，和四個通道1 1 ，1 3，1 5，和 1 7。因為控制器2的輸出訊號，和液晶顯示面板8的輸入訊號，與第1圖和第2圖中所繪示的相同，因此在此不再贅述其詳細的動作。響應紅色影像訊號（R [ 7 : 0 ])，綠色影像訊號 (G [ 7 : 0 ])，藍色影像訊號（B [ 7 : 〇 ])，控制訊號（H S Y N C， VSYNC，DE)，和時脈訊號（CLK)，傳送器2〇〇會將DC-平衡紅色，綠色，和藍色資料（S D S R，SD S G，和S D S B )，和時脈❿ 訊號CLK，輸出給接收器3 0 0。換句話說，傳送器200會將八位元8 B編碼成九位元9 B。控制訊號包括一個水平同步訊號（H S Y N C )，一個垂直同步訊號（VSYNC)，和一個資料致能訊號（DE)。傳送器2 0 0會將D C -平衡紅色，綠色，和藍色資料（s D S R，S D S G，和 SDSB) ’放在通道11 ，13，和15上，輸出給接收器300。此外，傳送器2 0 0會根據HSYNC和VSYNC的狀態所定義的意思，將一個預先定義的同步訊號，轉換成一個Dc-平衡同步訊號D S Y N C，並將其放在通道丨5上，傳送給接收器 3 0 0。換句話說，傳送器2 0 0會將Dc—平衡藍色資料（SD°SB) 和DSJNC ，放在通道15上，輸出給接收器3〇()。第5圖―繪示一個時序圖，用來顯示在每個通道上傳輸的 DC -平衡資料的波形。如同在第4圖和第5圖中所繪示，響

9950pi f.ptd 第13頁 1230019 五、發明說明（10) 應一個已啟動的資料致能訊號DE，DC-平衡紅色，綠色，和藍色資料（SDSR，SDSG，或SDSB)，會被放在通道η， 1 3，和1 5上，傳送給接收器3 0 0。響應一個已停用的資料致能訊號DE，DC-平衡同步訊號DSYNC，會被放在通道15 上，傳送給接收器3 0 0。苐4圖顯示DSYNC是與SDSB訊號一起，被放在通道15 上，傳送給接收器3 0 0。然而，為了配合可以應用到本發明的其他實施例，DSYNC也可以搭配SDSR訊號，在通道^ 上’或是搭配S D S G訊號，在通道1 3上，傳送給接收器 3〇〇。。根據本發明的一個實施例，當三個通道（不包括傳送 C L Κ訊號的通道）都被使用時，資料傳送率就會降低。舉例，說，習知的SXGA在1 1 2MHz工作頻率下，資料傳輸率大約是4Gbps。然而，根據本發明的實施例，可比較的資料傳輪率卻是3.4Gbps。弟6圖纟會不根據本發明的貫施例的一個同步碼和一個 DsYNC訊號。同步碼是根據HSYNC和VSYNC的狀態，所產生的一個八位元資料。當考慮DC—平衡時，同步碼的差異 disparity)是0。在第6圖中所繪示的同步碼，只是代表〜種實施例，本發明同時也可運用各種不同變化的同步米在第6圖中，HSYNC和VSYNC的狀態分別是〇和〇，而且同 $碼是1 0 0 0 0 1 1 1。當以丫\(：和¥5丫“的狀態分別是1和1時: Θ 步碼是 1 0 1 0 0 0 1 1。

1230019 五、發明說明（11) · DSYNC包含九個位元。在同步碼的最高有效位元（MSB) 前面，會鍊接一個π 1 π ，以使得D C -平衡紅色，綠色，或是 ♦ 藍色資料（SDSR ，SDSG或SDSB)和DSYNC不同。因此，同步碼（ 1 0 0 0 0 1 1 1 )的DSYNC 是 1 1 0 0 0 0 1 1 1 ，而同步碼（ 1 0 1 0 0 0 1 1 ) ’ 的 D S Y N C 貝1 是 1 1 0 1 0 0 0 1 1 ° - 第7圖繪示一個與產生D C -平衡資料相關的流程圖。第8圖繪示一個D C -平衡資料與D S Y N C相同的範例。如同在第7圖和第8圖中所繪示，在步驟71 0中，會判斷累積差 > 異（accumulated disparity)(ACC一DIS)是否為0 ’ 或是包· 含在輸入訊號（B[7:0])中的1的數目（N1)是否為4。如果步驟7 1 0判斷的結果是Y E S，接下來就會執行步驟7 3 〇。如果 β 步驟7 1 0判斷的結果是NO，接下來就會執行步驟7 2 0。在步驟720中，會判斷累積差異（ACC -DIS)是否大於0 ’ 以及包含在輸入訊號（B[7:〇])中的1的數目（N1)，是否大於包含在輸入訊號（B[7:0])中的〇的數目（N0)，或是累積 · 差異（ACC_DIS)是否小於0，以及包含在輸入訊號（B[7:0]) 中的1的數目（N 1 )，是否小於包含在輸入訊號（B [ 7 ·· 0 ])中 - 的0的數目（N 0 )。如果步驟7 2 0判斷的結果是Y E S，接下來就會執行步驟7 5 0。如果步驟了1 0判斷的結果是N0，接下來就會執行步驟7 4 0。舉例來說，如果輸入訊號（B [ 7 : 0 ])是1 1 0 0 0 0 1 1 ’因為 _ 步驟7 1 0判斷的結果是Y E S，則根據步驟7 3 0的條件’就會將 11000011 以 011000011 輸出。換句話說，11000011 的 DC-平衡資料（DSB’）是0 1 1 0 0 0 0 1 1 ° ‘

9950pif.ptd 第15頁 1230019

五、發明說明（12) 此外’如果輪入訊號（B[7: 0])是1 1 1 1 0 0 0 1 ，因為步『1 0判斷的結果是N 0，1 1 1 1 0 0 〇 1會藉由步驟7 2 0的條件列A 斷。因為步驟7 2 0判斷的結果是YES，所以根據步驟7 5 0的條件，就會將1 1 1 1 〇〇〇 1以1 〇〇〇〇 1 1 1 〇輸出。在繪圖中，前置符號π / π代表一個反向訊號。換句話說’ 1 1 1 1 0 0 0 1的DC- 平衡資料（DSB，）是100001110。

為了修正例如像在第8圖中所繪示的D C -平衡資料 (D S B ’）的相位偏移，繪示在第4圖中的接收器3 〇〇會產生1 1 個位元，包括D C -平衡資料（D S B ’），前一個資料的最小有效位元（LSB)，和下一個資料的最大有效位元（MSB)。在解串（deserialized)在該處理步驟中所產生的11位元的資料時，其中有九位元的資料，有可能會與DSYNC資料相同。舉例來說，如果輸入訊號（B [ 7 : 0 ])是1 1⑼㈣1 1，則在第7圖中所產生的DC-平衡資料（dsb，）就是oiiooooii 。因此，DC-平衡資料（DSB，）解串過的1 1位元資料可能是 X0110000111 ，而且在X0110000111中’可以產生 110000111 〇結果造成，在DC-平衡資料（DSB，）與DSYNC相同的範例中，接收器3 0 0無法分清DC-平衡資料（DSB’）和DSYNC的差別。根據本發明的一個實施例，用來解決這個問題的程序 (process)，將在第9圖中詳述。第9圖繪示一個根據本發明的一個實施例的編碼程序。第1 0圖繪示利用在第9圖中所繪示的編碼程序’所產生的 D C -平衡資料。在第9圖的步驟9 0 0中’會判斷累積差異

9950pif.ptd 第16頁 1230019 五、發明說明03)日或是包含在輸入訊號（b[7:〇])中的！ (AC*C— Wn疋-在為4 /如果步驟9 0 0判斷的結果是YES，接的數目（）疋驟如果步驟9 〇〇判斷的結果是N 0，接下來就會執行步驟9 1 ϋ 下來就會執二=驟判斷輸入訊號（Β[ 7 : 0 ])的LSB(B[ 0 ]) 在步驟到斷的結果是yes ’接下來就會執疋否為1。如果斷的結果是N〇，接下來就會執行步驟9 3 0。如果步驟9 1 行步。合判斷輸入訊號（B[7:0])的msb(b[7])

在步驟9 2 0中二=位元（B[2:〇])是否出現在輸入訊號是否為1 ，以及0氺判斷的結果是YES，接下來就會 (B[7:〇])中。如果y中驟判斷的結果是N〇，接下來就會執行步驟9 5 0。如果步執行步驟9 6 0 。 & 在步驟9 6 0中，會判斷以及包含在輸入訊號（Β[7· 於包含在輸入訊號（Β [ 7 : 0 ] 差異（ACC —DIS)是否小於0 中的1的數目（Ν 1 )，是否小累積差異（ACC一DIS)是否大於0 ’ 〇])中的1的數目（Ν1)，是否大 )中的0的數目（NO)，或是累積，以及包含在輸入訊號（B [ 7 : 〇 ]) 於包含在輸入訊號（B[7:〇])中的0的數目（N 0 )。

如果步驟9 6 Q判斷的結果是Y E S ’接下來就會執行步雜 9 7 0。如果步驟9 6 ◦判斷的結果是N 0 ’接下來就會執行步鱗 9 8 0 ° 請參考第9圖和第1 〇圖，根據本發明的一個實施例的編碼程序，所產生的D C -平衡資料（S D S B ) ’將在此詳細說

9950pif.ptd

1230019 五、發明說明（14) 明。如果輸入訊號（B [ 7 : 0 ])是1 1 0 0 0 0 1 1 ’則步驟9 0 0和9 1 〇判斷的結果都是YES。因此，根據步驟9 3 0的條件， 11000011會被轉換成100111100。換句話說，lloooon的平衡資料（SDSB二OUT[8:〇])是 100111100。此外，如果輸入訊號（Μ 7 : 〇 ])是1 1 1 1 0 0 0 1 ’則步驟9 0 0 和9 2 0判斷的結果分別是Ν 0和Y E S。因此’根據步驟9 5 0的條件，1 1 1 1 0 0 0 1會被轉換成〇 1 1 1 1 0 0 0 1 °換句話說， 11110001 的DC-平衡資料（SDSB=OUT[8:0])是011110001 。藉由使用第9圖中的編碼程序，繪示在第1 0圖中的輸入訊號（B[7:0])，會被轉換成DC -平衡資料（SDSB = OUT[8:0])。如在第1 0圖中所繪示，即使接收器3 0 0將D c —平衡資料 (SDSB = OUT[8:0])，轉換成解串過的資料，該轉換過的資料與繪示在第6圖中的DSYNC並不相同。因此，當本發明的編碼程序被使用時，可以在通道1 5上，傳送D C -平衡資料 (SDSB)和DSYNC ° 第11圖繪示一個第4圖中傳送器的電路圖。在第11圖中，傳送器2 0 0包括一個鎖相迴路（PLL)210，一個閂鎖電路（latch circuit)220，一個編碼電路240，一個串化電路（serializer circuit)260，和一個驅動電路 280。第 12 圖繪示一個時序圖，用來顯示鎖相迴路PLL 210的輸入和輸出波形。請參考第1 1圖和第12圖，響應CLK訊號，PLL 210輸出多相位時脈 tfl 號（multi — phase clock signals) ° 閂鎖電路2 2 0包括一個第一問鎖器（1 a t c h ) 2 2 1 ，一個第

9950pi f.ptd 第18頁 1230019 五、發明說明（15) 二閂鎖器2 2 3 ，一個第三問鎖器2 2 5，和一個第四問鎖器 2 2 7。響應時脈訊號（c L K — 0 )，閃鎖器2 2 1 ，2 2 3，和2 2 5，會分別閂鎖住影像訊號（R [ 7 : 0 ] ，G [ 7 : 0 ] ，B [ 7 : 〇 ])。響應時脈訊號（CLK一0)，第四問鎖器2 2 7，會閃鎖DE，HSYNC和 VSYNC 〇編碼電路2 4 0包括一個第一編碼器2 4 1 ，一個第二編碼裔2 4 3 ’和一個第三編碼器2 4 5。根據第9圖中的編碼程序’編碼2 4 1 ，2 4 3，和2 4 5，會分別將輸入訊號 (R[7:0] ，G[7:0] ，B[7:0])，編碼成 DC-平衡資料（DSR， DSG ， DSB) 〇

>換句話說，響應時脈訊號（CLK — 〇)，第一編碼器241會將第一閃鎖器221的輸出訊號，編碼或是轉換成])(]-平衡資料（DSR)。響應時脈訊號（CLK 一〇)，第二編碼器243會將第、二閂鎖器2 2 3的輸出訊號，編碼成DC-平衡資料（DSG)。抑響應時脈訊號（CLK一0)，第三編碼器2 4 5會將第三閂鎖器2 2 5或是第四閂鎖器2 2 7的輸出訊號，編碼成…一平衡資料（DSB)或是DSYNC。因此，如果編碼電路240使用第9圖中 =程序和第6圖中所繪示的〇3¥^，則03丫“和編碼器2 4 5的輸出訊號（D S B )，就不能相同。串化電路包括一個第一串化器2 6 1 ，一個第二串化器 2 6 3 ’和一個第三串化器2 6 5。響應時脈訊號口

=LK一[8:0])，第一串化器261會將DC_平衡資料（dsr)，轉換成一個串列資料流（SDSR)。響應時脈訊號 (CLK一[8:〇])，第二串化器2 6 3會將DC_平衡資料⑶％)，轉

"50pif <ptd 第19頁 1230019

"~響應時脈訊號（c L K _ [ 8 : 0 ])，第三串化器2 6 5會將D C -平衡資料（DSB)和DSYNC資料所結合的資料，轉換成一個串列資料流（SDSB)。驅動電路2 8 0包括複數個驅動器2 8 1 ，2 8 3，2 8 5，和 - 287。該些驅動器281 ，283，285，和287，最好是垂直空腔表面放射雷射（Vertical Cavity Surface Emitting Lasers， VCSEL) 。·驅動器281 ，283 ，矛口 285經由光纖，另字轉換成光訊號的串列資料流（SDSR，SDSG，SDSB)，傳送給 . 接收器3 0 0。第13圖繪示一個第4圖中接收器的電路圖。如在第12圖 _ 中所繪示，接收器3 0 0包括一個P L L 2 1 0，一個解串電路 320，一個定位器340，一個通道同步電路360，和一個解碼電路3 8 0。為了修正所接收到的串列資料流（SDSR，SDSG，SDSB) 的（+ )1位元或是（-)1位元的相位偏移，解串電路320會輸出11位元的並行資料（parallel data)。為容易說明起見，假設D S Y N C資料和D C -平衡資料（S D S B )，都是在通道1 5 上傳送。有關解串器3 2 5的工作原理，將在以下詳細說明〇為了修正所接收到的串列資料流（SDSB)，和CLK訊號之間的歪邪，解串器3 2 5會輸出1 1位元（SPB)給定位器3 4 5，該1 1位元包括串列資料流（SDSB)本身，_列資料流（SDSB) 的前一個資料的最小有效位元LSB，和串列資料流（SDSB)

995〇pi f.ptd 第20頁 1230019 五、發明說明（17) 的下一個資料的最大有效位元MSB。第14圖繪示一個第13圖中解串器的電路圖。在第14圖中’解串器321 ，323，和325包括複數個正反器 (flip-flops) ’ 和一個同步正反器（synchronization flip-flops)。因為這些解串器321 ，323，和325 ，是在相關技藝中所常見，所以在此不再贅述其動作原理。響應時脈訊號（CLK一7)，定位器3 4 5會將解串器3 2 5輸出訊號（P S B )的1 1位元，轉換成9位元的資料（a B或A S Y N C )，藉以修正在9位元資料（A B )中的相位偏移。定位器3 4 5的输出訊號（ASYNC)，必須與DSYNC不同。因此，繪示在第11圖中的編碼器2 4 5 ，可以使用第9圖中的程序，將藍色影像訊號（B [ 7 : 0 ])，編碼成D C -平衡藍色資料（S D S B )。第15圖繪示一個第13圖中定位器的電路圖。如在第15 圖中所繪示，定位器3 4 5包括一個同步碼檢測電路3 0 3，一個弟一等待時間匹配電路（first latency matching circuit)301 ，一個桶式移位器（barrel shifter)309，一個移位量修正電路3 0 5，一個D E修正電路3 0 7，和一個第二等待時間匹配電路3 1 1 。同步碼檢測電路3 0 3，會接收解串器3 2 5的輸出訊號 (S P B )，並且檢測包括在S P B中，如在第6圖中所顯示的 DSYNC訊號。換句話說，同步碼檢測電路3 0 3，會從如在第 1 7圖中所顯示的1 1位元（S P B )中，產生9位元的區塊（舉例來說，DSYNC的邊界是SYNC，PREVIOUS和NEXT)，並且檢測如在第6圖中所顯示的DSYNC訊號。

9950pi f.ptd 第21頁 1230019 五、發明說明（18) 當同步碼檢測電路3 0 3，從1 1位元（SPB )中，檢測到 DSYNC訊號時，就會輸出一個邏輯’’低’’狀態的資料致能訊號DE，給DE修正電路3 0 7。此外，同步碼檢測電路3 0 3也會輸出DSYNC的邊界狀態 (boundary status)，也就是包括SYNC ， PREVIOUS 和NEXT 訊號的3位元邊界資訊（boundary information)(SAT)，給移位量修正電路3 0 5。由DSYNC訊號的邊界，所代表的SYNC，PREVI0US和NEXT 訊號的狀態，將在以下參考第1 7圖詳細說明。第一等待時間匹配電路3 〇 1是一個預先定義延遲電路。該電路是設計來，將第一等待時間匹配電路3 〇 1輸出訊號 (D S P B )的輸出時間，與同步碼檢測電路3 0 3和移位量修正電路3 0 5輸出訊號（D B I )的輸出時間相匹配。響應移位量修正電路3 0 5的輸出訊號，桶式移位器3 0 9 會輸出ASYNC訊號。移位量修正電路3〇5，會修正同步碼檢測電路3 0 3輸出訊號（SAT)的錯誤，而且DE修正電路3 0 7，會修正資料致能訊號DE的錯誤。第二等待時間匹配電路 3 1 1是一個延遲電路。該電路是設計來，將桶式移位器3 9 〇輸出訊號的輸出時間，與DE修正電路3 0 7輸出訊號的輸出時間相匹配。第1 6圖繪示一個狀態圖，用來顯示資料致能訊號（d E ) 修正電路的輸出訊號。請參考第1 5圖和第1 6圖，狀態s 〇和 S 3代表一個穩定狀態。在狀態s 〇，s 1 ，和S 2中，修正錯誤資料致能訊號（E D E )代表一個邏輯π高π狀態。在狀態s 3，

9950pif.ptd 第22頁 1230019 五、發明說明（19) S 4，和S 5中，E D E代表一個邏輯”低”狀態。舉例來說，如果在狀態S 0中，所輸入的資料致能訊號 D E是低（L )，則狀態會從s 〇改變成s 1。如果在狀態S 1中，所輸入的DE是低（L)，則狀態會從S1改變成S2。此外，如果在狀態S 2中，所輸入的D E是低（L )，則狀態會從S 2改變成S 3。因此，E D E具有一個邏輯，’低”狀態。換句話說，如果連續三次輸入到D E訊號修正電路3 0 7的資料致能訊號DE，都是具有相同的邏輯值，則輸出訊號 EDE的狀態就會改變。

然而，如果在狀態S 0中，所輸入的資料致能訊號d E是低（L) ’則狀態會從SO改變成S1。如果在狀態S1中，所輸入的DE是低（L)，則狀態會從S1改變成S2。如果在狀態S2 中，所輸入的D E是高（Η )，則狀態會從s 2改變成S 0。因此，EDE會維持在原先的穩定狀態（s〇)。所以根據上述步驟，可以修正在資料致能訊號DE中的錯誤。第1 7圖繪示一個狀態圖，用來顯示移位量修正電路3 〇 5 的特性。在第17圖中，，’ ！，，符號是一個Verilog運算元，代表NOT邏輯運算元。狀態P ’ S，和N代表穩定狀態。當移位量修正電路3 〇 5 在狀態P ’ P S 1 ，或是p S 2中運作時，會輸出一個二元數值 (b i n a r y v a 1 u e ) 1 〇〇的移位量控制訊號（d b I )，給桶式移位器3 0 9。當移位量修正電路3〇5在狀態S，SP1 ，SP2，SN1或❿ 是S N 2中時，會輸出一個二元數值〇丨〇的修正錯誤移位量控制訊號（DBI )，給桶式移位器3 0 9。當移位量修正電路3 0 5 .

9950pif.ptd 第23頁 1230019 五、發明說明（20) 在狀態N，NS1或是NS2中運作時，會輸出一個二元數值001 的修正錯誤移位量控制訊號（〇 B I )，給桶式移位器3 0 9。移位量控制訊號（DB I )的輸出，將參考第1 5圖和第1 7 圖，在以下詳細說明。假設移位量修正電路3 0 5是在穩定狀態S。如果所接收到的第一資料元件的邊界是P R E V I 0 U S，則同步碼檢測電路3 0 3會輸出1 〇〇，和代表PREVIOUS的邊界資訊（SAT)，給移位量修正電路3 0 5。響應PREVIOUS，移位量修正電路3 0 5，會從狀態S改變到狀態SP1。如果在第一資料元件之後，順序輸入的第二資料元件的邊界是PREVIOUS，則同步碼檢測電路3 0 3會輸出100，和代表PREVIOUS的邊界資訊（SAT)，給移位量修正電路3 0 5。響應PREVIOUS，移位量修正電路3 05，會從狀態SP1改變到狀態SP2 。如果在第二資料元件之後，順序輸入的第三資料元件的邊界是P R E V I 0 U S，則同步碼檢測電路3 0 3會輸出1 〇〇，和代表PREVIOUS的邊界資訊（SAT)，給移位量修正電路3〇5。響應P R E V I 0 U S，移位量修正電路3 0 5，會從狀態S P 2改變到狀態P。其中，因為P是一個穩定狀態，所以移位量修正電路 3 0 5，最後會輸出1 00，和代表PREVIOUS的移位量控制訊號 (DBI )，給桶式移位器3 0 9。響應數值1 0 0的移位量控制訊號（D B I )，桶式移位器3 0 9 會輸出在第一等待時間匹配電路301的輸出訊號（DSPB)

9950pi f.ptd 第24頁 1230019 五、發明說明（21) 中’以PREVIOUS為邊界的9位元。該9位元組成一個修正相位偏移過（skew-corrected)的DSYNC 訊號。在第1 7圖中’如果連續三次輸入到移位量修正電路3 〇 5 的邊界資訊（SAT)，都具有相同狀態，則狀態s會改變成狀態N或狀態P。因此，根據繪示在第1 7圖中的狀態圖，錯誤可以被修正。請參考第1 3圖和第1 5圖，響應時脈訊號（c L K _ 7 )，通道同步電路3 6 0 ，會消除定位器3 4 5和輸出訊號（A B )之間的相位偏移，並且將沒有相位偏移的資料，輸出給解碼器 3 8 0 °

解碼器3 8 5會解碼定位器34 5的輸出訊號，也就是DSYNC 訊號’並且解調（d e m 〇 d u 1 a t e )控制器的輸出訊號 (B[7 : 〇 ]，VSYNC，HSYNC 和DE)。第1 8圖繪示一個時序圖，用來顯示根據本發明的一個實施例的訊號傳輸系統的輸入和輸出波形。因為在第1 8圖中所繪示的位元，代表1 6進制（h e xad e c i ma 1 )的數字，所以ϋ沒有使用額外的下標（subscript)。請參考第6圖，第11圖，第13圖，和第18圖，如果 HSYNC 是0 ，而且VSYNC 是 1 ，貝JDSYNC 是 18b ° 士口果HSYNC 是 1 ，而且VSYNC也是1 ，則DSYNC是la3。

第1 8圖將參考繪示在第9圖中的流程圖，在此詳細說明。如果藍色影像訊號（B [ 7 : 0 ])是〇〇，則〇〇的D C -平衡資料（S D S B )是0 〇〇。如果藍色影像訊號（B [ 7 : 0 ])是〇 1 ，則〇 1 的DC-平衡資料（SDSB)是lfe。

1230019 五、發明說明（22) 此外，如果藍色影像訊號（B [ 7 : 0 ])是0 f ，貝1J 〇 ί的D C -平衡資料（SDSB)是1 f 0。第13圖中的解串器325會產生11位元的並行資料，包括前一個資料的最小有效位元LSB，目前的串列資料流，和下一個資料的最大有效位元MSB。舉例來說，解串器32 5的 1 1位元輸出資料74 6，包括資料1 8b的最小有效位元LSB，目前的資料1 a3，和下一個資料〇〇〇的最大有效位元MSB。解串器3 2 5的1 1位元資料40 1 ，包括前一個資料（1 a3 )的 ' 最小有效位元LSB，目前的資料（ 0 0 0 )，和下一個資料 (1 fe)的最大有效位元MSB。此外，解串器3 2 5的1 1位元資料（3f d)，包括前一個資料（〇〇〇)的最小有效位元LSB，目 _ 前的資料（1 f e)，和下一個資料（1 fd)的最大有效位元 MSB 〇響應解串器3 2 5的輸出訊號（SPB)，第15圖中的定位器 3 4 5，會修正（+ ) 1位元或是（-)1位元的相位偏移，最後並且會輸出9位元資料（B[7:0])，給通道同步電路360。換句活說’響應通道同步電路3 6 0的輸出訊號，解碼器3 8 5會將藍色影像訊號（B [ 7 : 0 ])，從編碼的8位元中解調出來。解碼器385會輸出解調過的HSYNC訊號，解調過的VSYNC 訊號’和解調過的資料致能訊號DE。

^換句話說，解碼器3 8 5會根據輸入到解碼器3 8 5的g位元貧料的最大有效位元MSB，使用編碼器2 4 5中所用的程序，解，控制器2的輸出訊號。因此，在使用根據本發明的一個貫施例，在一個通道上，傳送DC-平衡資料和j)sync的系

9950pif.Ptd 第26頁 1230019 五、發明說明（23) 一統和方法中，輸入到接收器3 0 0的DC-平衡資料和DSYNC並不相同。如上所述，在根據本發明的一個實施例的影像訊號傳輸系統中，即使DC-平衡資料和DSYNC，是在一個單一的通 — 道上傳送，他們並不會相同。使用根據本發明的一個實施、例的編碼程序，接收器會接收不同的DC-平衡資料和 D S Y N C。因此，本發明的優點是可以降低影像訊號傳輸系統的資料傳輸率。 ' 雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神與範圍内，當可作少許之變動與潤飾，因此本發明之保護鲁範圍當視後附之申請專利範圍所界定者為準。

9950pi f.ptd 第27頁 1230019 圖式簡單說明第1圖繪示一個使用五個通道的一個習知的訊號傳輸系統的高階層方塊圖；第2圖繪示一個在第1圖系統中，典型的影像控制器輸出訊號的時序圖；第3圖繪示第1圖中所繪示的傳送器的輸出訊號；第4圖繪示一個根據本發明的一實施例，使用四個通道的一個訊號傳輸系統的高階層方塊圖；第5圖繪示一個時序圖，用來顯示在每個通道上，傳輸的D C -平衡資料的波形；第6圖繪示一個表格，用來顯示根據本發明的一個實施例的同步碼和D C -平衡同步碼；第7圖繪示一個與產生DC-平衡資料相關的流程圖；第8圖繪示一個D C -平衡資料與DC -平衡同步訊號相同的範例；第9圖繪示一個根據本發明的一個實施例的編碼算法 (encoding algorithm); 第1 0圖繪示一個表格，用來顯示由繪示在第9圖中的編碼算法，所產生的DC-平衡資料；第11圖繪示一個第4圖中傳送器的電路圖；第1 2圖繪示一個時序圖，用來顯示鎖相迴路（p h a s e locked loop， PLL)的輸入和輸出波形；第1 3圖繪示一個第4圖中接收器的電路圖；第14圖緣示一個第13圖中解串器（deserializer)的電路圖；

9950pif.ptd 第28頁 1230019 圖式簡單說明第15圖繪示一個第13圖中定位器（aligner)的電路圖；第1 6圖繪示一個狀態圖，修正電路的輸出訊號；第1 7圖繪示一個狀態圖， a m〇u n t )修正電路3 0 5的特性第1 8圖繪示一個時序圖，用來顯示資料致能訊號（DE ) 用來顯示移位量（s h i f t ；以及用來顯示根據本發明的一個實施例的訊號傳輸系統的輸入和輸出波形參

9950pif.ptd 第29頁

Claims

1230019 六申請專利範圍年日年夕月

種影像訊號傳輸方法，包括：將根據複數個第一控制訊號的邏輯狀態所產生的—影像訊號，和一預先定義的同步訊號，分別編碼成—第一y DC-平衡資料，和一第二Dc—平衡資料；分別將該第一資料和該第二資料，轉換成一第一串列 f料流’和一第二串列資料流，並且在一第一通道上，送該些資料；藉由修正經由該第一通道，所接收到的該第—串列資料blL 和該第_串列^料流的相位偏移，檢測一第三次\ . 和一第四資料；以及 —貝料編碼以及傳送該第一資料，以使得該第二資料三資料不同。琢第 2.如申請專利範圍第1項所述之影像訊號傳輸方中響應一已啟動的第二控制訊號，該第一串列产舍= 該卜道上傳送，響應一已停用的第二控制訊;U 二串列資料流會在該第一通道上傳迭。该弟 j如申凊專利範圍第1項所述之影像訊號傳輪方 :iif，號和該預先定義的同步訊號，包括n個位八 ί 4二, 自然數，每一該第一資料到該第四資料都包括（Ν + Μ)個位元，其中Μ是一自然數。貝枓，加【括如申請專利範圍第2項所述之ς像訊號傳輪方法，更料 ^ ^ , 从久个欢/尺j線苐一次該第二資料，該些第一控制訊貝成破，和该第二控制訊

9950pifl.ptc 1230019 六申請專利範圍曰修正 5·如申請專利範其而中當檢測到該第：r次、 '斤述之影像訊號傳輸方法當檢測到該第四資+斗S寺該第二控制訊號會被啟動 6. —種資料傳、輪方該勺第二控制《會被停用。分別將複數個第一通道第-串列資料流和枓虫和複數個第二資料，轉換成上，傳送該些資料流第二串列資料流’並且在一第藉由修正經由兮络料流，和該第二电I -一通道，所接收到的該第一串列資料；以及 ’ f料流的相位偏移’檢測一第三資該第編三碼資以料及:同送該些第 ^如申請專利範園第6項所述之資料傳輸方法，包括：響應一已啟動的控制訊號，在該第一通道上傳一資料；〜/示二次響應.一、已停用的控制訊號，在該第一通道上傳送該第育料，以及每一該第—資料到該第三資料，都包括（N+M)個位八中N和Μ都是自然數。 8 ·如申凊專利範圍第7所述之影像訊號傳輪方法，加包括：、又解碼該第三資料，以及檢測該第料，和該些控制訊號。資料，該第二資

1230019 月曰修正六、申請專利範圍 '年月印 9 ·如申請專利範圍第8項所述之資料傳輸方法，其中如果該第三資料與該些第一資料相同，該控制信號會保持在已啟動，而如果該第三資料與該些第二資料相同，則該控制信號會保持在已停用。 1 〇 · —種影像訊號傳輸方法，包括：將一R/G/B影像訊號，編碼成一DC-平衡R/G/B影像訊號’並且當一資料致能訊號被啟動時，在複數個R / G / B通道上，傳送該R/G/B影像訊號；將一與複數個控制訊號相關的預先定義的同步碼，轉換成一 DC -平衡同步碼，並且當該資料致能訊號被停用時，在該些R/G/B通道的一通道上，傳送該DC-平衡同步碼；接收該DC-平衡R/G/B影像訊號和該DC-平衡同步碼，修正該DC-平衡R/G/B影像訊號的相位偏移，並且傳送該修正相位偏移過的r/G/B影像訊號；以及將該DC-平衡資料R/G/B影像訊號編碼，以使得該修正相位偏移過的R/G/B影像訊號，與該DC-平衡資料同步碼不同0 11 · 一種影像訊號傳輸系統，包括：一編碼電路，用來將根據複數個第一控制訊號的邏輯狀態，所產生的一影像訊號，和一預先定義的同步訊號，分別編碼成一第一DC-平衡資料，和一第二DC—平衡資料；一轉換電路，用來分別將該第一資料和該第二資料，轉換成一第一争列資料流和一第二_列資料流；

第32頁

用傳送該第一申列資料流和該第二串 1230019 -案號申請專利範圍一第一通道列資料流；以及兮第檢:列電，’藉由修正經由該第-通道’所接收到的 m以，第串列資料流的相位偏移，檢和該其第中/資編料^器同將該第一資料編石馬，以使得該第二資料其：2響ΐ:: ί!!範圍第11項所述之影像訊號傳輸系統， =# ;二、s、&動的第二控制訊號，該第一串列資料流會繁二击===上傳送，響應一已停用的第二控制訊號，該第一串列貝料流會在該第一通道上傳送。 1 3·如申請專利範圍第1 2項所述之影像訊號傳輸系統，更加包括：一解碼電路，用來解碼該第三資料和該第四資料，以及檢測該第一資料，該第二資料，該些第一控制訊號，和該第'一控制訊號。 1 4 ·如申請專利範圍第1 3項所述之影像訊號傳輪系統，其中如果檢測到該第三資料，該第二控制訊號會被啟動，而如果檢測到該第四資料，則該第二控制訊號會被停用。 1 5 ·如申請專利範圍第11項所述之影像訊號傳輸系統，其中該些影像訊號和該預先定義的同步訊號’包括N個位元，其中N是一自然數，每一該第一資料到該第四資料，都包括（N + M)個位元，其中Μ是一自然數。 1 6 · —種資料傳輸系統，包栝：

9950pifl.ptc 第33頁

1230019 六、申請專利範圍 -次一_u轉換鐘電:Λ’複數個第一資料和複數個第料第通首成―第一串列資料流和-第二串列資料流; 列資料流；：及帛來傳送該第一串列資料流和該第二串一第一檢測電路，藉由修正經由該第一通道，到的該第一串列資料户，知兮繁-由$丨一移，檢測-第三資：："該第-串列貢料流的相位偏其中，該轉換電路轉換以及傳送該此得該些第二資料和該第三資料不同。-弟“4’以使二：一V’專利範圍第16項所述之資料傳輸系統，复中響應已啟動的一控制訊號，在該第一通道上傳第一資料；上得送該響應一已停用的一控制訊號，在該第一第二資料，、、上得送該每一該第一資料到該第三資料，都包括（n+m) 其中N和Μ都是自然數。疋’ ^8··如申請專利範圍第1 7項所述之資料傳輸系統，更加此笛一Λ二姓檢測電路’ $來解碼該第三資料，並且檢測該二弟貝料’該些第二資料，和該控制訊號。 1 9·如申請專利範圍第丨8項所述之資料傳輸系統，其如果該第三資料與該些第一資料相同，該控制信號會ς 在已啟動，而如果該第三資料與該些第二資料相同I則姑控制信號會保持在已停用。、“