TWI229501B

TWI229501B - Frequency divider and related frequency divider designing method

Info

Publication number: TWI229501B
Application number: TW092128754A
Authority: TW
Inventors: Po-Chun Chen
Original assignee: Via Tech Inc
Priority date: 2003-10-16
Filing date: 2003-10-16
Publication date: 2005-03-11
Also published as: TW200515705A; US20050088210A1; US7012455B2

Description

1229501

，據上述架構，我們可進一步設計本發明之非整數除步器’用來將一原始脈波除頻成一目標脈波，該原始^^ 頻率係η· 5倍於該目標脈波之頻率，該非整數除頻器、包之含：一相移器，用來依據該原始脈波產生一第一脈波及一第二脈波；一第一除頻電路，接收該第一脈波，經内部依序串聯之一第一前級電路、一第一中級電路以及一第一後級電路作用下，產生一第一目標脈波，其中該第一前級電路包括一第一脈波產生器與一第一邏輯閘構成，該第一中級電路包括一第二脈波產生器、ki個串接之第一組脈波產生器（k各〇)、（n-k厂1 )個串接之第二組脈波產生器（n-k「 1$ 0)，其中該k係根據η與該第一脈波之一觸發相位決定，該第一後級電路包括一第三脈波產生器與一第二邏輯間構成；一第二除頻電路，接收該第二脈波，經内部依序 ;聯之一第二前級電路、一第二中級電路以及一第二後級電路，產生一第二目標脈波，其中該第二前級電路包括一黎四脈波產生器與一第三邏輯閘構成，該第二中級電路包极一第五脈波產生器、_接之第三組脈波產生器（k 2 η)、（η-k2-1)個串接之第四組脈波產生器（n-k2一^ $、立中該k#根據η與該第二脈波之一觸發相位決定， 0)健後級電路包括一第六脈波產生器與一第四邏輯閘構該第了芨一合成電路，根據該第一目標脈波及該第二目

此外本發明始脈波以一首先界定一應該第一頻電數個波；或一内部二目波，原始脈觸發相路方式脈波產以該第負除頻之複數標脈波產生該再提供一種非整數除頻 Λ 士 η. 5倍除頻來形成—目^之方法’將一原除頻倍率為n.5*2;根姻包括下列步驟：位與該除頻倍率，選；一發相位；以該，並決定該正除頻電路志备^貝^路次貞除生器之初始值設定Π 2頻電路内部之複電路方式，並決定以頻ΐ擇一正除頻電路除頻電路或g除镅雷路個朦nm:始值設定方式：α產生-第，以及！據该第-目標脈波與二脈目標脈波。

1229501 五、發明說明（6) 由於本發明之非整數除頻器僅需為數較少之正 …h 人器，就可提供與習知技術相同之功效成本低之優點因此，本發明具有體積小及【實施方法】由於習知產生非整數除頻的電路，係產生四種頻率相同而存在相位差之除頻脈波，且頻率為第一脈波CLK〇六八一的頻率’然後經合成電路（如圖一中所顯示之合成電進行兩次倍頻（即頻率增加4倍），以產生第一脈波clk(^ 頻率1 · 5倍的目標脈波，因此本發明在改良成只要產生二種頻率相同而存在相位差之除頻脈波，且頻率為第一脈二 CLK0三分之一的頻率，接著在合成電路只要經過一次^ ^員 (即頻率增加2倍），就可以產生第一脈波CLK0之頻率^ "5倍的目標脈波’由於除頻脈波減少與合成電路倍頻減少一次，因此可以有效減少元件的個數。夕請參閱圖三為本發明之較佳實施例中一非整數除頻器3 〇之電路圖。非整數除頻器30由一.相移器32、除頻電路^4與36 =及合成電路38所構成。其中相移器32與第1圖相同部、分，即產生CLK0及延遲CLK0達90度之CLK90，相異之處在只要兩個除頻電路34與36，分別接收CLK〇及CLK90, ^產生兩個除頻脈波於輸出端A、B，再經過合成電路38一次倍

第11頁 1229501 五、發明說明（7) 頻作用下，在此例合成電路3 8為一互斥或閘4 0，就可達到成圖1中必須由四個連波計數器，產生四個除頻脈波且必須經過適當選擇下，及多個立斥或閘與或閘所形成之合成電路，所進行非整數除頻的效果。

上述，除頻電路34包含一前级電路42、一中級電路44及一後級電路46。前級電路42包含一升緣觸發脈波產生器62及一反或閘6 4 ’反或閘6 4之第/輪入端與第二輸入端分別連接於升緣觸發脈波產生器6 2之輸出端Q與訊號輸入端D ;中級電路44包含一升緣觸發脈波產生器66，其輸入端D連接於前級電路4 2中反或閘6 4之輸出端，而升緣觸發脈波產生器66之輸出端⑽係連接於前級電路42中升緣觸發脈波產生器6 2之訊號輸入端D ;後級電路4 6包含一降緣觸發脈波產生器68及一或閘70，降緣觸發脈波產生器68之訊號輸入端D連接於中級電路44令升緣觸發脈波產生器66之輸出端 Q，或閘7 0之第一輸入端與第二輸入端分別連接降緣觸發脈波產生器6 8之輸出端Q與中級電路4 4中之升緣觸發脈波產生器6 6之輸出端Q，而或閘7 0之輸出端則係用來輸出一對應之除頻脈波。上述升緣觸發脈波產生器6 2、6 6及降緣觸發脈波產生器68之脈波輸入端CLK皆接收CLK0 ,同時由

Reset信號控制，但升緣觸發脈波產生器62、66為CLK〇

在上升邊緣時，且Re set信號為高準位時，將其訊號輸入端D之訊號傳至其输出端Q ;至於降緣觸發脈波產生器6 8則是在CLK0在下降邊緣時，且Resei^f號為高準位時，將其

第12頁 1229501 五、發明說明（8) 訊號輸入端D之訊號傳至其輸出端Q。除頻電路36所包含之元件及其連接方式係相類似於除頻電路3 4内之元件及其連接方式，其不同點係在於：除頻電路 34中之升緣觸發脈波產生器62、66及降緣觸發脈波產生器 68之脈波輸入端CLK接收CLK0，而除頻電路36中之降緣觸發脈波產生器72、76及升緣觸發脈波產生器78之脈波輸入端CLK接收CLK90，此其一；除頻電路34中之前級電路42與中級電路44使用升緣觸發脈波產生器62、66，而除頻電^ 36中之前級電路52與中級電路54使用降緣觸發脈波產生器 72、76,此其二；除頻電路34之後級電路46使用降緣觸發 $ 脈波產生器68，而除頻電路3 6中之後級電路5 6使用升緣總發脈波產生器78,此其三。觸接著，我波 CLK0、波、及目果，因此生器作用頻率係為 CLK0之周觸發下與同組合下度且波形們以圖四說明第三圖非整數除頻器3〇於運作時脈 CLK90、除頻電路34、36之輸出端a、B之除標脈波之波形圖。由於要進行i · 5倍的除頻效分f =除頻電路34、36内部3個緣觸發脈波產 αίοΐ T/t電路34'36輸出端Α、撇出除頻脈波之1/3頻率（亦即除頻脈波之周期係三倍於 ^ ’此外，在CLK〇及CLK9_者相差 Η;，36内部3個緣觸發脈波產；的不為ϋΐ'ίΐ端A' B輸出會輸出兩個相位差為90 七週期之除頻.脈波。接著，合成電路38

第13頁 1229501 五、發明說明（9) ，用一互斥或閘40,將相位差維持9〇度兩個除頻脈波，合目標脈波’即進行週期減半（頻率增倍）作用，產生與 1. 5倍除頻的目標脈波。 =然，上述CLK0及CLK90可代表由相移器32輸入時相同之原始脈波與延遲原始脈波90度之脈波，亦可透過適當選取，生具有90度相位差的兩個脈波，例如CLK135(延遲原始度}與CLK225之組合，其最後產生標脈波與原先CLK0及CLK90產生之目標脈波之差異只有相位差。在此丄圖二所不之非整數除頻器3〇中除頻電路34接收clk〇且 42與中級電路“包含之脈波產生器皆為升緣觸 ΪΪΪΐί器’而其後級電路46包含之脈波產生器為降緣產生器，稱為一正除頻電路；反之’除頻電路36 i=ϊ，ί y與中ί電路54包含之脈波產生器皆為降緣觸 ΞΞίϊΐΓ ’而電路56包含之脈波產生器為升緣 ’稱負除頻電路。當然若除頻電路36 t頻電路’則其結構相同於除頻電路34,即前級 ΪΪ ΓΪΙ級電路54包含之脈波產生器72與76改成與緣觸發脈波產生器62、66相同的升緣觸發脈波 = = ΐ生器78改成為與緣觸發脈波… =相” 5緣觸發脈波產.生器’此時 ^ : 7〇輸,出到除頻電路36，脈波CLK270係延遲於脈波CLK90’即差180度於CLK9〇)。* 於

1229501

且正除頻電路與負除頻電路之觸發點取樣也相差18〇声，所以兩者效果相同。又’ 接著，在第五圖繪示兩個進行2. 5倍的除頻之非整數除器100、20 0結合下，進一步產生125倍的除頻之效果、。上部的非整數除頻器100架構類似於第三圖之非整數除頻器30，包含一用來產生脈波CLK0及CLK90之相移器1〇2、產生二相對應除頻脈波的除頻電路丨〇 4、丨〇 6、以及°合成電路 1 0 8。其中’合成電路1 0 8與相移器1 〇 2與第3圖中對應結構相同功能亦相同，於此不再贅述。所不同在除頻電^ ’ I 04、1 06，由於兩者皆採用正除頻電路架構，所以兩者包含前級電路1 1 2、1 22之緣觸發脈波產生器1丨3與1 2 3皆為升緣觸發脈波產生器，後級電路116、126之緣觸發脈波產生器1 1 7與1 2 7皆為降緣觸發脈波產生器，至於中級電路 II 4、1 2 4之設計上有比較大的差異，其中，中級電路1 1 4 為一初始值設高準位之升緣觸發脈波產生器（Ini tial set high rising edge trigger)152與初始值設低準位之升緣觸發脈波產生器（Initial set low rising edge trigger) 1 54串聯，而中級電路1 24則是直接串聯兩個初始值設低準位之升緣觸發脈波產生器1 5 6與1 5 8，其中初始值設咼準位之升緣觸發脈波產生器1 5 2會將其訊號輸入端D上之訊號傳送至其輸出端q，而在下面對應的初始值設低準位之升緣觸發脈波產生器1 5 6則會因初始值設低準位，所以會延遲一個週期才啟動，如第六圖中輸出端八與B之輸出

1229501 五、發明說明（11) 波形與CLK0及CLK9 0可以看出，除頻電路104、106採用正除頻電路架構下，輸出端A與B之输出波形由0變1時皆在 CLK0及CLK90上升邊緣產生，這與第4圖中輸出端A與B之輸出波形由0變1時，CLK0取上升邊緣而CLK90取下降邊緣產生（第3圖使用一正除頻電路與一負除頻電路)不同，此外在第六圖中，B之輸出波形由0變1時，因中級電路1 2 4之緣觸發脈波產生器1 5 6初始值設低準位所以會延遲一個週期才啟動，所以不會在CLK90第一個上升邊緣產生，而是延後一個週期Η點才產生B之輪出波形由〇變卜

^五圖下面的2. 5倍的除頻之非整數除頻器2〇〇 , 時脈不一定要限制CLK0與CLK90,且可同時變'表參考電路（當然也可以將其中任一改成正卜，化成負除頻於在此我們希望設計出2. 5再除頻成^丨$的組合）’由以我們選擇CLK45與CLK135以負除頻^路1的效=，所圖輸出端C與D之輸出波形變化點f + 式’使得第六輸出端A與B之輸出波形變化點•的^ 1或1變0)，正好落於

輸出波形經XOR 1 60作用產生2 5供4 ’因此輸出端A與b之輸出波形經XOR 1 70作用產生2· &除頻’與輸出端C與d之 2 0 2作用下便可產生、· 25倍除頻的^欠除果頻’再經另一個X〇R 由上兩個實施例，我們可以歸法，當要產生另一目標脈波之^ 非整數除頻器設計方 Π. 5倍，其中n為整數，我們必.2為原始脈波之頻率〗先對原始财、波之頻率進行

1229501 發明說明（12) 2n+l除頻，並適當選田m 正/負除頻電路的串接之正二相位差之脈波’以適當數’產生兩個除頻脈波之輸出/以：脈波產生器種類與個 (頻率增倍）作用，# = f ΐ到合成電路，進行週期減半就可產生η.5倍除頻的目標脈波。如第七圖所示本發明 4 在步驟502時，根攄裕⑯^整數除頻器設計流程圖。首先，除頻大小> 2 * (η. 5 m=之目標脈波，來設定 2· 5 = 5，接荽，〆正 +1以苐五圖之2· 5倍頻來說N:2* 基準的正除頻’電路盘驟甘504、508方式中設計一組以CLK〇為冷頻5|雷^ V 與其對應之另一除頻電路所構成非整數 ί J111 ： ί ^# ^512'516^ ^ ^ ^ ^ ^ ^ ^ ^ 準,1…中步驟504中，因設計一組以CLK0為基政撕人二°十上皆取CLK 0為上升（正）緣為取樣的正除頻電 #>/步驟5〇8與510方式中另一除頻電路有兩種（正/ f L頁電路之不同變化，當然我們也可對CLK0為下降眷车個ί Γ樣的負除頻電路，只是一般設計上不會再多浪整數除間，至於步驟5丨·2、5 1 6方式來設計另一組非 Γ = f、頻15電路因不限定以CLK0為基準的兩個可任為正A 、示頻電路的方式，所以其設計之方式具有4種變化。 I tuot步肆5 04設計第一種除頻電路，以原始脈波相同驟506設-緣部分作為觸發緣輸入到除頻器内’接著在步又0疋為正除頻電路，以形成第一除頻電路，以第不咏頻電路104接收第一時脈CLK0，並選擇正除頻

1229501 五、發明說明（13) 電路方式，即前級電路1 1 2之緣觸發脈波產生器1 1 3與中级電路11 4之緣觸發脈波產生器1 5 2、1 5 4選擇升緣觸發脈波產生器，後級電路11 6之緣觸發脈波產生器1丨7為降緣觸發脈波產生器，同時設定中級電路114之緣觸發脈波產生器 1 5 2與1 5 4分別為初始值設高準位之升緣觸發脈波產生器與 $始值設低準位之升錄觸發脈波產生器，由於初始值&低準位之升緣觸發脈波產生器會延遲一個週期才啟動，所以一般在CLK0為基準時只有在中級電路最後一個緣觸發脈波 ^生器才會設計成初始值設低準位之升緣觸發脈波產生器’前面π-l個緣觸發脈波產生器則不需再延遲，所以設計成初始值設高準位之升緣觸發脈波產生器，在第五圖為 =2 · 5 ( n = 2 )，所以只有一個（2 - 1 = i)初始值設高準丨位之升緣觸發脈波產生器152。 ϊ ί魅=計第二種除頻電路，在步驟508時要計算異相脈能在後面的合成電路上產生頻率倍增的效果，^二皮之觸發相位（相差180度），在此一併說明如下，]異相共相脈波之觸發相位可根據公式百无 (:60 x N + 2 + 2 )/360 = k.m (Cycle)m * J為小數部分，若取正除頻電路，則觸發相位R’:整:P分面m’ s = k(s為中級電路最後一個緣觸發脈〇面卜Η固緣觸發脈波產人器+，初始值設低準位之益緣外觸發前

第18頁 1229501 五、發明說明（14) t f f ΐ ϋ的個數〉，反之若取負除頻電路，使用降緣觸發脈波產生器，則觸發相位F=180+R，若F>36_ F=F一 = 0·，S = k，若F<360’則F = F; sdq，如以第五圖之除頻電路1 0 6來印證，觸發相位由公式· ( 360x5^ 私 2 ) /360= 所^ =卜乂 = 25,除頻電路106取正除頻電路下觸發相位R =360*0. 25 = 90, s = k=l Ϊ以3，ί相脈波CLK90作為驅動除頻電路1 〇6之驅動脈 μ m二I’路、124使用一個初始值設低準位之緣觸發 ί t ^ i 合中級電路12 4最後一個的緣觸發脈 ί -反之若除頻電路106取負除頻電路下（圖5未顯不）F = 180 + R( 90 ) = 270,又因為 f = 27〇<36〇, s = k i =卜卜 i 因此與下面除頻電路i 7 2相同，只有中級電路最後一個 f初始值設低準位之緣觸發脈波產生器，且為降緣觸發方 1 所 1^不&同在選取異相脈波CLK270 (F)作為驅動除頻電路波。上述從步驟504與步驟508都會進入步驟如分Λ形成第一與二種除頻電路’以合成電路（例如第五圖中一個x〇R閘16〇作用）產生η. 5倍的除頻效果。 ίϊ你在t驟512我們可設走任何非CLK〇之異相脈波之觸步驟514選擇正除頻電路或負除頻電路來完 2 :除，電路，並在步驟5U根據步驟512之觸發相位來 ί ΐΐί 少相位差之觸發相位，才能在後面的合成ΐ 頻率倍增的效果’接著在步驟518下亦可同時選擇正除頻電路或負除頻電路來完成第

1229501 五、發明說明（15) 這一組可有四種不同變化之結合，在此以第五圖下面除頻電路1 7 2選取異相脈波C L K 4 5作為驅動脈波為例，異相脈波

CLK45之選取係依據（90 X n· 5 )/36 0= k. m; 36 0x0· m = K (升緣觸發）’ s = k ’而1 8 0 + R = F (降緣觸發）；若 ρ〉 3 6 0 ’ 則 F 二 F - 3 6 0 ’ 且 s = k，否則，ρ = ρ，且 s = k - 卜其中s及k之意義同上，其中n = 2(除頻為2. 5)，驅動脈波之觸發相位為（9 0 X 2. 5 ) / 3 6 0 = 〇 · 6 2 5，所以k = 〇、m = 6 2 5、R = 3 6 0 * 0 6 2 5 = 2 2 5、以及 F = 1 8 0 + 2 2 5 ( R ) : 4 0 5，F超過 3 6 0修正為4 0 5 - 3 6 0 = 4 5 ’同時使得s = k = 0，在此除頻電路 1 7 2為一負除頻電路，因此選取異相脈波c l κ 4 5 ( F，同相於異相脈波C L K 4 0 5 )作為驅動除頻電路1 7 2之驅動脈波，又因為F ( 4 0 5 ) > 3 6 0，s = k = 0，所以除頻電路1 7 2之中級電路1 7 4 中緣觸發脈波產生器175與176分別為初始值設高準位之降緣觸發脈波產生器與初始值設低準位之降緣觸發脈波產生器。當然’除頻電路17 2亦可為一正除頻電路，對應地，驅動除頻電路1 7 2之驅動脈波就必需為升緣觸發，因此選取異相脈波CLK225 (R)作為驅動除頻電路1 72之驅動脈波，加上s = K = 0 ’所以圖形相同於圖五上面的除頻電路丨〇 4，唯一不同之處在選取異相脈波CLK225而非CLK0。接著’步驟5 1 6與步驟5 1 8設計第四除頻電路，首先步驟 5 1 6根據對應步驟5 1 2來選取異相脈波之觸發相位，以第五圖最下面除頻電路18〇為例，異相脈波CLK135之選取係依據（90xn· 5 + 36 0xN+ 2+ 2 )/ 3 6 0 = ( 90x2· 5 + 360x5+

1229501 五、發明說明（16) 2)/360 k.m= 1/875，所以 k=l、m=875、 R=360*0.875= 3 1 5、以及 F = 3 1 5 + 1 8 0 = 4 9 5，F超過 3 6 0，修正為 4 9 5 - 3 6 0 = 1 3 5 ’同時使得s = k = j，在此除頻電路1 8 〇為一負除頻電路，因此選取異相脈波CLK135(F，同相於異相脈波 (：1^495 )作為驅動除頻電路136之驅動脈波，另外5 = 1^卜使得中，電路1 8 2使用一個初始值設低準位之降緣觸發脈 ϊ ί ΐ 134 ’並配合中級電路18 2最後一個的緣觸發脈波 f t H (為初始值設低準位之降緣觸發脈波產生 at頻電路18〇亦可為一正除頻電路，對應地’ 〇 ^ ^ ^ CLK315^^ ^ ^ 驅動脈波就必需為升緩yV / 驅動除頻電路180之乍為驅動除頻電路180之驅 _ 圖形相同於圖5上面的除頻雷喊刀上s-K — 1，所以異相脈波CLK315而非cUQ。電唯—不同之處在選取一合成電路(例如ΐίί ’接著在步驟540再以另產生之目標脈波進一步3 可將步驟520及530所分別

合成成為一另一除頻為25(2?5,2:個仏2. 5及…2· 5P ;:10、所514ί518也可選擇性地選取正：3:波。由於步電路，所以本發明之非整數除頻器可有===

1229501

組合方式。 ί5二邊ΐ明第七圖之本發明之非整數除頻器設計流程雷技FIR B八圖之本發明之另一非整數除頻器實施例之目pi ^ 非整數除頻器801可將原始脈波除頻成一率Γ 2 ί私ί原始脈波之頻率係3·75倍於該目標脈波之頻個相位万显于頻器8〇1包含一角來依據該原始脈波產生四筮+ 士、之驅動脈波之相移器8〇2、以及四個分別依據路（由F之發明之非整數除頻器設計流程所產生之除頻電了 ^係：至下依序排列於圖8中）804、8 06、808及810。為說月起見，在本實施例中所使用的四個頻路〇為正除頻電路^ ^ ^ ^ ' f t μ我們要產生3· 75倍頻率之目標脈波，必須先設計兩中· Μ Γ ^率之目標脈波，因此如步驟步驟5 〇 2、5 0 4及5 0 6 相=2$(7· 5) = 15，除頻脈波係驅動於同相脈波CLK0， =路804之中級電路係包含最後一個緣觸發脈波產生器i 〇設計成初始值設低準位之升緣觸發脈波產生器，以及刖面6 ( y 1 =： 7 - 1 = 6 )個設計成初始值設高準位之升緣觸發脈波產生器，形成第一組除頻電路804，接著步驟502、 508及510 ’除頻電路8〇6係驅動於異相脈波CLK270 (異相脈波 CLK270之選取係依據（360x15+ 2+ 2 )/360 = 3 75，s = k 3(由於除頻電路8〇6為一正除頻電路），而m = 75; 36〇χ〇·75 = 270 (R)) ’由於s = k = 3，所以除頻電路8〇6之中級電路中有

第22頁 1229501 五、發明說明（18) 三個初始值設高準位之升緣觸發脈波產生器被替換成初始值設低準位之升緣觸發脈波產生器，加上最後一個初始值設低準位之升緣觸發脈波產.生器，形成前面三個初始^設高準位之升緣觸發脈波產生器與後面四個初始值設低準位之升緣觸發脈波產生器。接著，步驟5 0 2、5 1 2及5 1 4，於第八圖除頻電路8 〇 8係驅動於異相脈波CLK315C異相脈波CLK315之選取係依據 (9 0x7, 5 )/36 0 = 1 · 875，s = k= 1 (由於除頻電路 808為一正除頻電路），而 m = 875; 360x0· 875 = 315(R))，由於 s = k=l，

所以除頻電路808之中級電路中有一個初始值設高準位之升緣觸發脈波產生器被替換成初始值設低準位之升緣觸發脈波產生器，加上最後一個初始值設低準位之升緣觸發脈波產生器，形成前面五個初始,值設高準位之升緣觸發脈波產生器與後面二個初始值設低準位之升緣觸發脈波產生器。相同步驟50 2、51 6及51 8中，除頻電路810係驅動於異相脈波CLK225 C異相脈波CLK2 25之選取係依據（90χ7·5 + 36 0x 1 5+ 2+ 2 )/ 3 6 0 =5.6 2 5，s = k= 5(由於除頻電路 810為一正除頻電路），而111 = 625; 3 6 0又0.625 = 225 (1〇)，由於3=上二 5，所以除頻電路81〇之中級電路_有五個初始值設高準位之升緣觸發脈波產生器被替換成初始值設低準位之升緣觸發脈波產生器，加上最後一個初始值設低準位之升緣觸發脈波產生器，形成前面一個初始值設高準位之升緣觸發脈波產生器與後面六個初始值設低準位之升緣觸發脈波產生

第23頁 1229501 五、發明說明（19) 器。上述四組除頻電路產生15倍頻率之目標脈或問8V2、及，分別用來將除頻電路8〇4及8〇6之，出端上之除頻脈波A及B合成成為一目標脈波5，該始脈波之頻率係7·5倍於目標脈波div7.5之頻率、用來'、除頻電路808及810之輸出端上之除頻脈波a D合成成為一目k脈波d 1 v 7. 5 p ’該原始脈波之頻率亦係7. 5倍於目標脈波div7. 5P之頻率、以及用來將互斥或閘812及814所分別合成之目標脈波div7. 5及div7. 5岭成成為該目標脈波，該原始脈波之頻率係3. 75倍於該目標脈波之頻率。數，為此此需因。器，點頻效優除功之數之低整同本非相成之術及明技小發知積本習體，與有器生具頻產器除可頻數就除整，數非器整知反非習正之於之明較少發相較本言數士口倍名。路除員彈 |頻作 Γ-除何製任W的於^ 對f較於8有由有具 ,皆器外器頻頻除數整非之明 MsΪ本 Τ以所除數整非之巧上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明專利之涵蓋範圍0

1229501

圖一為習知一非整數除頻器之電圖二為圖一所顯示之非整數除二運圖。貝盗於運作時所產生之波形圖三為本發明之較佳實施例中—北欠 ^ Γ為圖三所顯示之轉— 圖五為本發明之第二實施例中一非整數除頻器之路為圖五所顯示之非整數除頻器於運作時;t產2之1形〇圖七為本發明設計一非整數除頻器的方法之流程圖。圖八為本發明之第三實施例中一非整數除頻器之電路圖。圖式之符號說明 10、30、100、20 0、2 3 0、801 非整數除頻器 12、 32、 102、 132、 802 相移器 1 4、1 6、1 8、2 0 漣波計數器 22、38、108 合成電路

24、 26、 40、 160、 170、 202、 812、 814、 816 互斥或閘 42、 52、 112、 122 前級電路 44、54、114、124、174、182 中級電路 46、56、116、126 後級電路

第25頁 1229501 圖式簡單說明 62、 66、 68、 72、 76、 78、 113、 117、 123、 127、 152、 154、156、158、175、176、184、186 脈波產生器 64、74 反或閘 28、 70、 80、 140、 150 或閘 34、 36、 104、 106、 172、 180、 804、 806、 808、 810 除頻電路

第26頁

Claims

鲂魄Η 六、串請蓴ϋ範圍 92128754 年月曰修正 1 . 一種除頻器，將一原始脈波以一除頻倍率Μ來除頻成一目標脈波，該Μ為一正奇婁i:，該除頻器包含：一前級電路，其包含：一第一脈波產生器'其脈波輸入端係連接於與該原始脈波頻率相同且具有一觸發相饵之一觸發脈波；以及一第一邏輯閘，其第一輸入端係連接於該第一型脈波產生器之輸出端、而第二輸入端係連接於該第一型脈波產生器之訊號輸入端；一中級電路，其包含：一第二脈波產生器，其脈波輸入端係連接於該觸發脈

波；以及 (M-3)/2個串接之第一組脈波產生器，每一第一組脈波產生器之脈波輸入端皆係連接於該觸發脈波，該（M- 3 )/ 2個第一組脈波產生器中最前之脈波產生器之訊號輸入端係連接於該前級電路之第一邏輯閘之輸出端，而該（M- 3 )/ 2 個第一組脈波產生器中最後之脈波產生器之輸出端係連接於該中級電路之第二脈波產生器之訊號輸入端；以及一後級電路，其包含：

一第三脈波產生器，其脈波輸入端係連接於該觸發脈波、而訊號輸入端係連接於該中級電路之第二型脈波產生器之輸出端；以及一第二邏輯閘，其第一輸入端係連接於該後級電路之第三脈波產生器之輸出端、第二輸入端係連接於該中級電路之第二脈波產生器之輸出端、而輸出端係用來輸出該

第27頁 '·· 一·…·' τ Ι22950Ϊ

92128754 六、申請專利範圍目標脈波。 ―年— 月曰修正 2.如申請專利範圍第1項所述之·除頻器，其中該前級電路之第一脈波產生器及該中級電路之第二脈波產生器及（M-3 )/ 2個第一組脈波產生器皆為升緣觸發脈波產生器，而該後級電路之第三脈波產生器則為降緣觸發脈波產生器。 3. 如申請專利範圍第1項所述之除頻器，其中該前級電路之第一脈波產生器及該中級電路之第二脈波產生器及（M-3 )/ 2個第一組脈波產生器皆為降緣觸發脈波產生器，而該後級電路之第三型脈波產生器則為升緣觸發脈波產生器。 4. 如申請專利範圍第1項所述之除頻器，其中該觸發相位為0度，即該觸發脈波相同於該原始脈波。 5 .如申請專利範圍第4項所述之除頻器，其中該前級電路之第一脈波產生器、該中級電路之第二脈波產生器、及該後級電路之第三脈波產生器為初始值設低準位之脈波產生器，而該中級電路之（Μ - 3 )/ 2個第一組脈波產生器為初始值設高準位之脈波產生器。 6.如申請專利範圍第1項所述之除頻器，其中該第一邏輯

第28頁修正 —1盛生 .92128754 年月六、申請專利範圍閘為反或閘，第二邏輯閘為或閘。數始用電電生波第3其一；電電第生脈(η該後整原，頻級產脈一=0_ ，第成頻級一產五 < 中二非該器；除前，一括klo該構除前生波第0)其第種，：移波一一下第包(kAII ，閘二二產脈一 >=，該一波含相脈第第用一路器-定輯第第，四括k2o ， 7·脈包一二一一作括電生kl決邏一一路第包(kAII定除頻器，用來將一原始脈波除頻成一目標脈波之頻率係η. 5倍於該目標脈波之頻率，來依據該原始脈波產生一第一脈波及一第路，接收該第一脈波，經内部依序串聯之路、一第一中級電路以及一第一後級電路一第一目標脈波，其中該第一前級電路包產生器與一第一邏輯閘構成，該第一中級二脈波產生器、k 1個串接之第一組脈波產、（η-kl-l )個幸接之第二組脈波產生器（n-中該k 1係根據η與該第一脈波之一觸發相位後級電路包括一第三脈波產生器與一第二路，接收該第二脈波，經内部依序串聯之路、一第二中級電路以及一第二後級電二目標脈波，其中該第二前綠電路包括一器與一第三邏輯閘構成，該第二中級電路波產生器、k2個串接之第三組脈波產生器 -k2-1 )個申接之第四組脈波產生器（n-k2-l k 2係根據η與該第二脈波之一觸發相位決級電路包括一第六脈^波產生器與一第四邏 _2_額修正目標脈波 113年7 >]案號曰|92128754 年月曰 ——— — 士:二二一…二亡.；“二二;·土 -…..—— ——---------------------------4 —R _ 六、申請專利範圍 ' 輯閘構成；以及一合成電路，根據該第一目標脈波及該第產生该目標脈波輸出。 8·如申請專利範圍第7項所述之非整數除頻器，第一脈波產生器、第二脈波產生器、k 二Γ中6亥脈波產生器、（n-k 1-1)個串接之第二組脈 ^ = 一組升緣觸發脈波產生器，該第三脈波產生器^ ^态皆為脈波產生器。 °貝丨為降緣觸發 9.如申請專利範圍第7項所述之非整第：脈波產生器、第二脈波產生器 Π:::中該脈波產生器、（n —kl-D個串接之第二接之弟一組降緣觸發脈波產生器，該第三脈i生生器皆為脈波產生器。生則為升緣觸發 1 0 .如申請專利範圍第7項所沭第四脈波^生器、第五脈波產生器、k2個示頻器，其中該升緣觸發脈波產生器，續| 3 f脈波產生器皆為脈波產生器。 °亥弟，、脈波產生器則為降緣觸發 11. 如申請專利範圍第7項所述之非整數除

第30頁

六、申請專利範圍脈波產生器、（n-k2-1 )個串接之第四組脈波產生器皆為降緣觸發脈波產生器，該第六脈波產生器則為升緣觸發脈波產生器。 1 2.如申請專利範圍第7項所述之非整數除頻器，其中該第一中級電路之第二脈波產生器，其脈波輸入端連接該第一脈波，每一 k 1個串接之第一組脈波產生器之脈波輸入端皆連接第一脈波，k 1個第一組脈波產生器中最後之脈波產生器之輸出端連接於第二脈波產生器之訊號輸入端，每一（η-kl-l )個串接之第二組脈波產生器之脈波輸入端皆連接第一脈波，最前之第二組脈波產生器之訊號輸入端連接於該第一邏輯閘之輸出端，最後之第二組脈波產生器之輸出端係連接於最前之該k 1個第一組脈波產生器之訊號輸入端。 1 3.如申請專利範圍第1 2項所述之非整數除頻器，其中該第二脈波產生器與k 1個串接之第一組脈波產生器係為初始值設低準位之脈波產生器，（η-kl-l)個串接之第二組脈波產生器為初始值設高準位之脈波產生器。 1 4.如申請專利範圍第7項所述之非整數除頻器，其中該第二中級電路之第五脈波產生器，其脈波輸入端連接該第二脈波，每一 k 2個串接之第三組脈波產生器之脈波輸入端皆連接第二脈波，k 2個第一組脈波產生器中最後之

第31頁

脈波產生器之輸出端連接於第五脈波產生器之訊號輸入端’每一（n-k2-1 )個串接之第四組脈波產生器之脈波輸入端皆連接第二脈波，最前之第四組脈波產生器之訊號輸入端連接於該第三邏輯閘之輸出端，最後之第四組脈波產生器之輸出端係連接於最前之該k 1個第三組脈波產生器之訊號輸入端。第圍範利專請申如器頻除數整 kr 之述所亥言中其 k 與器生產波脈五第初為係器生產波脈組三第之項、f 4串 IX 個組四第之接。串器谁生 1產 - 2波 k -脈 η C之，位器準生高產設波值脈始之初位為準器低生設產值波始脈 1 6 .如申請專利範圍第7項所述之非整數除頻器，其中該合成電路係由一 XOR閘構成。 1 7.如申請專利範圍第7項所述之非整數除頻器，其中該第一前級電路的第一脈波產生器，其脈波輸入端連接於該第一脈波，該第一邏輯閘為一反或閘，其第一輸入端係連接第一脈波產生器之輸出端，第二輸入端連接第一脈波產生器之訊號輸入端，該第一後級電路的第三脈波產生器，其脈波輸入端連接第一脈波，訊號輸入端連接中級電路之第二脈波產生器之輸出端，該第二邏輯閘為一或閘，第一輸入端連接第三脈波產生器之輸出端，第二輸入端連接第一中級電路之第二脈波產生器之輸出

第32頁

± 月——日———一修正端，輸出端產生該第一目標脈波。·

1 8 .如申請專利範圍第7項所述之非整數除頻器，其中該第二前級電路的第四脈波產生器，其脈波輸入端連接於該第二脈波，該第三邏輯閘為一反或閘，其第一輸入端係連接第四脈波產生器之輸出端，第二輸入端連接第四脈波產生器之訊號輸入端，該第二後級電路的第六脈波產生器，其脈波輸入端連接第二脈波，訊號輸入端連接第二中級電路之第五脈波產生器之輸出端，該第四邏輯閘為一或閘，第一輸入端連接第六脈波產生器之輸出端，第二輸入端連接中級電路之第五脈波產生器之輸出端，輸出端產生該第一目標脈波。 1 9. 一種除頻器設計之方法，設計將一原始脈波以一除頻倍率來除頻成一目標脈波，該除頻倍率為一正奇數，包括下列步驟：

根據該除頻倍率，選取對應該原始脈波之一觸發相位；若選擇一正除頻電路方式，以一觸發相位且與該原始脈波同頻率之波形輸入，並根據該除頻倍率，決定該正除頻電路之複數個脈波產生器之初始值設定方式，以產生該目標脈波；以及若選擇一負除頻電路方式，該觸發相位修正成一調整觸發相位，並以該調整觸發相位且與該原始脈波同頻率之波形輸入，並根據該調整觸發相位與該除頻倍率，決定

第33頁

案聲曰J92128754 年: 月曰修iL 六、申請專利範圍該負除頻電路之複數個脈波產生器之初始值設定方式，以產生該目標脈波。 2 0 .如申請專利範圍第1 9項所述之除頻器設計之方法，其中該觸發相位與該調整觸發相位介於0到3 6 0度之間。 2 1. —種非整數除頻器設計之方法，將一原始脈波以一 η. 5倍除頻來形成一目標脈波，包括下列步驟：界定一除頻倍率為η. 5*2; 根據該除頻倍率，產生對應該原始脈波之一第一觸發相位與一第二觸發相位；以該第一觸發相位與該除頻倍率，選擇一正除頻電路或一負除頻電路方式，並決定該正除頻電路或負除頻電路内部之複數個脈波產生器之初始值設定方式，以產生一第一目標脈波；以該第二觸發相位與該除頻倍率，選擇一正除頻電路或一負除頻電路方式，並決定該正除頻電路或負除頻電路内部之複數個脈波產生器之初始值設定方式，以產生一第二目標脈波；以及根據該第一目標脈波與該第二目標脈波，產生該目標脈波0

第34頁