TWI229351B - Multilayer ceramic composition - Google Patents

Description

1229351

玖τ (發明說明雜明：發明所屬之技術領域、先前技術、内袁、實施方式及圖式簡單編) 【發明領域】 本發明係關於一種陶瓷組合物，特定言之，係關於一種 用於電子微波系統·之積層陶瓷組合物。 【先前技術】 為符合現爲電手產品對輕、薄、小之要求，互連電路板 成為必要.。該互連電路板為彼此以電性或機械上相互連結 之電子電路或次系統，該次系統如數個極小之被動元件及 組合排列之金屬化圖棄。此被動元件及金屬化圖案係為物 理性分離，且彼此相鄰地包埋在單一互連電路板上，而使 彼此％性連接及/或自互連電路板延伸。陶瓷組合物現已 廣泛應用於互連電路板上。 在陶瓷組合物中，複雜之電子電路一般需要數個絕緣_介 包層以分離導電層。為了符合不同介電常數以適於潔 造或包埋被動元件及金屬圖案之需求，開發一系列具有不 同介電常數之介電材料為必須。例如，陶资组合物之訊號 處理部份，以低介電常數材料較佳，其可增加其内訊號谓 達速度’以提/決_叾田. — 而在製造作為内埋式被動天 件如黾容器等，則以高介雷堂 %吊數材料較佳。過介電層孩 被動兀件及金屬化圖案互連之 · .^ s ^ 導兒路徑稱為通孔（vus)— 此夕層、、，口構可使電路更加緊密 據較少之空間。 ，、k積層陶瓷組合物之 万法逑於美國專利# 4,654,095，併於本文以供參考， 、 成積層陶堯組合物上已 1229351 ⑺ 印刷有被動元件及金屬化圖案如電阻、電容或導體，其以 延伸通過介電層之金屬化通孔使各種‘被動元件與金屬化 圖案相互連結，其中之陶瓷粉末可在適於使用高導電性金 屬如金、銀及銅之溫度下緻密化。特別地，緻密作用係在 於或低於 1 0 0 0 °C $成，以提供足以與金熔點（1 0 6 0 °c )區 別之誤差邊際。該等介電層係在適當溫度及壓力下對位堆 疊並壓合在一起"接著燒製以去除陶瓷生胚中之有機物如 黏合劑及可塑劑。所有陶瓷及異質材料因此而燒結緻密。 此方法之優點為僅進行一次燒製，可節省製造時間及勞 力，並限制了可移動金屬之擴散以避免導電層間短路。 然而，共燒具有高K介電及低K介電材料之單片結構 仍有問題；問題之一為電性質改變，另一為燒製時會發生 收縮導致錯位。 有關電性質改變部份，許多習知之組裝同時使用低介電 常數材料及高介電常數材料。其中該低介電常數材料含有 玻璃，導致介電常數增加及損失增加；該高介電常數材料 含鉛、鎂及鈮。然而，當低介電材料與高介電材料彼此接 觸，並於溫度高於8 0 0 °c共燒時，由於介面間擴散而發生 化學反應。基於此理由，低及高介電常數材料兩者之介電 常數均被改變，通常會發生高介電常數材料戲劇性地降 低。 於電子封裝之低及高介電常數材料間插入複數個緩衝 層係揭示於美國專利號5，7 5 7，6 1 1，其中由含2 5至1 0 0 % 鋇化合物之緩衝層產生更困難之化學擴散路徑，其可在緻

O:\82\82936.DOC 1229351 l_ (3) 密化之最初階段期間提供額外之物理障壁。通孔亦可形成 通過該緩衝層，以供被動元件部分與i號處理部分間導 電。利用玻璃形成添加劑及無機填充劑，可控制與被動元 件部分之高K介電層或與訊號處理部分之低K介電層接 觸之缓衝層收縮率a、熱膨脹及化學相容性。然而，該緩衝 層亦增大了電子封裝之厚度，因此亦無法作為包埋被動元 件之良好基材。- • - - 其他具有不同 K值之積層陶瓷生帶結構係示於美國專 利號6，0 5 5，1 5 1，其著眼於網印在低燒製溫度生帶上之油 墨，以形成内埋式元件如電容，以增加高精確放置之容忍 度。該電容層係夾在厚度足以避免生帶中低燒製溫度玻璃 擴散之兩個鈦酸鋇障壁層間。再者，該積層陶瓷生帶結構 藉由黏結玻璃黏合在金屬擔體結構上以避免收縮。然而， 低燒製溫度生帶與金屬擔體基材之收縮率並不相同，其在 燒製時需良好控制以免發生破裂。同樣地，積層陶瓷生帶 結構之厚度仍無法降低。 有關收縮部份，由於燒結時各元件之收縮並不相同，而 難以控制燒製條件。再者，在組裝大且複雜之電路時，因 X及Y方向之不確定性導致之錯位（misregistration)尤需 避免。一種於燒製陶瓷生胚時，可減少收縮之方法係揭示 於美國專利號5,0 8 5,720，其中陶瓷生胚之上部及底部各 施以一釋離層以形成「三明治」結構。於燒出及燒結期間， 在釋離層表面施加一單向壓力。釋離層之孔隙度並提供了 陶瓷生胚中揮發成分之逸出路徑。由於該釋離層在燒製期

O:\82\82936.DOC 1229351 (4) 間不收縮，因此可降低陶瓷生胚之X與Y方向收縮。另 一方面，覆蓋該陶瓷生胚上部及下部表面兩者之釋離層， 需在印刷及導體、電阻及電容燒結後移除，因此增加此方 法之成本。當製造多層陶變：層（如大於6層）時，陶资生胚 之中間層仍會因在^生胚上部及下部施加釋離層之力道不 均而產生收縮（亦即，施加在生胚上部及下部及中間層之 力道實質上並不相同）。 美國專利號5,0 8 5,720揭示了陶瓷生胚之些許改良，其 在陶瓷生胚層間設置避免可收縮之抑制層，並於最終產品 中保留該抑制層，以避免移除之缺點。然而，該抑制層無 法做為適當之介電材料，致使產品厚度增大。 為了解決上述問題，本發明發展出一種新穎之積層陶瓷 組合物，其優點為減小尺寸及當共燒具不同介電常數之兩 個介電材料及包埋於其内之被動元件時，減少X及Υ方 向之收縮，而提供較佳之電路精確度。 【發明内容】 本發明提供一種積層陶瓷；組合物，其包括至少一層介電 材料Μ!及至少一層介電材料Μ2，其中被動元件係包埋於 介電材料Μ1及Μ2兩層中，而於燒製時避免彼此在X及 Υ方向收縮。本發明之積層陶瓷組合物之各層皆可作為包 埋被動元件之基材，且可避免具不同介電常數之他層收 縮。因此，本積層陶變；組合物具有減小尺寸及較佳電路精 確度之優點。 本發明之一目的係提供一種積層陶瓷組合物，其包括：

O:\82\82936.DOC 1229351 (5) l^M] 至少一層具有介電常數Κι之介電材料層，且其内 具有至少一個内埋式被動元件；友 至少一層具有介電常數K2之介電材料層M2,且其内 具有至少一個内埋式被動元件，其係設置在該介電材 料層Μι之下有； 其中Κι與K2不同，且介電材料層Μι及介電材料層 M2可在燒結時避免彼此於X及Y方向之收縮。 【實施方式】 本發明提供一種積層陶瓷組合物，包括： 至少一層具有介電常數Κι之介電材料層Ml，且其内 具有至少一個内埋式被動元件；及 至少一層具有介電常數K2之介電材料層M2,且其内 具有至少一個内埋式被動元件，其係設置在該介電材 料層Μ 1之下方； 其中Κι與Κ2不同，且介電材料層Μι及介電材料層 M2可在燒結時避免彼此於X及Y方向之收縮。 本發明之積層陶瓷組合物1之一具體實施例示於圖1， 其包含複數層具有介電常數Κι之介電材料層Μι 11及複 數層具有介電常數K2之介電材料層M2 12，其中Κι不同 於Κ2。介電材料層Μι 11及介電材料層Μ2 12均可作為 内埋式被動元件1 5之基材。較佳地，金屬化圖案1 6係藉 由在介電材料層Μι 11及介電材料層Μ2 12上，依所選擇 之圖案施加所選擇量之導電金屬而產生。亦可衝打通過層 1 1、1 2而形成複數個通孔，其可為穿過層1 1、1 2之開孔， O:\82\82936.DOC -10- 1229351 ⑹ 通孔導體1 3可置入通孔内，以電性連結被動元件1 5與金 屬化圖案1 6。 ‘ 於本發明一較佳具體實施例中，該陶瓷組合物另包括其 内無被動元件或金屬化圖案之一覆蓋介電層。 本文所用之「内埋式被動元件」代表已裝配好之内埋式 被動元件，或是由介電層及金屬化圖案及/或通孔導體所 製得之電子元件6例如，已裝配好之被動元件包含電容、 電阻及電感；特別地，層1 1或12内之金屬化圖案16可 包含多層相反定向之電極14，其與層11或12 —起形成 電容。層1 1或1 2間之金屬化圖案1 6可形成訊號處理裝 置，如傳導/接收（T/R)模組及其類似物。 金屬化圖案1 6及通孔導體1 3較佳係包含高度導電之材 料如金、銀及銅及其合金，且其中更佳係包含銀，其熔點 為9 6 0 °C。因此，積層陶瓷：組合物1之緻密化需在低於用 以形成金屬化圖案 1 6之特定導電材料熔點之溫度下達 成。再者，對不同設計之電路而言，需要不同介電常數之 材料。 可用以製造本發明介電層之介電材料，皆適於作為 M i 及M2。依據本發明之一較佳具體實施例，Μι及M2中至 少一種材料包括提供適當電性質之陶f：固體粒及無機玻 璃。 本文所述之「陶瓷固體粒」代表一組合物，其本身並非 直接嚴格定義，只要該固體粒對系統中其他材料具化學惰 性，且相對介電材料系統之其他元件具有下列物理性質即 O:\82\82936.DOC -11 -

1229351 ⑺ 可：（1)具有充分高於無機玻璃燒結溫度之燒結溫度，及 (2)在燒製時不經歷燒結者。陶瓷固體‘粒之實例包含無機 金屬、高熔點無機固體粒、及高軟化點玻璃。在一更佳具 體實施例中，該陶瓷包含鋇鈦氧化物、鋇釤鈮鈦氧化物、 矽氧化物、鋁氧化#物、鎂鋁矽氧化物及其混合物。再者， 該陶瓷固體粒可依據其介電及熱膨脹性質兩者加以選 擇。因此.，可選擇上述材料之混合物，以符合所應用任何 基材之熱膨脹特性。 本文所用之「無機玻璃」代表一無機材料，其對系統中 其他材料具化學惰性，且具有下列物理性質：（1)具有充 分低於陶瓷之燒結溫度，及（2)在燒製溫度下經歷黏度相 流動燒結者。適用於本發明之無機玻璃一般為玻璃，尤其 是燒製時結晶化或非結晶化玻璃。在一更佳具體實施例 中，該無機玻璃係選自由鉍氧化物、碲氧化物、硼氧化物、 其前驅物及其混合物所成之組群，其量在約0.5至約9 8 重量％之範圍内。 該陶瓷固體粒及無機玻璃係分散於一聚合黏合劑中。該 聚合黏合劑中視情況溶有其他材料，如可塑劑、釋離劑、 分散劑、脫模劑、消泡劑及濕潤劑。本技藝中已知適合製 造低溫共燒陶瓷之任何聚合黏合劑皆適用於本發明。 組合陶瓷固體粒及無機玻璃即可獲得具有不同介電常 數及燒結溫度之一系列材料。較佳地，本發明之介電材料 之介電常數在約4至約2000之範圍内。另一方面，本發 明介電材料之燒結溫度係自約4 5 0至約1 2 0 0 °C ，且其中 O:\82\82936.DOC 12 - 1229351

更佳地’该燒結溫度係低於約9 6 〇它，以供於陶瓷組合物 中與銀共同燒製。 - 依據本發明’介電材料層Μ1及m2彼此接觸放置可避 免 X 、 及Y方向之收縮，並使所有收縮發生在z方向。避 免收縮之機制視材，料Ml及M2之燒結溫度差異而定。例 如’介電材料Μ!之燒結溫度為Tl，介電材料m2之燒結 _度為丁2，其中T!大於τ2。當介電材料層M2在τ2開始 燒結時’其Χ及Υ方向之收縮受到在Τ2尚未收縮之介電 材料層M i所抑制而減低。此時，介電材料層Μ ι扮演抑 制層之角色以抑制介電材料層Μ 2收縮。當溫度升至Τ 1 時’介電材料層Μ2已完成且不再收縮，因而介電材料層 Μ1在X及Υ方向之收縮受到介電材料層Μ2之抑制而減 低。較佳地，Τ !大於τ 2 + 5 0 °C，以達到避免收縮之更佳效 果。 依據本發明，在介電材料層Μ1及介電材料層m2間可 加入黏結玻璃。無論燒結期間Z方向是否施加外力，均 可使用黏結玻璃。該力係足以使積層陶瓷組合物之各層彼 此接觸，且實質上使所有收縮發生在垂直陶瓷組合物之Z 方向上，亦即，陶瓷組合物之X及Y方向在燒製期間不 會收縮。當未施加壓力時需使用黏結破璃。該黏結玻璃可 直接加至Μι及/或m2材料中，或可在介電材料層Μ!及 介電材料層M2之間形成一黏結玻璃層。該黏結玻璃層之 製備係使玻璃顆粒溶於適當溶劑如油墨中，龙藉直接塗 佈、點狀沉積或蒸氣沉積而印刷在介電材料層M i及/或介

O:\82\82936.DOC

1229351 (9) 電材料層m2上。 本發明具有許多優點：（1)由於積層陶變；組合物每層皆 可作為包埋被動元件之基材，而不需要先前技藝之緩衝層 及/或障壁層，因此陶資組合物之總尺寸可相當地減小， 以符合現代電子產I品輕、薄及小之要求；（2)藉由兩個材 料層Μ 1及M2可避免彼此收縮之設計，本發明陶瓷組合 物之X及Y方向’並不發生收縮。因此，其上設計之電路 精確度可相當地改良，且良率因此提高；（3)由缺乏緩衝 層、障壁層及/或金屬擔體觀點觀之，可降低成本；（4)藉 由組合陶瓷固體粒及無機玻璃，可製得一系列具變化介電 常數及品質因子之材料，故可適用不同目的之電氣性質。 下列實例僅為說明目的而不用以限制本發明。 實例1至15 :介電材料層 混合表1所示之陶瓷固體粒無機玻璃之材料成分，接著 添加聚合黏合劑及可塑劑形成陶瓷條。該陶瓷條係使澆鑄 漿料通過厚度約 5 0微米之刮刀之下而成型。燒結溫度 (Ts)、介電常數（K)及品質因子（Q)亦說明於表1。 表1 : 實例 無機玻璃(B) 陶瓷固體粒(c) B/C Ts K Q 1 87% Bi203-3% B203-l〇%Te02 Ba(SmNd)2Ti5〇i4 30/70 745 55 450 2 87% Bi2〇3-3% B2O3-10%Te〇2 Ba(SmNd)2Ti5〇i4 50/50 632 40 320 3 87% Bi2〇3-3% B2O3-10%Te〇2 Ba(SmNd)2Ti5〇i4 70/30 545 38 ISO 4 65% Bi203-2.5% B2〇3-32.5%Te02 Ba(SmNd)2Ti5〇i4 65/35 635 37 250 5. 65% Bi203-2.5% B2〇3-32.5%Te02 Ba(SmNd)2Ti5014 50/50 666 46 340 6 16% Bi203-14% B2O3-70%TeO2 Ba(SmNd)2Ti5〇i4 20/80 680 65 421 O:\82\82936.DOC 14 1229351 (10) 7 16% Bi2〇3-14% B2〇3-70%TeO2 Ba(SmNd)2Ti5〇i4 30/701 577 I 60 1350 8 87% Bi203-3% B2〇3-l〇%Te02 BaTi03 65/35 677 850 150 9 87% Bi2〇3-3% B2O3-10%TeO2 BaTi03 50/50 760 1100 175 10 65% Bi203-2.5% B203-32.5%Te〇2 BaTi03 40/60 938 1500 230 11 65% Bi203-2.5% B203-32.5%Te02 BaTi03 65/35 834 700 145 12 65% Bi203-2.5% B2〇3-32.5%Te02 Si02 65/35 630 4 225 13 65% Bi203-2.5% B2〇3-32.5%Te02 AI2O3 65/35 710 5 350 14 65% Bi203-2.5°/〇 B2〇3-32.5%Te02 3Al203-2Si02 65/35 675 4 320 15 65% Bi2〇3-2.5% B203-32.5%Te02 Mg2Al4Sl5〇i8 65/35 665 3.5 250 實例1 6 :積層陶瓷組合物之收縮率 將實例1之介電層及Du Pont 95 1 PT®層經衝打通孔， 填充及網印電路。再將該等層堆疊及在4，0 0 0 p s i及6 0 °C 層壓1 0分鐘後燒製。測量具不同比例之實例1介電層及 Du Pont 951 PT⑧層之陶瓷組合物於X及Y方向之收縮 率’其結果示於圖2。 如圖2所示，本發明積層陶竞組合物X及γ方向之收 縮率相當低，顯示該兩層材料可有效避免彼此之收縮。 雖然已說明及描述本發明，但熟知本技藝者可作各種修 飾及改良。需了解本發明不限於所說明之特定形式，且不 達離本發明精神及範圍之所有修飾均在申請專利範圍所 界定之範圍内。 【圖式簡單說明】 圖1說明本發明積層陶瓷組合物之一具體實施例截面 示意圖。 圖2說明當共燒不同厚度比例之Μ1層及M2層時所測 O:\82\82936.DOC -15- 1229351 _ do 量之收縮率，其中Μ1代表實例1之介電材料，及M2代 表習知低溫共同燒結陶瓷（產品名稱為< Du Pont 95 1 PT⑧）。 【元件符號簡單說明】 I 積層陶竞組合物 II 介電材料層M i 12 介電材料層M2 13 導體 14 電極 1 5 被動元件 16 金屬化圖案 ， O:\82\82936.DOC 16-

Claims (1)

1229351 拾、申請專利範圍 1. 一種積層陶瓷：組合物，包括： 至少一層具有介電常數Κι之介電材料層Μι，且其 内具有至少一個内埋式被動元件；及 至少一層具^介電常數κ2之介電材料層M2，且其 内具有至少一·個内埋式被動元件，其係設置在該介電 材料層Ml之下方； 其中Κι與K2不同，且介電材料層Μι及介電材料 層M2可在燒製時避免彼此於X及Y方向之收縮。 2 ·如申請專利範圍第1項之組合物，其中K1及K2介於4 至2000之間。 3 ·如申請專利範圍第1項之組合物，其中Μ1及Μ2中至 少一層包括陶瓷固體粒及無機玻璃。 4.如申請專利範圍第3項之組合物，其中該陶資固體粒 係選自由無機金屬、而溶點無機固體粒及南軟化點玻 璃所成之組群。 5 ·如申請專利範圍第4項之組合物，其中該陶瓷固體粒 係選自由鋇鈦氧化物、鋇釤鈮鈦氧化物、矽氧化物、 鋁氧化物、鎂鋁矽氧化物及其混合物所成之組群。 6 ·.如申請專利範圍第3項之組合物，其中該無機玻璃係 選自由鉍氧化物、碲氧化物、硼氧化物、其前驅物及 1229351 其混合物所成之組群。 7 .如申請專利範圍第3項之組合物/其中該無機玻璃之 量為介於0.5至98重量％之間。 8 .如申請專利範圍第1項之組合物，其中該介電材料Μ! 之燒結溫度為ir!及該介電材料M2之燒結溫度為T2， 且Ti大於Τ2 0 . * 9·如申讀專利範圍第8項之組合物，其中+ 。 10. 申請專利範圍第8項之組合物，其中當介電材料層M2 在T2燒結時，其X及Y方向之收縮受到在T2尚未收 縮之介電材料層Μι所抑制，且當介電材料Μι在至h 燒結時，其X及Y方向之收縮受到已完成收縮之介電 材料層M2所抑制。 11. 如申請專利範圍第8項之組合物，其中Τι及T2介於 45 0°C 至 1 200°C 之間。 12·如申請專利範圍第1 1項之組合物，其中Τι及T2係低 於 9 60°C。 13. 如申請專利範圍第1項之組合物，其中内埋式被動元 間包含印刷在至少一層介電材料層Μ 1及至少一層介 電材料層Μ2上之金屬化圖案。 14. 如申請專利範圍第1 3項之組合物，其中該金屬化圖案 包含在該介電材料層内之複數個相對電極。 O:\82\82936.DOC 1229351

15. 如申請專利範圍第1 3項之組合物，進一步包括通過該 介電材料層之通孔導體，而電性連結該内埋式被動元 件及金屬化圖案。 16. 如申請專利範圍第1項之組合物，其中該内埋式被動 元件包括已裝配完成之被動元件。 17. 如申請專利範·圍第1項之組合物，其中該内埋式被動 元件係選自由電容、電阻及電感所成之組群。 18. 如申請專利範圍第1項之組合物，進一步包括一覆蓋 介電層。 O:\82\82936.DOC