TWI227075B - Clock adjusting device at the receiving end of communication system and method thereof - Google Patents
Clock adjusting device at the receiving end of communication system and method thereof Download PDFInfo
- Publication number
- TWI227075B TWI227075B TW092107801A TW92107801A TWI227075B TW I227075 B TWI227075 B TW I227075B TW 092107801 A TW092107801 A TW 092107801A TW 92107801 A TW92107801 A TW 92107801A TW I227075 B TWI227075 B TW I227075B
- Authority
- TW
- Taiwan
- Prior art keywords
- phase
- signal
- clock
- outputs
- adjustment
- Prior art date
Links
- 238000004891 communication Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 title claims abstract description 13
- 238000007493 shaping process Methods 0.000 claims abstract description 9
- 230000005540 biological transmission Effects 0.000 claims description 5
- 230000003111 delayed effect Effects 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 241000282376 Panthera tigris Species 0.000 claims 1
- 230000007423 decrease Effects 0.000 abstract description 4
- 238000005070 sampling Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000001228 spectrum Methods 0.000 description 5
- 230000003595 spectral effect Effects 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 241000965606 Saccopharyngidae Species 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
- H03L7/0996—Selecting a signal among the plurality of phase-shifted signals produced by the ring oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/0033—Correction by delay
- H04L7/0037—Delay of clock signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/50—All digital phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
1227075 玫、發明說明 (發明說明應敘明:發明所屬之技術領域、先前技術、內容、實施方式及圖式簡單說明) 【一、發明所屬之技術領域】 本發明係關於時脈同步的技術領域,尤指一種在通訊 系統中時脈同步之裝置及方法。 【二、先前技術】 一般通訊系統其通訊裝置之使用方式如圖1所示,由 一對傳送端裝置100及接收端裝置110所組成,其中,該接 收端裝置110係位於使用者端以接收由該傳送端裝置100所 傳送之下行(down-stream)資料,或由接收端裝置110傳送之 上行(up-stream)資料至傳送端裝置1〇〇,在收送資料時,雖 然傳送端裝置100及接收端裝置110有相同之取樣頻率,但 是由於因有雜訊或系統特性該頻率會輕微的飄移(draft)。 如圖2所示,一般接收端裝置u〇係以一類比至數位轉 換器(Analog to Digital Converter,ADC)200來接收由纜線 所傳送之訊號,再由一頻率/相位誤差評估器 (Frequency/Phase Error Estimator)】1 〇 以獲得傳送端裝置 100及接收端裝置110之間的頻率/相位誤差,該頻率/相位 誤差用以調整一參考時脈產生裝置22〇,以產生一調整時 脈"亥凋整時脈可供该類比至數位轉換器2〇〇進行取樣使 用’亦可提供該接收端裝置11〇其他電路使用。該頻率/相 位誤差評估器21〇可為一類比電路或一數位訊號處理裝置 以進行頻率/相位誤差之評估,另一種方式如圖3所示,先 由-類比至數位轉換器·接收㈣線所傳送之訊號,再由 6 1227075 一頻率/相位誤差評估器310以評估傳送端裝置1〇〇及接收 端裝置110之間的頻率/相位誤差,依據該頻率/相位誤差產 生一調整訊號,以調整一頻率/相位調整裝置320,該頻率/ 相位調整裝置320產生一選擇訊號以由一相位吞噬裝置 (Phase Swallower)330之多個相位時脈訊號中選擇一適當 之時脈訊號,以供該類比至數位轉換器3〇〇進行取樣,當二 收端之時脈相位落後於傳送端之時脈相位時,該頻率/相位 誤差評估器310會產生一調整訊號,以指示頻率/相位調整 裝置320由該相位呑噬裝置330輸出中選擇較短時脈之時脈 信號。反之,當接收端之時脈相位領先於傳送端之時脈相 位時,该頻率/相位誤差評估器3 1 〇會產生一調整訊號,以 指示頻率/相位調整裝置320由該相位呑噬裝置33〇輸出中 選擇較長時脈之時脈信號。如此則可補償時脈相位落後或 領先之現象。 習知作法的缺點是:首先,在進行相位調整時,該調 整訊號會持續約一段時間(例如約512個位元時間(bit time)) 後才會再更新,亦即此種時脈相位補償會對該類比至數位 轉換器形成一抖動(jitter)。其次,請參照圖4,其繪示習知 之時脈調整裝置所產生的雜訊在功率頻譜密度(p〇wer spectrum density)之示意圖。而習知之時脈調整裝置之雜 訊係均勻地分布(uniform distribution )在功率頻譜密度圖 上。即所有的頻率皆有相同強度的雜訊。在功率頻譜密度 圖上’訊號只會在信號頻帶(signal band)内。由於通訊系統 中’訊號的頻率有一定的要求,為了符合該要求,可能須 1227075 增加電路的複雜性以及困難度,例如將類比至數位轉換器 的解析度提高。因此,習知通訊系統接收端内之時脈調整 裝置及方法之設計仍有諸多缺失而有予以改進之必要。 【三、發明内容】 本發明之主要目的係在提供一種位於通訊系統接收 端内之時脈調整裝置及方法,其以具有Delta-Sigma整型濾 波器將樣型雜訊的大部分功率頻譜密度往較高頻率處推 移,使得該樣型雜訊分佈在訊號頻帶(signalband)之功 率頻4畨度較少,而提高本裝置之訊號雜訊比(以卽“
Noise Ratio, SNR)。 依據本發明之一特色,係提出一種位於通訊系統接收 端内之時脈調整裝置,該接收端包括—類比至數位轉換器 及一頻率/相位誤差評估器,該接收端之該類比至數位轉換 器接收由一傳送端所輸出之一傳送信號,轉換出一數位信 號’該頻率/相位誤差評估器接收該數位信號,並輸出一相 位誤差信號,該時脈調整裳置主要包括··一整型遽波器及 相位调整裝置,該整型m係、依據該相位誤差信號輸 出-相位調整信號,其中該整型濾波器具有一雜訊整形特 陡該相位调整裝置係耗合至該整型滤波器,依據該相位 調整孔就輸出一時脈訊號,其中,當該相位調整訊號為 增f時’該相位選擇裝置輸出-較原先時脈多-相位之時 唬田w亥相位凋整訊號為保持時,該相位選擇裝置輸 出一與原先時脈相同相位數目之時脈訊號,當該相位調整 1227075 訊號為減少時,該相位選擇裝置輸出一較原先時脈少一相 位之時脈訊號。 依據本發明之另-特色,係提出一種於通訊系統接收 ^内之時脈調整方法’係用來調整該接收端之時脈,該接 ,鈿括類比至數位轉換器及一頻率/相位誤差評估 器,該接收端之該類比至數位轉換器接收由—傳送端所輸 出之一傳送信號,轉換出一數位信號,該頻率/相位誤差評 估器接收該數位信號,並輸出一相位誤差信號,該方法主 要包括下列步驟:(A)依據該數位信號,並產生一相位誤差 信號;(B)依據該相位誤差信號,並調變產生一相位調整信 號,其中,該相位調整信號具有一雜訊整形之特性;(c) 產生一多相位之複數個相位信號;(D)依據該相位調整信 號,從該些多相位之複數個相位信號,選擇並輸出一相位 信號,其中,當該相位調整訊號為增加時,該相位選擇装 置輸出一較原先時脈多一相位之時脈訊號,當該相位調整 訊號為保持時,該相位選擇裝置輸出一與原先時脈相同相 位數目之時脈訊號,當該相位調整訊號為減少時,該相位 選擇裝置輸出一較原先時脈少一相位之時脈訊號。 由於本發明設計新穎,能提供產業上利用,且確有增 進功效,故依法申請發明專利。 【四、實施方式】 圖5顯示本發明一種時脈調整裝置的架構圖,其係位 於一通訊糸統之一接收端内,該接收端包括一類比至數位 1227075 轉換器6 6 0、一頻率/相位誤差評估器6 7 〇、一整型濾波器6 i 〇 及一相位調整裝置620。該接收端之該類比至數位轉換器 660接收由一傳送端所輸出之一傳送信號,並將之轉換成一 數位信號,其中,該數位信號係表示該傳送信號之相位。 該頻率/相位誤差評估器670接收該數位信號,並依據該數 位#號#估接收信號的相位誤差,並輸出一相位誤差信號 671。該時脈調整裝置主要包括一整型濾波器(^叩丨叩 filter)610及一相位調整裝置62〇,其中,該整型濾波器 (shaping filter)610係耦合至該相位誤差信號671,以依據該 相位誤差信號671輸出一相位調整信號615,該相位調整信 號615具有增加、保持及減少三種輸出狀態,該整型濾波器 610具有一雜訊整形(n〇ise shaping)特性,其可為一 Delta-Sigma調變器,亦即,該相位誤差信號671經由 Delta-Sigma調變後以產生該一相位調整信號615。該相位 調整裝置62G ’其輕合至該整型渡波器㈣,依據該相位調 整訊號615,以輸出一時脈訊號621,該時脈訊號621輸出至 該類比至數位轉換器66〇,以供該類比至數位轉換器編進 行取樣時使用。 其中該相位調整信號615可為+1、〇及_丨,可分別代表 增加、保持及減少。當該相位調整訊號615為增加時,該相 位凋整裝置620輸出一較原先時脈延遲一相位之時脈訊號 62卜當該相位調整訊號615為保持時,該相位調整裝置62〇 輸出-與原先時脈相同相位之時脈訊號621。當該相位調整 1227075 訊號615為減少時,該相位調整裝置620輸出一較原先時脈 領先一相位之時脈訊號621。 圖6進一步顯示本發明一種時脈調整裝置的電路圖, 其中,該整型濾波器610係由一第一加法器611、第二加法 器614、一量化器613及一誤差回授器612所組成,該第一加 法器611之第一輸入端接收該頻率/相位誤差評估器670所 產生之該相位誤差信號671,其第二輸入端係耦合至該誤差 回授器612之輸出端,其輸出端輸出一第一加法信號616並 連接至該量化器613之輸入端及該第二加法器614之第一輸 入端,該量化器613之輸出端連接至該相位調整裝置620之 輸入端及該第二加法器614之第二輸入端,其係量化該第一 加法信號616,並產生該相位調整信號615,該第二加法器 614之輸出端連接至該誤差回授器612之輸入端,其係接收 該第一加法信號616與該相位調整信號615,輸出一第二加 法信號617,該誤差回授器612係過濾該第二加法信號617 , 並產生一迴授濾波信號618。 該相位調整裝置620包括一多相位產生器64〇、一環狀 計數器630及一相位選擇裝置650,其中該多相位產生器64〇 係用以產生不同相位之複數個相位信號,該環狀計數器63〇 係接收該相位調整信號615,並予以計數以產生一相位選擇 訊號633,該相位選擇裝置650係耦合至該環狀計數器63〇 及該多相位產生器640,依據該相位選擇訊號633 ,用以選 擇輸出該相對應之相位之時脈訊號621,該時脈訊號621輸 出至該類比至數位轉換器660,以供該類比至數位轉換器 11 1227075 660進行取樣時使用。該環狀計數器630係由一第三加法器 631及一暫存器632所組成,該第三加法器63 1之第一輸入端 係耦合至該量化器613之輸出端,其第二輸入端連接至該暫 存器632之輸出端,其輸出端連接至該相位選擇裝置650及 該暫存器632之輸入端。
本發明由於使用具有Delta-Sigma調變功能之整型濾 波器610,而可將該頻率/相位誤差評估器670產生之相位誤 差信號671所引起的時脈抖動(jitter)予以有效地消除,請參 考圖7,其顯示傳送端之數位訊號災〃 Γ)在傳送至接收端 前,需先由一數位至類比轉換器810轉換成類比訊號5仍, 再由纜線傳送,該類比訊號傳送至該接收端後,需先由 該類比至數位轉換器660將之轉換為數位訊號%7^+欠),假 設取樣頻率(1/T)遠高於訊號頻寬,則該數位訊號%Γ+Δ〇可 表不為· S(nT Atn) = S{nT) + S{nT)^n = S(nT) + S(nT)-S((n^l)T) (1)
所以因傳送端與接收端之取樣頻率相位差異所引起之雜訊 (noise)可表為: noise = S(nT + Atn)-S(nT)= s(nT)~(2) 本發明使用具有Delta-Sigma調變功能之整型濾波器 610以決定每一取樣時間,參考圖8之接收端與傳送端之間 時脈之關係,可表示為: η
T — j{i 12 1227075 的特性,將樣式雜訊的功率頻譜密度往高頻處推移,來降 低在#號頻帶内雜訊的強度。如此,則可以有效地降低雜 §fl對#號的影響’提咼信號雜訊比(Signai Noise Ratio, SNR)。 而該環狀計數器630之作用則類似一低通濾波器,用 以將被推移至高頻處的樣型雜訊(pattern n〇ise)之大部分 功率頻譜密度(power spectrum density)予以過濾,只有少 部分之樣型雜訊(pattern noise)的頻譜密度(p0wer spectrum density)能傳送至該類比至數位轉換器66〇。 由上述說明可知,本發明由於使用具有Deita-Sigma 調變功能之整型濾波器,可將樣型雜訊的大部分功率頻譜 进度在較南頻率處推移,使得該樣型雜訊分佈在訊號頻帶 (signal band)範圍之功率頻譜密度較少,而提高本裝置 之訊號雜訊比(Signal Noise Ratio,SNR )。 綜上所陳,本發明無論就目的、手段及功效,在在均 顯示其迥異於習知技術之特徵,實為一極具實用價值之發 明。惟應注意的是,上述諸多實施例僅係為了便於說明而 舉例而已,本發明所主張之權利範圍自應以申請專利範圍 所述為準,而非僅限於上述實施例。 【五、圖式簡單說明】 圖1係習知通訊系統中通訊裝置使用方式之示意圖。 圖2係一習知通訊裝置接收端的方塊示意圖。 圖3係另一習知通訊裝置機接收端的方塊示意圖。 1227075 數位訊號處理裝置 680 相位誤差信號 671 第一加法器 611 量化器 613 第一加法信號 616 迴授濾波信號 618 環狀計數器 630 相位選擇裝置 650 第三加法器 631 相位調整信號 615 誤差回授器 612 第二加法器 614 第二加法信號 617 多相位產生器 640 相位選擇訊號 633 暫存器 632
16
Claims (1)
- 卜^ ί 拾、串請專利範圍 乂丨· 一種時脈調整裝置,係位於一通訊系統之一接收端 上内’该接收端包括m至數位轉換器及一頻率/相位誤差 評估器,該接收端之該類比至數位轉換"㈣—傳㈣ 所輪出:一傳送信號’轉換出-數位信號,該頻率/相位誤 差,估s接收該數位信號,並輸出—相位誤差信號,該時 脈调整裝置主要包括: 、 一整型濾、波器(shaping filter),依據該相位誤差信號輸 出一相位調整信號’其中該整型濾、波器具有—雜訊整形 (noise shaping)特性;以及 一相位調整裝置,其搞合至該整型遽波器,依據該相 位調整訊號,輸出一時脈訊號。 第二值及一第三值 2·如申請專利範圍第丨項所述之時脈調整裝置,其 中,該相位調整信號係為一第一值、 之一者。 # 3.如申請專利範圍第2項所述之時脈調整裝置,其 中,當該相位調整訊號為該第一值時,該相位調整裝置輸 出一較原先時脈延遲一相位之時脈訊號。 4·如申請專利範圍第2項所述之時脈調整裝置,苴 卜當該相位調整訊號為該第二值時,該相位調整裝置輸 出一與原先時脈相同相位之時脈訊號。 5.如申請專利範圍第2項所述之時脈調整裝置,其 中’當該相位調整訊號為該第三值時,該相位調整裝置輸 出一較原先時脈領先一相位之時脈訊號。 17 L〜:r /i Πΐ ---------------------------------J 6·如申請專利範圍第2項所述之時脈調整裝置,其 中’該相位調整裝置包括: 一多相位產生器,係用以產生不同相位之複數個相位 信號; 一裱狀計數器,用以依據該相位調整信號產生一相位 選擇訊號’其中,該環狀計數器可計數該相位調整訊號為 該第一值、該第二值及該第三值之數目;以及 一相位選擇裝置,耦合至該環狀計數器,依據該相位 選擇訊號,選擇相對應之該些相位信號之一者,作為該時 脈信號輸出。 7.如申請專利範圍第2項所述之時脈調整裝置,其 中’该整型渡波器包括一 Delta-Sigma調變器。 8·如申請專利範圍第7項所述之時脈調整裝置,其 中,該整型濾波器包括·· ^ 一第一加法器,係接收該頻率/相位誤差評估器之該相 位誤差信號與一迴授濾波信號,輸出一第一加法信號,· -量化器’係量化該第一加法信號,並產生該相位調 整信號; ▲ 第—加法為’係接收該第—加法信號與該相位調整 信號,輸出一第二加法信號;及 -迴授濾波器,係過濾該第二加法信號,並產生顿 授濾波信號。 ° 禋用來調整 鈿之時脈的方法,該接收端包 括-類比至數位轉換器及—頻率/相位誤差評估器,該接收 端之該類比至數位轉換器接收由—傳送端所輸出之一傳送 18 D唬轉換出數位k號,該頻率/相位誤差評估器接收該 數位信號,並輸出一相位誤差信號,該方法主要包括下列 步驟: 依據該數位信號’並產生一相位誤差信號; 依據》亥相位„吳差u虎,並調變產生一相位調整信號, 其中’該相位調整信號具有—雜訊整e (noisesha㈣)之 特性;產生複數個相位信號,其中該些相位信號之相位皆不 相同;以及 依據,亥相位调整U虎,從該些相位信號中選擇並輸出 -相位信號,…亥選擇輸出之相位信號之相位係與該相 位調整信號相對應。 H).如申請專利範圍第9項所述之方法,其中,當該相 位調整訊號為增加時,該相位信號較原先相位信號延遲一 相位。 ▲ 11·如中請專利範圍第9項所述之方法,其中,當該相 位调整机號為保持時兮^行子°亥相位化號與原先相位信號是相同 相位。 12·如申請專利範圍第9項所述之方法,其中,當該相 位調整訊號為減少時,該相位信號較原先相位信號領先一 相位。 19纜綠
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW092107801A TWI227075B (en) | 2003-04-04 | 2003-04-04 | Clock adjusting device at the receiving end of communication system and method thereof |
| US10/793,834 US20040196937A1 (en) | 2003-04-04 | 2004-03-08 | Apparatus and method for clock adjustment in receiver of communication system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW092107801A TWI227075B (en) | 2003-04-04 | 2003-04-04 | Clock adjusting device at the receiving end of communication system and method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200421733A TW200421733A (en) | 2004-10-16 |
| TWI227075B true TWI227075B (en) | 2005-01-21 |
Family
ID=33096136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW092107801A TWI227075B (en) | 2003-04-04 | 2003-04-04 | Clock adjusting device at the receiving end of communication system and method thereof |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20040196937A1 (zh) |
| TW (1) | TWI227075B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI233010B (en) * | 2003-07-23 | 2005-05-21 | Realtek Semiconductor Corp | Phase swallow device and signal generator using the same |
| JP4551249B2 (ja) * | 2005-03-14 | 2010-09-22 | 株式会社エヌ・ティ・ティ・ドコモ | 移動通信端末 |
| TWI316656B (en) * | 2005-08-19 | 2009-11-01 | Via Tech Inc | Clock-signal adjusting method and device |
| TWI364169B (en) * | 2008-12-09 | 2012-05-11 | Sunplus Technology Co Ltd | All digital phase locked loop circuit |
| US20140241722A1 (en) * | 2013-02-25 | 2014-08-28 | Alcatel-Lucent Usa Inc. | PDM-(M) Ask Optical Systems And Methods For Metro Network Applications |
| CN112242849B (zh) * | 2019-07-18 | 2023-09-22 | 纮康科技股份有限公司 | 可调整操作频率的类比数位转换器 |
| TWI826317B (zh) * | 2023-05-15 | 2023-12-11 | 瑞昱半導體股份有限公司 | 時脈輸出裝置與時脈偵測方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62298255A (ja) * | 1986-06-18 | 1987-12-25 | Fujitsu Ltd | 識別装置 |
| US4965531A (en) * | 1989-11-22 | 1990-10-23 | Carleton University | Frequency synthesizers having dividing ratio controlled by sigma-delta modulator |
| AU682032B2 (en) * | 1993-06-29 | 1997-09-18 | Sony Corporation | Audio signal transmitting apparatus and the method thereof |
| US5619202A (en) * | 1994-11-22 | 1997-04-08 | Analog Devices, Inc. | Variable sample rate ADC |
| US6404247B1 (en) * | 1995-11-13 | 2002-06-11 | Industrial Technology Research Institute | All digital phase-locked loop |
| US5959562A (en) * | 1997-09-03 | 1999-09-28 | Analog Devices, Inc. | Sigma-delta modulator and method for operating such modulator |
| DE19802001C1 (de) * | 1998-01-20 | 1999-09-02 | Siemens Ag | Digital gesteuerte Schaltung zur Verringerung der Phasenmodulation eines Signals |
| US6249189B1 (en) * | 1998-08-05 | 2001-06-19 | National Science Council Of Republic Of China | Frequency synthesizer accomplished by using multiphase reference signal source |
| US6181213B1 (en) * | 1999-06-14 | 2001-01-30 | Realtek Semiconductor Corp. | Phase-locked loop having a multi-phase voltage controlled oscillator |
| JP4544780B2 (ja) * | 2001-05-24 | 2010-09-15 | ルネサスエレクトロニクス株式会社 | クロック制御回路 |
| US7231010B2 (en) * | 2002-07-18 | 2007-06-12 | Mstar Semiconductor, Inc. | Digital frequency synthesizer based PLL |
-
2003
- 2003-04-04 TW TW092107801A patent/TWI227075B/zh not_active IP Right Cessation
-
2004
- 2004-03-08 US US10/793,834 patent/US20040196937A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| TW200421733A (en) | 2004-10-16 |
| US20040196937A1 (en) | 2004-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5571379B2 (ja) | アンテナアレイシステム | |
| US7619487B2 (en) | Polar modulation without analog filtering | |
| US6317468B1 (en) | IF exciter for radio transmitter | |
| JP5819907B2 (ja) | デジタル送受信機 | |
| US9130609B2 (en) | Systems and methods for transporting digital RF signals | |
| US6225928B1 (en) | Complex bandpass modulator and method for analog-to-digital converters | |
| US20060111074A1 (en) | Hybrid heterodyne transmitters and receivers | |
| CN1720664A (zh) | 包含一和差调制器的销相回路 | |
| JP2002374181A (ja) | サブサンプリング無線周波受信機アーキテクチャ | |
| KR20130116901A (ko) | 직교 변조 시스템을 이용하는 무선 오디오 장비 | |
| US7253758B2 (en) | Third order sigma-delta modulator | |
| KR20140126158A (ko) | 병렬 구조의 디지털 무선 송신기 및 이를 포함하는 무선 통신 시스템 | |
| JP4575600B2 (ja) | アナログ送信のためにデジタル信号を処理する方法および装置 | |
| US8195221B2 (en) | Loop delay compensation for continuous time sigma delta analog to digital converter | |
| TWI227075B (en) | Clock adjusting device at the receiving end of communication system and method thereof | |
| JP4042978B2 (ja) | マルチレート・アナログ/ディジタル変換器 | |
| CN104054312B (zh) | 基于多相调制生成输出信号的发射机前端装置 | |
| JPH09233592A (ja) | デジタル方式マイクロフォン装置および音声信号伝送装置 | |
| US12132497B2 (en) | Multipath D/A converter | |
| JP4901112B2 (ja) | 帯域デルタ−シグマ・アナログ−デジタル変換器 | |
| US6696998B2 (en) | Apparatus for generating at least one digital output signal representative of an analog signal | |
| GB2317286A (en) | Digital to analog conversion | |
| US20140266820A1 (en) | Interleaved multipath digital power amplification | |
| US7020221B2 (en) | System and method for an IF-sampling transceiver | |
| US6587011B2 (en) | Low cost digital FM modulator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MK4A | Expiration of patent term of an invention patent |