[go: up one dir, main page]

TWI227051B - Exposed pad module integrated a passive device therein - Google Patents

Exposed pad module integrated a passive device therein Download PDF

Info

Publication number
TWI227051B
TWI227051B TW093110034A TW93110034A TWI227051B TW I227051 B TWI227051 B TW I227051B TW 093110034 A TW093110034 A TW 093110034A TW 93110034 A TW93110034 A TW 93110034A TW I227051 B TWI227051 B TW I227051B
Authority
TW
Taiwan
Prior art keywords
passive
active
active component
scope
patent application
Prior art date
Application number
TW093110034A
Other languages
English (en)
Other versions
TW200534454A (en
Inventor
Chien-Chen Lee
Original Assignee
Airoha Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Airoha Tech Corp filed Critical Airoha Tech Corp
Priority to TW093110034A priority Critical patent/TWI227051B/zh
Priority to US10/922,422 priority patent/US7015591B2/en
Application granted granted Critical
Publication of TWI227051B publication Critical patent/TWI227051B/zh
Publication of TW200534454A publication Critical patent/TW200534454A/zh

Links

Classifications

    • H10W74/121
    • H10W70/042
    • H10W70/424
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231Capacitors or dielectric substances
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H10P72/7438
    • H10W72/5522
    • H10W72/5524
    • H10W72/884
    • H10W74/00
    • H10W90/726
    • H10W90/736
    • H10W90/756
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/924Active solid-state devices, e.g. transistors, solid-state diodes with passive device, e.g. capacitor, or battery, as integral part of housing or housing element, e.g. cap

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

五、發明說明(1) 發明所屬之技術領織 、本發明係有關於一種封裝結構,特別係有關一種内含 被動兀件之外露式主動元件基座模組。 先前技術 現今數位資訊產品發展以整合晶片、高頻及高速為趨 勢’因此強調體積巧、、散熱良好及電性特性佳之晶片模組 封裝結構,以因應資訊產品市場的快速發展。因此對於許 多整合電路產品而言,封裝技術是非常關鍵的一環,而曰 片的封裝技術種類非常的多樣化。其中,具有低接腳電; Cpin inductance)效能的 QFN(quad flat n〇—Ua 枯 =是目前最受矚目的封裝技術之一,其主要 = 基材的封裝方法。 守深木為 於上Q:曰的片導表線Λ具有一晶片承載座以及複數個獨立排列 、上31曰曰片承载座四周的引腳,上述晶片
=點以導線與相對應之引腳KG 片,上述引腳的外端部與上述封裝膝體平齊,;^ 底面暴露於上述封裝膠體外,構成一 ^ 腳的半導體元件。 苒成四方扁平無外伸引 雖然QFN封裝體的體積、電性表現等 統以導線架為基材的封裝型式佳,但是實J生鹿已較其他傳 品的組裝時,QFN封裝體仍須與一些被動〜一在電子產 印刷電路板上,上述印刷電路板仍起組裝於 QFN封裝體與被動元件,這些線路的ϋ路來連接上述 牡彳乃會佔用上述印
0816-A20453TlVF(Nl);R〇4〇〇5;DWWANG.ptd 第5頁 五、發明說明(2) 刷電路板乃至電子產品的體積,且上述印刷電路板上過密 的線路會導致線路之間的串音效應(crosstalk),而仍對 電丨生^成不良影響。因此,僅僅改善封裝體的體積、電性 表f等特性對整體電子產品體積的縮小及效能的改善方面 的貝獻仍是相當有限。 發明内容 有,於此,本發明的主要目的係提供一種内含被動元 =之外路式主動元件基座模組,減少印刷電路板所需求的 、路以長1升使用本發明之内含被動元件之外露式主動元 件基座模組的電子產品的電性表現並縮小其體積?動兀 ,達成本發明之上述目的,本發明係提供一種内含被 動7C件之外露式主動元件基座模組一 ί述=動元,,於上述主動元件基座上;-連S i 二動兀件基座以間隔方式設置於其周圍,且與上述主 電性連帛連接墊,與上述連接線以間隔方式設 接塾;^目;—被動元件’電性連接上述連接線與上述連 間’-隔絕材覆上述主動元件、上述連接線、 域連件上,並暴露上述主動元件基座與至少部分 其广i,明係又提供一種内含被動元件之外露式主動元件 其包含:—主動元件基座;一主動元件’於上述 動:件基座一連接線’其厚度小於上述主動元件基 ^上述主動兀件基座以間隔方式設置於其周圍;一導 ,電性連接上述主動元件與上述連接線;一連接墊,其
I 1227051 五、發明說明(3) 厚度大體等於上述主勤开杜^ t 式設置於其周® ; 一表 t二:土述連接線以間隔方 接線與上述連接塾之動元件’位於上述連 接墊之間;一 m犯3且電性連接上述連接線與上述連 ,㈤)化的防銲層,於上述連接墊盥上 裳接線上、與上述第一連接墊上; 一第一隔絶材,覆苔协μ 、七知一 I盍於上述主動兀件、上述連接線、與上 被動元件下以及一第二隔絕材,覆蓋於上述連接線與 i ϋί 1上述第一隔絕材相對,並暴露上述主 動兀件基座與至少部分上述連接墊。 本發明的特徵,在於將被動元件整合至外露式主動元 件基座模^。整個模組的體積不但可以 動元件的體積,卜且縮短了兩者之間的連線長度 於電性表現的改善;再加上將本發明之内含被動元件之外 露式主動70件基座模組,組裝於電子產品的印刷電路板 時、,上述印刷電路板的電路設計可以簡化,更進—步縮小 上述印刷電路板乃至電子產品的體積,並改善其電性表 現。 為了讓本發明之上述和其他目的、特徵 '和優點能更 明顯易懂’下文特舉二較佳實施例,並配合所附圖示,作 詳細說明如下: 實施方式 第一實施例 ”月參考第1圖,為一剖面圖,係顯示本發明第一實施 例之内含被動元件之外露式主動元件基座模組。
1227051 __ 五、發明說明(4) ^~~' ----- =明之内含被動元件之外露式主動元件基座模組 顧名心義,具有一外露的主動元件基座1〇1,其上裝設 :^動Λ件乂0例如為半導體晶[光電元件:、或是其他 只施例中為半導體晶片)。一連接線1 2 0則以與 H元/基座1〇1以間隔方式設置於其周®,且與主動元 件11 0電性連接。 =^ 你便用一導線115例如為金線或鋁線做為導 紅接主動兀件110上的銲墊(未繪示)與連接線120,此 爲1 疋件U〇與主動元件基座1〇1之間較好為具有一黏著 層105例如為熱固性的環氧樹脂,將主動元件ιι〇固定在主 動元件基座1 〇 1上。
一連接墊130,則與連接線丨2〇以間隔方式設置於其周 圍\其可以更包含一本體部131與延伸部132,其中延伸部 132係自本體部131延伸至連接線12〇的周圍。一被動元件 150 ’較好為具有接點151與152分別與連接線12〇與連接墊 130電性連接,而使被動元件15〇電性連接於連接線12〇與 連接墊130之間,並使主動元件11〇經由導線115、連接線 120、被動元件丨50而至連接墊13〇構成一導通的線路。而 s連接墊1 3 0具有本體部1 3 1與延伸部1 3 2時,接點1 5 2則電 性連接至延伸部1 3 2,而電性連接於連接線丨2 〇與延伸部 1 3 2之間。被動元件丨5 0較好為表面黏著式的被動元件,可 藉由軟銲料155作為黏著層,將其置於連接線120與連接墊 1 3 0之間,而構成其與連接線丨2 〇及連接墊丨3 〇的電性連 接。而為了製程上的方便,連接線120及連接墊130上較好
Τ997Π^1_____ 五、發明說明(5) " ' --—— 為具有一圖形化的防銲層160,暴露兩者與被動元件15q 接點以及連接線120與導線,在連接被動元件15〇與連 120及連接墊130,可以防止軟銲料155擴散到上述接點以 外的部分。 · 一另外,主動元件基座101、連接線120、與連接墊13〇 三者的材質通常為銅,其上亦可以具有具防蝕及/或助 功能的鍍層(未繪示)例如鎳/金層。 最後,包覆主動元件110、連接線i 20、與被動元件 150的是隔絕材17〇,其材質通常為熱固性環氧樹脂與二 化矽填充材的混合物,而當主動元件11〇為光電元件或包 含光電元件時,有時隔絕材丨70會選用透明玻璃及/或透^月 的熱固性樹脂。因此連接線120的厚度較好為小於主動元 件基座1 0 1的厚度,以方便隔絕材丨7〇將其包覆。另外,隔 絕材170並暴露主動元件基座1〇1與至少部分連接墊丨;
當連接墊1 3 0具有本體部1 3 1與延伸部1 3 2時,暴露的部分 較好是其本體部1 3 1,而延伸部1 32的厚度較好為小於本刀體 部131,延伸部132並完全包覆於隔絕材17〇中。暴露的主 動元件基座101可提供主動元件11〇之接地,從而提升本發 明之内含被動元件之外露式主動元件基座模組的電性表x 現;亦可幫助本發明之内含被動元件之外露式主動元件義 座模組的散熱,而暴露的連接墊1 3 〇則用作本發明之内含^ 被動元件之外露式主動元件基座模組與一外部元件例如% 刷電路板電性連接的接點。 P 另外,隔絕材1 70可能因製程的因素區分為第一隔絕
材1 71與第二隔絕材丨7 2。第一隔絕材i 71係位於本發明之 内含被動元件之外露式主動元件基座模組的上側,覆蓋主 動元件基座101、主動元件丨10、以及連接線丨2〇與被動元 件150的上側;第二隔絕材172與第一隔絕材17ι相對,係 位於本發明之内含被動元件之外露式主動元件基座模組的 下側’覆蓋連接線120與被動元件15〇(以及延伸部132)的 下側’而將接線1 2 〇與被動元件1 5 〇 (以及延伸部1 3 2 )完全 包覆。此外,第二隔絕材丨72並暴露主動元件基座丨〇1與至 少部分連接墊130。而第一隔絕材171與第二隔絕材172較 好為同一材質,以提升本發明之内含被動元件之外露式主 動元件基座模組的可靠度。 為了方便本發明之内含被動元件之外露式主動元件基 座模組與上述外部元件的連接,暴露的主動元件基座1〇1 較好為與暴露的連接墊130共平面。而主動元件基座1〇1的 厚度則較好為大體等於連接墊13〇的厚度,以方便兩者之 共平面配置。而隔絕材丨70較好為與暴露的主動元件基座 101和暴露的連接墊130共平面,以盡量降低本發明之内含 被動元件之外露式主動元件基座模組的總厚度。
如上所述,本發明之内含被動元件之外露式主動元件 基座模組,已將被動元件丨50整合至其中。整個模組的體 積不但可以比習知封裝體加被動元件的體積小,且縮短了 兩者之間的連線長度,更有助於電性表現的改盖;再加上 =本發明之内含被動元件之外露式主動元件基;模組,組 裝於電子產品的印刷電路板時,±述印刷電路板的電路設
五、發明說明(7) --- 冲可以簡化’更進一步縮小上述印刷電路板乃至電子產品 的體積,並改善其電性表現,係達成本發明之上述目的。 另外,本發明之内含被動元件之外露式主動元件基座 模組,亦可以具有未連接被動元件15〇之線路。如第i圖中 ^連接塾140 ’直接與主動元件基座丨〇1以間隔方式設置於 〔、周圍,且與主動元件丨丨〇經由導線丨丨5而構成電性連接。 連接墊140亦可更包含本體部141與延伸部142,其中延伸 部142係自本體部141延伸至主動元件基座1〇1的周圍;此 時導線115較好係電性連接於延伸部142。連接墊14〇上較 好亦具有圖形化的防銲層16〇,暴露出連接墊14〇上與導線 115連接的接點。連接墊14〇並至少部分為隔絕材ho所暴Φ 路,暴露的連接墊1 4 0亦是用以與上述外部元件電性連 接,且當連接墊140具有本體部141與延伸部142時,較好 為延伸部142的厚度小於本體部141且延伸部142為隔絕材 170所包覆,而暴露本體部141。另外,也是為了方便將本 發明之内含被動元件之外露式主動元件基座模組連接至上 述外部元件,暴露的連接墊140較好為與暴露的主動元件 基座101及連接墊130共平面。 第二實施例 請參考第2圖,為一剖面圖,係顯示本發明第二實施 例之内含被動元件之外露式主動元件基座模組。 f 1 本實施例與第一實施例的差別在於電性連接主動元件 180與連接線120的方式。 主動元件180例如為半導體晶片、光電元件、或是其
1227051
五、發明說明(8) 他元件(在本實施例中為半導體晶片),其與連接線丨2〇的 電性連接,係使用覆晶的方式,經由導電凸塊185做為導 體,建立連接線120與主動元件180的電性連接。此時,主 動元件180亦同時藉由導電凸塊185固定於連接線120,而 主動元件180的位置亦是位於主動元件基座1〇1的上方。另 外,主動元件180亦可同時藉由導電凸塊185連接至主動元 件基座101,將主動元件18〇接地及/或幫助主動元件18〇的 散熱。 、 除了連接墊140亦是經由導電凸塊185做為導體,建立 其與主動元件180的電性連接、並將主動元件180固定於其 上之外’至於本實施例中其他各個元件及彼此的連接關 係’則與第一實施例所述者相同,在此便予以省略。 第三實施例 請參考第3A〜3F圖,為一系列之剖面圖,係顯示本發 明第一實施之例之内含被動元件之外露式主動元件基座模 組之一例。 、 首先,請參考第3A圖,提供一基板1〇〇,較好為一銅 基板,更好為其上鍍有具防蝕及/或助銲功能的鍍層(未繪 不)例如鎳/金層。為了後續組裝各元件時,能夠準確的對 準,基板100上較好具有一圖形化的防銲層16〇,其具有開 161 16 2 1 6 3 ,为別暴露後續主動元件11 〇的組裝位 置、主動tl件11〇與基板1〇〇電性連接的接點、與後續被動 70件150與基板〗00電性連接的接點,並限制後續組裝主動
1227051
不至於 五、發明說明(9) 2:110與被動元件150時所使用的黏著層的位置 擴政到整個基板上。 内形:2桿=第3?、’於開口163(標示於第㈣ 、、H 通吊為錫基合金的粒子與助銲劑的 ===爯為錫膏;再將被動元件15。與開口二 150 r妊成本子準,而將其組裝於基板100上,被動元件 別晉二 黏著式的被動元件,具有接點151與152分 :=:163内的軟銲料155上;接下來執行-迴銲的程 人銲料155中的錫基合金的粒子熔化、聚集並連接 皮動元件150,而後冷卻、固化後,將被動元 固疋於基板100上,並形成其與基板100的電性連 接0 接下來,請參考第3C圖,將黏著層105例如為含銀或 不3銀的熱固性環氧樹脂形成於開口丨6丨(標示於第3 a圖) 内,再將主動70件1 1 0例如為半導體晶片置於黏著層丨〇 5 上,再藉由一烘烤的步驟使黏著層105硬化,而將主動元 件11 0固定於基板1 0 0上。然後,再以一導線丨丨5例如為金 線或鋁線連接主動元件丨丨〇上的銲墊(未繪示)與開口 162(標示於第3A圖)所暴露的基板1〇〇,而構成主動元件 no與基板1〇〇的電性連接。 接下來,請參考第3D圖,藉由一第一封膠(m〇lding) 的步驟,形成一第一隔絕材171於本發明之内含被動元件 之外露式主動元件基座模組的上側,覆蓋主動元件基座 101、主動元件110、以及連接線12〇與被動元件150的上
0816-A20453TW(N1) ;R04005 ;DWWANG. ptd 第13頁 1227051 五、發明說明(10) U:隔::171通常為熱固性樹脂與二氧化矽填充材 丄? 動元件110為一光電元件或包含光電元 , 隔絕材171有時會選用透明玻璃及/ 固性樹脂。 在基 連接 將基 連接 接下來,請參考第3Ε圖,進行第一階段的蝕刻 板100蝕刻出第一實施例之暴露的主動元件基座1〇1 墊130(、與連接墊14〇)(請參考第1圖)的雛形。 接下來,請參考第3F圖,進行第二階段的蝕刻 板1〇〇蝕刻並分離為主動元件基座1〇1、連接線12〇、逆接 墊130(更包含本體部131與延伸部132)(、與連接墊η 包含本體部141與延伸部142))。 、 最後,藉由一第二封膠的步驟,形成一第二隔絕材 172就如第1圖所示之本發明第一實施例之内含被動元件 之外露式主動兀件基座模組。第二隔絕材丨72係與第一隔 絕材171相對,位於本發明之内含被動元件之外^式主動 兀件基座模組的下側,覆蓋連接線12〇與被動元件15〇(以 及延伸部132、142)的下側,而將接線丨2〇與被動元件 150(以及延伸部132、142)完全包覆。此外,第二隔絕材 172並暴露主動元件基座1〇1與至少部分連接墊13〇 (與 140)。而第一隔絕材171與第二隔絕材172較好為同一材 質,以提升本發明之内含被動元件之外露式主動元件美 模組的可靠度。 土 第四實施例 請參考第4Α〜4Β圖,為一系列之剖面圖,係顯示本發
1227051
五、發明說明(11) 明第二實施例之内含妯私-Μ _、 之一例。 3破動凡件之外露式主動元件基座模組 首先,請參考第^ 基板,更好為其上贫有呈,供一土板100,較好為一鋼 示)例如鎳/金層。為1;:姓及/或助銲功能的鑛層(未繪 準,基板1〇〇上較好1右後、1組裝各元件日夺’能夠準確的對 口162,與163,1=二圖形化的防銲層16〇 ’其具有開 幻。。電性連接的接m係暴露後續主動元件18〇與基
! 50與基板i 00電^連Wm露後續被動元件 A 士 連接的接點,開口 1 6 2,與1 6 3並分別IIP =組=動元件18。與被動元件15。時所使 層 的位置,不至於擴散到整個基板上。 接下來,請參考第4B圖,將主動元件18〇 15〇固定並電性連接於基則。。上。其中主動元件二: 由導電凸塊185固定並電性連接於基板1〇〇上,而導電凸曰 185可事先形成於主動元件18〇上或是在此步驟前先行形成 於開:162’(標示於第^圖)所暴露的基板1〇〇上,在藉由 一黏著層(未繪示)的幫助,使主動元件18〇固定並電性連 接於基板100上。而將被動元件15〇固定並電性連接於基板 1 00上的說明,則與第三實施例相同,在此便予以省略"。 接下來的步驟可參考第三實施例之第3C〜3F圖的描 述’以大體相同的步驟,最後得到如第2圖所示本發明第 二實施之例之内含被動元件之外露式主動元件基座模組。 雖然本發明已以較佳實施例揭露如上,然其並非用以 限定本發明,任何熟習此技藝者,在不脫離本發明之精神
T9970S1 五、發明說明(12) 和範圍内,當可作些許之更動與潤飾,因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。 a 〇 1·! 0816-A20453TWF(N1);R04005;DWWANG.p t d 第16頁 1227051 圖式簡單說明 第1圖為-剖面圖,係顯示本發 被動元件之外露式主動元件基座模組的^構a例之内含 第2圖為一剖面圖,係顯示本發 被動元件之外露式主動元件基座模組的结構。例之内含 —第3A〜3F圖為一系列之剖面圖,係顯示製造本 一貫施例之内含被動元件之外露式 ^月第 程。 式主動兀件基座模組的流 係顯示製造本發明第 主動元件基座模組的流
第4 A〜4 B圖為一系列之剖面圖 二實施例之内含被動元件之外露式 程0 符號說明 1 0 0〜基板, 1 (Π〜主動元件基座, 1 0 5〜黏著層, 110、180〜主動元件 115〜導線, 120〜連接線, 1 3 0〜連接墊, 1 31〜本體部, 1 3 2〜延伸部, 140〜連接墊, 1 41〜本體部, 1 4 2〜延伸部, 1 5 0〜被動元件,
Τ22705Ί_ 圖式簡單說明 151、152〜接點, 1 6 0〜防鮮層, 161、16 2、1 6 3 〜開 π, 162’〜開口, 170〜隔絕材, 1 71〜第一隔絕材, 172〜第二隔絕材, 185〜導電凸塊。 〇 Φ
0816 - A20453TWF( N1); R04005; DWWANG. p t d 第18頁

Claims (1)

1227051 六、申請專利範圍 1· 一種内含被動元件之外露式主動元件基座模組,包 含·· 一主動元件基座; 一主動元件,於該主動元件基座上; 一連接線’與該主動元件基座以間隔方式設置於其周 圍’且與該主動元件電性連接; 一連接墊,與該連接線以間隔方式設置於其周圍; 一被動元件,電性連接該連接線與該連接墊之間;以 及 一隔絕材,包覆該主動元件、該連接線、與該被動元 件上’並暴露該主動元件基座與至少部分該連接墊。 2 ·如申請專利範圍第1項所述之内含被動元件之外露 式主動元件基座模組,其中該連接塾更包含·· 一本體部;以及 一延伸部,自該本體部延伸至該連接線周圍。 3·如申請專利範圍第2項所述之内含被動元件之外露 式主動元件基座模組,其中該被動元件電性連接該連接線 與該延伸部之間。 4 ·如申請專利範圍第2項所述之内含被動元件之外露 式主動元件基座模組,其中該延伸部更包覆於該隔絕材 内。 5 ·如申請專利範圍第1項所述之内含被動元件之外露 式主動元件基座模組,其中該被動元件係位於該連接線與 該連接墊之間。
0816-A20453TWF(Nl);R04005;DWWANG.ptd 第19頁 J227051 六'申請專利範圍 6.如申請專利範圍第1項所述之内含被動元件之外露 式主動元件基座模組,其中該彡動元件基座、該連接線、 與該連接墊包含鋼。 7 ·如申請專利範圍第1項所述之内3被動元件之外露 式主動元件基座模組,其中曝露的該主動元件基座與暴露 的该連接墊大體為共平面。 8.如申請專利範圍第1項所述之内含被動元件之外露 式主動元件基座模組,更包含〆_形化的防銲層於該第一 連接線上與該第一連接塾上。 9 ·如申請專利範圍第1項戶斤述之内含被動元件之外露 式主動元件基座模組,其中該彡動元件包含一半導體晶 片。 1 0 ·如申請專利範圍第1項所述之内含被動元件之外露 式主動元件基座模組,更包含〆導體電性連接該主動元件 與該連接線。 n •如申請專利範圍第1 0項所述之内含被動元件之外 露式主動元件基座模組,其中該導體為一金線、一鋁 或一導電凸塊。 ^ i2\如申請專利範圍第1項所述之内含被動元件之外露 式主動7G件基座模組,其中該被動元件 動元件。 1干為表面黏著式的被 組 包含 13· 一種内含被動元件之外露式主動元件基座模 一主動元件基座;
0816-A20453TW(Nl);R04005;DWWANG.ptd 第20頁 1227051 六、申請專利範圍 一主動元件,於該主動元件基座上; 一連接線,其厚度小於該主動元件基座,與該主動元 件基座以間隔方式設置於其周圍; 一導體,電性連接該主動元件與該連接線; 一連接墊,其厚度大體等於該主動元件基座,與該連 接線以間隔方式設置於其周圍; 一表面黏著式的被動元件,位於該連接線與該連接墊 之間,且電性連接該連接線與該連接墊之間; 一圖形化的防銲層,於該連接墊與該連接線的間隔 上、該第一連接線上、與該第一連接墊上;
一第一隔絕材,覆蓋於該主動元件、該連接線、與該 被動元件上;以及 η 一第二隔絕材,覆蓋於該連接線與該被動元件下,與 該第一隔絕材相對,並暴露該主動元件基座與至少部分該 連接墊。 命、14·如申請專利範圍第13項所述之内含被動元件之外 露式主動元件基座模組,其中該連接墊更包含: 一本體部;以及 一延伸部’其厚度小於該本體部,自該本體部延伸至 該連接線周圍。 ♦ / 5 ·如申晴專利範圍第1 4項所述之内含被動元件之外 露式主動元件基座模組,其中該被動元件位於該連接線與 該延伸部之間’且電性連接該連接線與該延伸部之間。 1 6 ·如申请專利範圍第1 4項所述之内含被動元件之外
六、申請專利範圍 露式主動元件基座模組,其中該第二隔絕材更覆蓋於該延 伸部下。 1 7 ·如申請專利範圍第14項所述之内含被動元件之外 露式主動元件基座模組,其中該主動元件基座、該連接 線、與該連接墊包含銅。 1 8.如申請專利範圍第1 3項所述之内含被動元件之外 露式主動元件基座模組,其中曝露的該主動元件基座與暴 露的該連接墊大體為共平面。 1 9 ·如申請專利範圍第1 3項所述之内含被動元件之外 露式主動元件基座模組,其中該主動元件包含一半導體晶 片。 2 0 ·如申請專利範圍第1 3項所述之内含被動元件之外 露式主動元件基座模組,其中該導體為一金線、一鋁線、 或一導電凸塊。
0816 - A20453TW (N1); R04005; DWWANG. p t d 第22頁
TW093110034A 2004-04-09 2004-04-09 Exposed pad module integrated a passive device therein TWI227051B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW093110034A TWI227051B (en) 2004-04-09 2004-04-09 Exposed pad module integrated a passive device therein
US10/922,422 US7015591B2 (en) 2004-04-09 2004-08-20 Exposed pad module integrating a passive device therein

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW093110034A TWI227051B (en) 2004-04-09 2004-04-09 Exposed pad module integrated a passive device therein

Publications (2)

Publication Number Publication Date
TWI227051B true TWI227051B (en) 2005-01-21
TW200534454A TW200534454A (en) 2005-10-16

Family

ID=35059750

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093110034A TWI227051B (en) 2004-04-09 2004-04-09 Exposed pad module integrated a passive device therein

Country Status (2)

Country Link
US (1) US7015591B2 (zh)
TW (1) TWI227051B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI761105B (zh) * 2021-03-03 2022-04-11 南茂科技股份有限公司 半導體封裝結構及導線架

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7190083B1 (en) * 2002-01-07 2007-03-13 Vixs Systems, Inc. High frequency integrated circuit using capacitive bonding
US7745918B1 (en) * 2004-11-24 2010-06-29 Amkor Technology, Inc. Package in package (PiP)
DE102006022748B4 (de) * 2006-05-12 2019-01-17 Infineon Technologies Ag Halbleiterbauteil mit oberflächenmontierbaren Bauelementen und Verfahren zu seiner Herstellung
US7501693B2 (en) * 2006-11-17 2009-03-10 Micrel, Inc. LDO regulator with ground connection through package bottom
US20080142996A1 (en) * 2006-12-19 2008-06-19 Gopalakrishnan Subramanian Controlling flow of underfill using polymer coating and resulting devices
US7834435B2 (en) * 2006-12-27 2010-11-16 Mediatek Inc. Leadframe with extended pad segments between leads and die pad, and leadframe package using the same
CN101211794A (zh) * 2006-12-27 2008-07-02 联发科技股份有限公司 封装半导体元件方法、制作引线框架方法及半导体封装产品
US8124461B2 (en) 2006-12-27 2012-02-28 Mediatek Inc. Method for manufacturing leadframe, packaging method for using the leadframe and semiconductor package product
US7875503B2 (en) * 2006-12-28 2011-01-25 Intel Corporation Reducing underfill keep out zone on substrate used in electronic device processing
US7952834B2 (en) * 2008-02-22 2011-05-31 Seagate Technology Llc Flex circuit assembly with thermal energy dissipation
GB0815870D0 (en) 2008-09-01 2008-10-08 Cambridge Silicon Radio Ltd Improved qfn package
US8669777B2 (en) 2010-10-27 2014-03-11 Seagate Technology Llc Assessing connection joint coverage between a device and a printed circuit board
CN103151328B (zh) * 2013-03-25 2016-08-03 日月光半导体制造股份有限公司 半导体封装件及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6548328B1 (en) * 2000-01-31 2003-04-15 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device
JP2002368176A (ja) * 2001-06-11 2002-12-20 Rohm Co Ltd 半導体電子部品のリードフレーム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI761105B (zh) * 2021-03-03 2022-04-11 南茂科技股份有限公司 半導體封裝結構及導線架

Also Published As

Publication number Publication date
US20050224937A1 (en) 2005-10-13
US7015591B2 (en) 2006-03-21
TW200534454A (en) 2005-10-16

Similar Documents

Publication Publication Date Title
US6908794B1 (en) Method of making a semiconductor package device that includes a conductive trace with recessed and non-recessed portions
US6815254B2 (en) Semiconductor package with multiple sides having package contacts
TWI316749B (en) Semiconductor package and fabrication method thereof
TWI227051B (en) Exposed pad module integrated a passive device therein
CN102456648B (zh) 封装基板的制法
US6242283B1 (en) Wafer level packaging process of semiconductor
CN101073152A (zh) 具有下置引脚的电子封装和方法
CN1711639A (zh) 折叠的柔性无接合引线的多芯片功率封装
US20080308951A1 (en) Semiconductor package and fabrication method thereof
CN101228625B (zh) 具有镀金属连接部的半导体封装
US6989295B1 (en) Method of making a semiconductor package device that includes an insulative housing with first and second housing portions
JP2009010378A (ja) 擬似チップを有する半導体素子パッケージ
KR100251868B1 (ko) 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법
KR100843705B1 (ko) 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법
CN101656247A (zh) 半导体封装结构
JP3686047B2 (ja) 半導体装置の製造方法
CN209312758U (zh) 一种硅片封装结构
CN100392849C (zh) 封装体及封装体模块
CN100361293C (zh) 内含无源元件的外露式有源元件基座模块
US6936495B1 (en) Method of making an optoelectronic semiconductor package device
CN103325697A (zh) 半导体封装结构及其制作方法
JP2652222B2 (ja) 電子部品搭載用基板
CN103187386B (zh) 基板结构、封装结构及其制法
JP4175339B2 (ja) 半導体装置の製造方法
CN118156156A (zh) 封装结构及其形成方法

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent