TWI225711B - Power semiconductor device and method of manufacturing same - Google Patents

Description

1225711 玫、發明說明： 【發明所屬之技術領域】 本發明係關於電力用半導體裝置及其製造方法，本發 明係關於在削減照相製版步驟的同時，改善因該步驟之削 減所引起之耐壓降低之技術。 【先前技術】 傳統之功率 MOSFET(Metal Oxide SemiC0nduct0I· Field Effect Transist〇r)係以下述之方式來製造。 首先在η型石夕基板上外延成長n•型秒層。接著，在」 述外延層的主面上形成氧化石夕膜（以下稱之為「氧化 \之後，利用照相製版技術在氧化膜上形成光阻劑围 :，並以該光阻劑圖案做為遮罩，對氧化膜中之元件配漫 :的中央領域内的部分進行蝕刻，以形成開口。此時，夕丨 延層中之元件配置部的外周領域(周邊領域)内的部分係由 二㈣峨覆蓋(被遮罩住)。之後，再將光阻劑圖案 、幵口之乳化膜做為遮罩以離子注人方式注人P型雜質 =如丨後再藉由熱處理，在外延層的主面内形 。MOSFET的p基底層。最後，再將光阻劑圖案去除。 接著利用照相製版技術，形成在中央領域内具有開口 、:阻剤圖案。此時，所形成之光阻劑圖案的開口較 ^膜：開口要來得小，利用光阻劑圖案覆蓋上述氧化: P 土底層中之上述氧化膜的開口附近、 再將該光阻劑圖案做為遮罩以 :“， (坤)，之後再藉由…… 入η型雜質 …、處理，在P基底層的主面内，形成 314675 5 率MOSFET的n+源極層。最後，再將光阻劑圖案去除。 接著，藉由 CVD 法（Chemical Vap〇rDep〇siti〇n)形成 全面的絕緣膜以覆蓋上述氧化膜以及露出於該氧化膜的開 口内之主面。接著，利用照相製版技術在該絕緣膜上形成 具有對應閘極溝渠（gate t⑽eh)之開口之光阻_案並以 ^光阻劑圖案做為遮罩而#刻上述絕緣膜。纟去除光阻圖 劑案後’以形成圖案之絕緣膜做為遮罩後再對n +源極層、 Ρ基底層以及外延層進行㈣，以形成閘極溝渠。之後， =除做為遮罩用之絕緣膜’並於露出之表面形成間極氧化 接著，利用CVD法蒸鑛η型多晶石夕，使其達到比主面 ί =的部位’以填埋閘極溝渠，之後持續地進行姓刻- 阻劑圖案，…2接者’利用照相製版技術形成光 之邻夕晶矽中由溝渠内上升至上述氧化膜上 行列 再將該光阻劑圖案做為遮罩，對多晶石夕進 L /使其達到與主面相同之高度或小於主面 度。稭此即可形成閙太 s 门

t a ^ τ ]極夕曰曰矽電極。此外，為了要讓MOS 逼日日體正常動作，佶、、兽 與以極層的接4=之Τ的上面位在。基底層

1勺上方。之後，再去除光阻劑圖案。 接者，在霞+夕R 藉由CVD法堆積表面形成革蓋（CaP)氧化膜，並 训⑽⑴叫。Μ層間絕緣膜之BPSG(B_Phospho 源搞2❹照4目製版技術’在層間絕緣膜上形成呈有 ^ ° 1孔用以及問極接觸孔用之開口之光阻劑圖案。接 314675 6 1225711 在進行上述之步驟時，均會利用照相製版技術。 在此’免除n +源極層形成時之照相製版步驟 減衣造步驟之目的時，會發生以下之 削 成Π+源極層之離子注入，係直接 》 λ α士 V 1丁 P基底層的離子、、士 守所使用之上述氧化膜再次地做為遮 / =gn)而使用(雙重擴散構造)。此時，與二前仃二位 ^ θ t遮罩（意即使用具有較氧化膜小的開口之光阻 _幻相較，n +源極層的外端會更為接近p基底層的外 女而。亦即，在外周部份之p基底層的寬度會變窄，換言之， P基底層的外周與n+源極層的外周之間的距離會變^。因 此較易導致擊穿（puneh偏ugh)現象，以及耐壓降低。 址一本發明係有鑑於上述之問題而完成者，其目的在於提 供一種可在削除照相製版步驟的同時改善因削減該步驟所 引起之耐壓降低之問題之電力科導體裝置及其製造方 法。 (解決問題之技術手段） 本發明係一種··在具有中央領域與外周領域之元件配I· 置部内含有電力用半導體元件之電力用半導體裝置，該裝 置係包含：第丨導電型之第}半導體層；第}絕緣體；第 “巴彖肢’與弟1導電型相反之第2導電型之第2半導體 曰 弟1‘電型之第3半導體層。前述第1半導體層係包 含I、$ 一述中央領域與前述外周領域之主面。前述第1絕 緣體在W述中央領域内具有第1開口而設在前述主面上， ◦含心成鈾述第1開口之側面。前述第2絕緣體係設在 9 314675 1225711 前述第！絕緣體之前述側面上 第2半導體層係設在前述的、、J、則述第1開口。前述 含第1部份，該第i部份在2 °前述第2半導體層包 用半導體元件的一部份:^央領域内形成前述電力 第1絕緣體相向。前述第3:述外周領域側延伸而與前述 前述第嶋的形成領：丰在導:：設在前述主面中之 領域中之前述中央領域内形成部份之前述形成 一部份，且朝—+、& 成則述電力用半導體元件之另 向 ““ __延伸而與前述第2絕緣體相 此外’本發明之電力用半導體 之步驟⑷至(h)。此外，前述電力用半導置’：：= 央領域及外周領域之开杜 t置在具有中 件。前述步驟⑷為準備第n内含有電力用半導體元 驟。此外，」二弟1導電型之第1半導體層之步 辻、外闲/ ^ 1 +導體層包含橫跨前述中央領域與前 边^外周領之φ 、丄、u 、 ... ' 别’L v驟（b)為橫跨前述中央領域盥前 :=域而在前述主面上形成第^絕緣膜之步驟。前：< :Γ;:Γ述第1絕緣膜開口，形成具有至少-個開口 口以離子: , 千入方式注入與前述第1導電型相反之第2導電 :的雜質之步驟。前述步驟⑷為在前述步驟⑷之後實施埶 处理之步驟。前述步驟⑴為以填埋前述至少！個開口之方 ，成第….g、,彖膜之步驟。前述步驟⑷為回名 緣膜r驟。此外，前述至少1個開口包含前述丄二 内之弟]開口。在此’前述步驟（C)係包含：在前述第】絕 314675 10 、、彖膜形成别述第1開口之步驟（c)_ i )。此外，前述步驟（d) 係'包含·透過前述第1開口以離子注入方式注入前述第2 ^電型之前述雜質，在前述主面内部形成前述第2導電型 勺弟2半^肢層的第1部份之步驟（d)-i)。此外，前述步驟 (g)係包含：利用前述第2絕緣膜，在形成前述第1開口之 則述第1絕緣體的側面上形成第2絕緣體，而縮小前述第 1開口之步驟（g)_l)。前述步驟（h)為在前述步驟（g)之後， 在具有前述第2絕緣體的狀態下透過前述第1開口以離子 注入方式注入前述第1導電型之雜質，而在前述主面中之 月il述第1部份的形成領域内形成前述第丨導電型的第3半 導體層之步驟。 【實施方式】 第1實施形態 第1圖”、、員示用以說明第1實施形態之電力用半導體裝 置（以下簡稱為「半導體裝置」）501之平面圖。

第1圖所7F半導體裝置5〇1大抵上可區分為··元件配 置部550以及環繞該元件配置部55〇之切割部56〇。此夕卜， 元件配置冑別尚包含：中央領域（或電路胞㈣！）領域）551 以及壞繞該中央領域551之外周領域552。 ^丨固况的邵份 中 域⑸與外周領域552之境界附近的部份）之放大平面 此外，第3圖係顯示第2圖+ 3_3、線之剖面圖（ 域)’第4圖係顯示第2圖中4-4線之剖面圖，C 大顯示第3圖(或第4圖)的-部份。此外，第6圖： Π 314675 1225711 第1圖中虛線所圍繞之部份6(中央領域551)之放大圖。此 外，在第2圖以及後述之相同的平面圖中，為了方便說明， 而省略了絕緣膜840、85〇、86G等的圖示，並將電極— 等破斷° A外’為避免圖面的繁雜化，諸如第3圖中之第 2絕緣體720般的小部分則省略其陰影線。

此外，為求方便，以下之說明雖將閘極電極（控制電極） 81〇用之閘極溝渠（以下僅稱之為「溝渠」）813的最外端的 位置，選定為中央領域55i與外周領域552之境界，但不 表示該境界應被限定在此範圍内。例如。可將帛i絕緣體 71〇的側面71W(參照第5圖）的位置選定為上述之境界。 此外，例如：在第2絕緣體72〇中亦可將離第i絕緣體71〇 較遠側的那一端的位置選定為上述之境界。 丰導體裝置501中，係在元件配置部55〇内形成具有 MOS型t晶體構造(詳見後述之說明)之電力料導體元件 (以下簡稱A「半導體元件」）_，該半導體元件綱在 此係以 η 通道型功率 MOSFET(Metal 〇xide Semic〇nduct〇r

Field Effect Transistor)為例。半導體元件8〇〇的M〇s型電 晶體構造係形成於中央領域5 5 1中。 如第2圖至第6圖所示，半導體裝置5〇1係包含由含 有高濃度η型（第i導電型）雜質之^型矽基板6〇〇 •，以及 配置在該基板600的主面上之η-型矽之外延層（第i半導體 層）610所構成之基板，且在此2層構造的基板上形成各種 元件。此外，孩2層構造基板橫跨元件配置部5 5 〇與切割 部560(包含元件配置部55〇與切割部56〇)，因此外延層6ι〇 314675 12 1225711 的主面（與和基板600相接的主面相反側的主面）6丨s橫跨 元件配置部5 5 0與切割部5 6 0。 外周領域552内，在外延層61〇的主面61S上，配置 了由例如石夕氧化物所形成之膜狀的第1絕緣體7丨〇。第丄 絕緣體710在中央領域551内具有開口（第i開口）7ΐι(參 照後述之第8圖），從平面圖看，第丨絕緣體71〇具有環繞 中央領域551内的MOS型電晶體構造之形狀。此外，第i 絶緣體710具有形成開口 711之側面71W(參照第$圖）， 該側面71W係面向中央領域551 (的中央）側。 6 1 S相接，配置有由例如石夕氧化物所形成之第2絕緣體 7、20’因此由於該第2絕緣體72〇的關係而使得開口川 縮小。第2絕緣體72〇與所謂的側壁間隔體（設置在 MOSFET的閘極電極旁，例如可利用於獅叫⑽乂 μ _領域的形成)相同之形狀。在圖 體720具有與第1絕 弟2、、、邑、、彖 $、心彖體71〇約略相同之高度（主面61S 的法線方向的尺寸。在箆 · 在古产方雜 圖至苐5圖中為圖面縱方向）， / 離主面61S愈遠其寬度(與主面618平行且盘 側面71W相交（直交） 卞仃且” A m ^ 向的尺寸。在第3圖至第5圖中 為圖面杈方向）愈小。此 口 τ 體720的中央領域55Η丨在圖面中雖然顯示出帛2絕緣 為三角形)，…，面:(側面)為平面(因此斷面圖上 具戶、该面亦可為一曲面。 在外延層61〇的主面6 雜質，例如含有硼的刑内曰形成由Ρ型（第2導電型） 、口土石夕所構成之Ρ型層（第2半導體層） 314675 13 1225711 620 ’而p型層62〇係由功率M〇SFET的p基底層（第丄部 份）621所構成。P基底層621雖由主面6is開始一直到達 所設定的深度，但並未到達基板6〇0。此外，p基底層621 除設置在中央領域55丨内全體外，還延伸到外周領域 側（在此係指延伸至外周領域552内）。此時，p基底層621 的端部（外端）會到達與第1絕緣體710之在第2絕緣體72〇 附近的端部相向的位置。在中央領域55 1之内p基底層62工 會構成MOS型電晶體構造的一部份。 此外，在以下的說明中，可以「p型層62〇的主面6丨s」 來表現外延層610的主面61S中之p型層620的形成領 域，同樣地亦可以「p基底層621的主面61 S」來表現。 此外’在p基底層621的主面61S内形成η型雜質， 例如：含有高濃度砷的η +型矽層（第3半導體層）63〇。此外， η+型矽層630因形成功率MOSFET的η+源極層，故以下將 該層630稱之為「n+源極層630」。η+源極層630係由主面 61S開始形成至一定的深度’但其並未達到ρ基底層621 的底部，意即該源極層630較ρ基底層621淺且不超過該 ρ基底層。此外，η+源極層63 0除設置在中央領域5 5 1内 之外還延伸至外周領域552側（在此，係指延伸至外周領域 5 52内）。此時，η+源極層630的端部（外端）係位在與第2 絕緣體720相向但不與第1絕緣體7 1 0相向的位置上。在 中央領域551之内η+源極層630構成MOS型電晶體構造 的一部份。 此外，在以下的說明之中，係以「η +源極層630的主 14 314675 1225711 面61S」稱呼外延層61〇的主面6 形成領域。 中之η源極層630的 此外，如第2圖所示，中央領域 你单而岡丢达 4 551内，閘極溝渠813 攸千面圖看為網狀。如第3圖、 杳漢《η 弟4圖以及第6圖所示， 溝木813之形成係由主面61S，貫 + 、牙η源極層63〇及p基 底層62 1 —直延伸到外延層6】〇 ^ 7〆衣度。但溝渠813未達 二^溝渠813的内表面上配置有由例如氧化石夕所形 二 ==膜84。，另在閘極絕緣膜84。上配置由高濃 度4雜之夕日日矽所構成之閘極多 ^ 日日矽電極8 11，以充埴閘 極溝渠8 1 3。此外，閘極多晶矽電 /、 ^ 电枉8 11係與閘極焊墊570 (參照第1圖）相連接。 如第3圖至第5圖所示，閙你ρ ]極、、、巴緣膜840由溝渠813 内延伸至主面61S上。呈體而+ 日日Α 、 /、肢而s，閘極絕緣膜840延伸至 原極層63 0的主面6 1 S上，其端部係與第2絕緣體· 相接。此外，閘極絕緣膜840較第i絕緣體71〇薄。另， 如第2圖至第5圖所示，閘極多曰 、 ]往夕日日矽電極8 1 1亦被拉引至 溝渠8 1 3的外面，並廣布5 pj代奶μ 仁邛至閘極絕緣膜840上，第2絕緣 體7 2 0上，以及第1絕緣辦7】n 深體710上，而與該等元件840， 720，710 相接。 此外’為能覆盍閘極多晶石夕電極$ ^ 而配置用以絕 緣的罩蓋氧化膜850。此外， Phospho Silicate Glass)所升》成 61S側將外延層610覆蓋住。 在外周領域552内形成— 配置有由例如BPSG(Boro-之層間絕緣膜860，從主面 個閘極接觸孔8 1 9，貫通層 314675 15 1225711 間絕緣膜860、罩蓋氧化膜850、以及閘極多晶矽電極8n， 但並不使其達到主s 61S。此外，在此，如第2圖所示以 閑極接觸孔819從平面圖上看為線狀之情況為例。接著， 為了要在閘極接觸孔819内與閘極多晶矽電極8ιι相接， 而在層間絕緣膜860上形成由例如導電性A1_si所形成的 閘極鋁電極8 1 2， 立 了，閘極多晶矽電極811中被拉弓丨至溝渠813外的 部份，係隔著閘極絕緣膜84〇、第2絕緣體72〇、以及第工 、、巴、、彖月豆710與主面61S相向而延伸，而且更延伸至此p型 層620(意即p基底層621)還遠離中央領域551的一側。此 著閘極多晶石夕電極811中被拉引至溝渠813外的 :而與主面61“目向的方式設置閘極鋁電極812。閘極 1呂電極812由溝渠813的最外端附近朝著遠離中央領域 551的方向延伸，並超越p型層62〇的配置位置而延伸。 在此，電力用半導體裝£ 5〇1巾，由閘極多晶矽電極 8U與閘極㈣極812所形成之閘極電極8ι〇，形成後述之 聰型電晶體構造的控制電極810。此時，電力用半導體 裝置5〇1的間極電極81〇係以隔著閘極絕緣膜副中在主 6 61S上的部份以及第1與第2絕緣體71〇、72〇,而與主 面61S相向且朝著較p型層62〇遠離中央領域…之側的 I伸(超越p型層62〇的配置位置而延伸)之方式設置。此 外閘極I呂電；R 1 〇 # 糸用以降低閘極多晶矽電極8 11之配線 電阻。 另一方面，如第2圖 弟4圖以及第6圖所示，中央 314675 16 1225711 7員域55 1内，开> 成源極接觸孔829，貫通層間絕緣膜86〇、 閘極絕緣膜840中在主面61S上的部份、以及n+源極層63〇 而到達P基底層6 2 1。该源極接觸孔8 2 9被設置在網狀的 閘極多晶矽電極8n的網眼部份（在第2圖中以在平面圖上 看為四角形的情況為例），在閘極多晶矽電極811附近形成 殘存之n+源極層630。此外，中央領域551内之層間絕緣 膜860上形成由例如導電性的A^Si所構成之源極電極（主 電極）82〇,以與各源極接觸孔829内之n+源極層63〇以及 P基底層621相接。此外，半導體裝置5〇1中源極電極82〇 未達外周領域5 5 2之内。 此外，基板600上由例如Ti/Ni/Au合金所形成之汲極 電極（主電極）83〇係橫跨中央領域551與外周領域552而配 置。 此時，源極電極820與汲極電極83〇係以：在半導靡 層61〇,620,630的疊層方向（換言之即主面6is的法線= 向）將該層610 ’620, 630夾在中間之方式（換言之即主面 6ls的法線方向）設置。 在此，利用閘極電極810、閘極絕緣膜84〇、以及半導 體層㈣，620, 630,形成電力料導體元件_(在此為】 通道型功率MOSFET)中之M0S電晶體構造。之後，利用 閑極電極81〇(_ 813内的部份)，更加具體而言亦㈣ 用施加於閘極電極81G之電壓控制流經源極電極82〇與这 極電極830之間的主通路的主電流，而形成所謂之则 型電晶體構造。 3)4675 17 1225711 接著’參照第7圖至第22圖之剖面圖說明電力用半導 -衣置5〇1之製造方法。此外，第7圖至第22圖中之（a) 係與第3圖相對應，第7圖至第22圖中之（b)與第4圖相 對應’而第7圖至第22圖中的（c)則與第6圖相對應。 首先，準備一個含有高濃度n型雜質的n+型矽基板 6〇0 ’使η·型矽層（第1半導體層）610在該基板600的主面 上作外延成長（參照第7圖）。此外，基板6〇〇與外延層61〇 包各凡件配置部550與切割部560，且外延層610的主面 6 1 S桜跨元件配置部55〇與切割部56〇。 接著’在外延層610的主面61S上全面，依序形成由 例如由氧化矽所形成之第1絕緣膜以及光阻劑膜（因此，第 、邑、彖膜與光阻劑膜係橫跨中央領域5 5 1與外周領域5 52 )接著利用照相製版技術使上述光阻劑膜圖案化， π形成舁則述第1絕緣體7 1 〇相對應之光阻劑圖案900(參 二第8圖）。之後，以光阻劑圖案900做為遮罩進行蝕刻， 猎此，在▲中央領域551内之第1絕緣膜上形成開口（第！開 口）711(參照第8圖）。藉此第1絕緣膜中殘留在外周領域 552内的部份即形成第1絕緣體71〇(參照第8圖)。最後再 去除光阻劑圖案900。 取俊丹 …肌，Α υF遮旱，換言之透過第 緣體7 1 0的開口 7丨丨

_子，主入方式注入P型雜質OU 硼），其後再藉由埶虛理，* …更理在外延層610的主面61S内月 P型層（第2半導辦展^ μ 丑曰）0的Ρ基底層（第1部份）621(參 弟9圖）。 314675 18 之後利用 CVD(Chemical Vapor Deposition)法，以填 埋開π 7 11的方式形成由氧化秒所構成之第2絕緣膜 720χ(蒼照第1〇圖）。此時，第2絕緣膜72〇χ會與露出於 開口 711内的側面71W(參照第9圖)以及主面川相接。 然後’利用乾蝕刻法回蝕第2絕緣膜720x，藉此除了得以 使P基底層621露出於開口 7"内，亦得以在側面(參 …、第9圖）上形成源自於第2絕緣體72〇x之第2絕緣體720 (參知、第11圖）。藉此，利用第2絕緣體72〇使開口川縮 /J> 0 之後，在具有第2絕緣體720的狀態下透過開口 7 i i 以離子注人方式注人n型雜質（例如：則，其後再藉由熱 處理’在P基底層621的主面61S内形成n+源極層63〇(參 照第12圖）。 ^ 之後藉由CVD法，以覆蓋n +源極層63〇所露出之 面61S以及第！、第2絕緣體71〇，72〇的方式全面形成 石夕氧化膜9 11。接著’ #用照相製版技術，在氧化膜川 上形成與間極溝渠813的圖案相對應之光阻劑圖案901。 然後’以光阻劑圖案901做為遮罩以乾姓刻法使氧化膜pH 圖案化（參照第13圖）。 去除光阻劑圖案901ι，以形成圖案之氧化膜9ΐι做 為遮罩，姓刻外延層610(更加具體而言，即意指η+源極層 ㈣'/基底層621 '以及外延層61〇) ’以形成閉極溝渠 8 13(麥照第14圖）。然後，再蝕刻去除氧化膜91】。 接著，在外延層610的露出表面（更加具體而言，係指 314675 19 n +源極層63G、P基底層621、以及外延層61G的各露出表 面），藉由例如熱氧化，形成間梳 办成閘極絕緣膜840(參照第Η圖）。 接著’利用CVD法，形成高濃度摻雜之多晶石夕膜 8Ux，以填埋閘極溝渠813並配置在第丨與第2絕緣體 710，720上（參照第16圖）。 其後，利用照相製版技術，以覆著多⑭膜8ΐΐχ中於 問極溝渠813内的端部以及從該端部延續至第！'第2絕 、，體71G 720上的部份的方式形成光阻劑圖案列2(參昭 第17圖）。之後，以光阻劑圖案902做為遮罩，藉由乾姓 刻多晶石夕膜8UX，以形成閘極多晶石夕電極8ιι(參照第Η 圖）。此外’為使MOS電晶體正常動作，係以使閘極溝渠 813内之閘極多晶石夕電極811的上面能夠比p基底層62ι 與n +源極層630的接合面的位置高且位於主面川下方的 方式蝕刻多晶矽膜8 11 X。 去除光阻劏圖案902後，在使閘極多晶矽電極8丨丨的 路出面絶緣之目的下，形成罩蓋氧化膜(參照Η圖）。 同時，利用CVD法形成由例如BpsG所構成之層間絕緣膜 8 6 〇，以覆盍閘極多晶矽電極8丨丨等（參照第丨8圖）。 接著，利用照相製版技術，在層間絕緣膜8 6 〇上形成 具有閘極接觸孔8 1 9用以及源極接觸孔829用之開口的光 阻劑圖案903(參照第19圖）。之後，以光阻劑圖案9〇3做 為遮罩，藉由乾蝕刻法使層間絕緣膜86〇以及罩蓋氧化膜 8 5 0開口（參照第1 9圖）。 去除光阻劑圖案903後，以經過開口之層間絕緣膜860 20 314675 1225711 做為遮草钱刻閘極多晶矽電極8 11以及n +源極層63〇，藉 此形成間極接觸孔819以及源極接觸孔829(參照第2〇 圖）。此外，源極接觸孔829貫穿n +源極層63〇,使p基底 層621露出於該孔829内。 接著’利用濺鍍法在層間絕緣膜860上以填埋閘極接 觸孔819以及源極接觸孔829的方式全面蒸鍍導電性a卜

Si膜，並且利用照相製版技術於該八丨_以膜上形成光阻劑 Θ木9 0 4 (參知、第2 1圖）。隨後，以光阻劑圖案9 〇 4做為遮 罩進行蝕刻，藉此，由A1_Si膜，形成前述之配置形態之 閘極鋁電極812以及源極電極82〇(參照第21圖）。此外， 藉由閘極多晶矽電極811以及閘極鋁電極812的圖案化形 狀的控制，即可獲得上述之構造，亦即，藉由獲得：隔著 閘極絕緣膜840中在主面61S上的部份以及第i、第2絕 緣體710 ’ 720而與主φ 61S相向且朝著比p型層62〇遠 離中央領域551之側延伸之閘極電極81〇。之後，再去除 光阻劑圖案904。 μ 之後，在基板600上遠離外延層61〇之側的主面上利 用濺鍍法全面蒸鍍導電性之Ti/Ni/Au合金，以形成汲極電 極830(參照第22圖）。 如上所述，在電力用半導體裝置5〇1中，係透過具有 第2絕緣體720之狀態之開口 711，以離子注入方式注入 n+源極層630用之n型雜質（參照第12圖）。此時，由於第 2^邑緣體720係藉由第2絕緣膜72〇χ的姓刻而形成（參照 第10圖以及第11圖），因此不同於先前之製造方法，其並 314675 21 未使用照相製版技術。故，可達到低成本化之目的。此外 因不需要達到照相製版技術中所要求之高精度的位置對 準，故可提昇其良率。 之前述製造方法（將 同時，和以不使用第2絕緣體72〇 p基底層用之離子注入遮罩直接利用於進行n+源極層之離 子注入）製造之半導體裝置相較，半導體裝置5〇1較不易發 生擊穿（punch-through)的現象，故得以提升耐壓。其原因 如下。如上所述，以第1、第2絕緣體71〇, 72〇做為遮罩 而實施n +源極層630用之離子注入。因此，和以不使用第 2絕緣體720之前述製造方法製造之半導體裝置相較，p 型層620(p基底層621)的外端的寬度wi(參照第3圖與第 4圖），亦即p型層620的外周與n+源極層63()的外周間的

距離wi得以加大，如此一來p型層62〇之外緣即不易發 生擊穿的現象。 X 藉由上述之半導體裝置50 1，即可在削減照相製版步 驟的同時改善因削減該步驟所引起之耐壓降低的問題。 此外，閘極電極8 1 0，不僅僅設置在閘極溝渠8丨3内， 而且隔著閘極絕緣膜840中在主面6 1 S上的部份以及第 1、第2絕緣體710，720與主面61S相向且朝著比p型層 620遠罐中央領域55 1之側（超越p型層620的配置位置而 延伸）延伸而設。因此，閘極電極81〇除控制流動於源極電 極820與汲極電極83〇間的主電流外，在半導體裝置1 動作時（將源極電極82〇設定成接地（Gr〇und)電位，並將 汲極電極830設定成正的電位時）可發揮場板（field p]ate) 314675 22 1225711 效果，而達到提昇耐壓之目的。 在此弟2 3圖與弟2 4圖係顯示：針對電力用半導㉟ 裝置501 ;及以不使用第2絕緣體72〇之前述製造方法^ 造之比較用電力用半導體裝置（兩半導體裝置均為3〇v級 之功率MOSFET)，利用裝置模擬器計算没極源極 間耐壓之結果。如第24圖所示，比較用半導體裝置在約 19V下即產生擊穿的現象，反之如第23圖所示半導體^ 的而t壓可提昇至44V。 第2實施形態 第25圖係顯示用以說明第2實施形態之電力用半導體 裝置502之平面圖，第26圖係顯示第25圖中之Μ·%線 中之剖面圖’第27圖係顯示第25圖中之27_27線之剖面 圖。半導體裝置502,具有從半導體裝置5()1(參照第2圖 至^ 4圖）去除第卜帛2絕緣體710，720之構造。因此， 半導體5〇2中，閘極絕緣膜840亦延伸至閘極溝渠813外 之第1、第2絕緣體71〇，72〇的配置領域中。而半導體裝 置502的其他構成與前述半導體裝置5()ι在基本上是相同 接著茶,¾第28 ®至第38圖之剖面圖說明半導體穿 置如之製造方法。此外，第28圖至第38圖中 — 第25圖相對應，第28 )玲… ^ ^ ®至苐38圖中的（b)係與第26圖相 一'’弟28圖至第38圖中的⑷係與第27圖相對肩。 百先’利用前述之半導體裝置5〇1的製造方法，形成 η源極層630(參照第】2圖）。 314675 23 1225711 接著，利用濕蝕刻去 ^ 照第28圖）。 示弟1、弟2絕緣體710,720(參 之後之步驟基本上係偽& ^ 〜、月丨J述之半導體裝置5〇1之製造 方法相同。具體而言為， ”、、形成氧化膜9 11，使該氧化膜9 i i 對應於閘極溝渠8 1 3而圖荦仆r失 口茶化（芩知、第29圖）。此外，在半 導體裝置5〇2的製造方沬击， 、方法中，如上所述因去除了第1、第2 絕緣體710，720，故ft化勝〇11 ^ 虱化Μ 911在以往配置第丨、第2絕 緣體7 1 0，7 2 0的領域係盥 、主面6 1 S相接。接著，以圖案 化之氧化膜9 11做為遮罩开彡出 ~、皁^成閘極溝渠8丨3 (參照第3 〇 圖）。 去除氧化膜m後，形成閘極絕緣膜84〇(參照第31 圖）。此广，在半導體裝置502之製造方法中，如上所述因 去除了第1、第2絕緣體71G，72G，㈣極絕緣膜84〇亦 延伸至以往配置第i、第2絕緣體71〇, ？2〇的領域中。 之後，形成多晶矽膜811x(參照第32圖），並藉由使該 膜81 lx圖案化，而形成閘極多晶矽電極8ιι(參照第 圖）。接著，形成罩蓋氧化膜850與層間絕緣膜86〇(參照第 34圖）。然後，使層間絕緣膜86〇以及罩蓋氧化膜85〇開 口（參照第35圖），形成閘極接觸孔819以及源極接觸孔 829(茶照第36圖）。接著，在層間絕緣膜860上形成A1_Si 膜’藉由使該膜圖案化，而形成閘極鋁電極8丨2以及源極 電極820(參照第37圖）。之後，再形成汲極電極83〇(參照 第38圖）。 藉由電力用半導體裝置502，和電力用半導體裝置5〇1 314675 24 1225711 一樣’可在削減照相萝版牛 衣版步驟的同時改善因該步驟的削滅 所引起之耐壓降低的問題。 此犄，半導體裝置5〇2呈 个/、虿昂1、弟2絕緣體71 0， 720，半導體裝置5〇2中，扁門托 甲在閘極電極8 1 0之在溝渠8 1 3 外的部份與主面6 1 S之間全面执罢“ μ 间王面5又置較第1絕緣體7 1 0薄的 閘極絕緣體840。如此，ρ卩托+ & 此，閘極電極810之在溝渠813外的

部份會更為靠近主面m L 面61S。因此，藉由半導體裝置502， 可加強由閘極電極8 1 〇所產生之揚士 β |厓王t刼板效果，而更提升耐 壓。 第3實施形態 第3 9圖係顯示用以％日jg楚1^ 次月弟3貝轭形態之電力用半導體 裝置503之平面圖，第4〇圖係顯干筮 口亍、”、、貝不弟39圖中之40-40線 的剖面圖，第4 1圖係顯示筐岡士 、… 匕貝不弟39圖中之4卜41線之剖面圖。 半導體裝置503，具有將车道姊姑m ^ 八有將+ V體裝置501(參照第2圖至第4

圖）中之問極電極8 1 0變：f益a、+ L 电從〇 i u夂換成閘極電極8丨〇B之構造，半導 體裝置503的其他構成基本上係與前述之半導體裝置5〇1 大致相同。 詳述之，間極電極_係由：具有去除了前述之問 極多晶石夕電極8川參照第2圖至第4圖)中延伸至溝渠813 外部之部份的構造之閘極多晶石夕電極川B所構成，且不 包含前述之閘㈣電極812(參照第2圖至第4圖）。亦即， 不同於前述之半導體裝置5〇1，丨導體裝置如的間極電 極8刚不會延伸到比卩型層62〇遠離中央領域“I之側(： 超越P型€ 620的配置位置），換言之亦即其不會延伸到外 314675 周領域5 5 2内。此冰 ^ ^ 此外，半導體裝置503中， 亦不會延伸到外周領域552内。此 罩一膜850

不會延伸到溝竿8 1 3冰 於閘極電極8 1 〇B "苒-813外，故層間絕緣膜86〇 膜840中之在主面6】 曰與閑極絕緣 T长主面61S上的部份以及第卜 710，720相接。 弟2、，、巴緣體 上述構造之半導體裝置5〇3，可藉 置501的製造方、、纟ψ σ在半導體裝 口衣、方法中不使用光阻劑圖案9〇2 晶矽膜811Χ進行回蝕f 勺清况下對多 圖）。 而衣化（蒼知、則边之第32圖及第33 - 用t導體裳置Μ3,與電力用半導體裝置5。! 、咸： '咸照相製版步驟的同時改善因為該步驟的削 減所引起之耐壓降低之問題。 第4貫施形態 在上述半導體裝置5〇3(參照9 Φ ^ Qino ^ u王弟4 1圖）中閘指 電極議在外周領域552内未與主面6ls相向故益法 f得由閘極電極圆所废生之場板效果，亦即無法因場 反效果而獲得耐壓提昇之效果。因此，第4實施形 對其改良策進行說明。 第42圖係顯示用以說明第4實施形態之電力用半導俨 裝置504之平面圖，第43圖係顯示第42圖之43_43線^ 剖面圖，f 44圖係顯示第42圖之44_44線之剖面圖。半 導體裝置504具有將上述半導體裝置5〇3(參照第39圖至 第41圖）中之源極電極820變換成源極電極82〇b之構造， 源極電極820B係使源極電極820延伸到外周領域552内 314675 26 1225711 而形成。半導體裝置5〇4之豆#諶士 、 I )υ4之其他構成基本上係與前述之丰 導體裝置503大致相同。 ^ ^ β 1乐延伸至 外周領域552，隔著閘極絕緣膜8 隹主面61S上的 口ΙΜ分、第2絕緣體72〇、以及第1维

乂汉弟1、纟巴緣體7 1 〇而與主面6 J 相向而設，且朝著比p型層62〇 , ..^ P比P基底層621遠 離中央領域551之側延伸（超越 】 T 题P型層620的配置位置而系

^而設。上述之源極電極議，可藉由配置在層間絕緣 广0上之仙膜之圖案化控制(參照前述第37圖)而开 成0 ^ 藉由電力用半導體裝 半導體裝置503相同之效 生之場板效果還可提升半 第5實施形態 置504，除可獲得與上述電 果外’藉由源極電極820Β 導體裝置503之耐壓。 力用 所產

第45圖係顯示用以說明第5實施形態之電力用半導 裝置505之平面圖，第46圖係顯示第45圖中之Μ 二〗面圖，第47圖係顯示第45圖中之⑽線之剖面圖 半V體裝置505,具有將半導體裝 圖，之:型層62。變換成。型層(第2半(;= 半㈣置505之其他構成基本 裝置501大致相同。 ⑴k心干# 圖所示P型層620B係由： 圖及第3圖）的端部從主面 的部份深之形狀之P基底 詳述之，如第46圖及第47 使前述的p基底層6 2 ](參照第2 6 1 S延伸至比在中央領域5 5〗内 314675 27 1225711 層621B所形成。此外，p基底層咖之上述較深的部份 621BD的最深部份係位於較閘極溝渠813更深（接近美板 帽的位置）的位置上。此外，上述較深部份Μ動延土伸至 與第1絕緣體710相向的位置。p基底層621B可以 式形成。 百先，藉由前述的半導體裝置501的製造方法，形成 P基底層621(之後再形成P基底層621B較淺的部份 (蒼照第9圖）。接著，在第1絕緣體no與主面61S上形 成、工開口使P基底層621的端部露出的光阻劑圖案參 知第48圖）°之後’以光阻劑圖案905做為遮罩以離子注 入方式主入p型雜質(例如硼），再藉由之後的熱處理，形 成P基底層621B之較深部份621BD(參照第48 形成P基底層621B。 ★或者，在用以形成P基底層621B之較淺部份621BS 之離子主入(思即用以形成前述p基底層62】之離子注入） 之前，先進行用以形成p基底層621β之較深部份Μ· 之離子注入（參照第49圖）。 〜此外，可在進行較淺部份621BS之離子注入以及在較 621BD之離子注人後再各自實施 理 次的熱處理一併實施。 兀]將2 “糟由電力用半導體裝置5〇5，可獲得與前述之電力用 、、衣f 501相同之效果。此時，由於p基底層⑶b $較深部份621BD，p型層62〇B(p基底層62ib)的外端的 見度W1會較p型層62〇之該寬度w]大，因此可抑制擊 314675 28 1225711 穿現象而更提升耐壓。 第6實施形態 第5 0圖係顯示用以說明第6實施形態之電力用半導體 裝置506之平面圖，第51圖係顯示第5〇圖中之51-51線 之剖面圖，第52圖係顯示第50圖中之52-52線之剖面圖。 半導體裝置506係具有··組合半導體裝置5〇2(參照第25 圖至第27圖）以及半導體裝置5〇3(參照第39圖至第4ι圖 41)之構成。具體而言，半導體裝置5〇6具有去除半導體裝 置5 03中之第1、第2絕緣體710，720之構成，半導體裝 置5 06之其他構成基本上係與前述之半導體裝置5〇3大致 相同。半導體裝置506可藉由組合半導體裝置5〇2，503 之製造方法來製造。 藉由電力用半導體裝置506，可獲得與前述之電力用 半導體裝置503相同之效果。 第7實施形態 第53圖係顯示用以說明第7實施形態之電力用半導體 裝置507之平面圖，第54圖係顯示第53圖中之54-54線 之剖面圖’第55圖係顯示第53圖中之55_55線之剖面圖。 半導體裝置507係具有：組合半導體裝置5〇2(參照第25 圖至第27圖）與半導體裝置504(參照第42圖至第44圖） 之構成。具體而言，半導體裝置507具有去除半導體裝置 5 04中之第1以及第2絕緣體71〇，72〇之構成，半導體裝 置507之其他構成基本上係與前述之半導體裝置5 04大致 相同。半導體裝置507可藉由組合半導體裝置502，504 29 314675 1225711 之製造方法來製造。 藉由電力用半導體裝置507,可獲得與前述之電力用 半置502，504相同之效果。此時，半導體裝置5〇7 因不具有第1以及第2絕緣體710，720，因此相較於半導 體裝置504,由源極電極82〇B所產生之場板效果變強，耐 壓因而提升。 第8實施形態 在第56圖係顯示用以說明第8實施形態之電力用半導 體裝置508之平面圖，第57圖係顯示第％圖中之π·” 線之剖面圖，第58圖係顯示第56圖中之58_58線之剖面 圖。半導體裝置508具有··組合半導體裝置5〇7(參照第53 圖至第55圖）與半導體裝置505(參照第45圖至第47圖） 之構成。具體而言，半導體裝置5〇8具有將半導體裝置5〇7 中之Ρ型I 620變換為ρ型層6細之構成，半導體裝置 508之其他構成基本上係與前述之半導體裝置⑽大致相 可獲得與前述之電力用

藉由電力用半導體裝置508, 半導體裝置507，505相同之效果 第9實施形態 只^少敗〜电刀用半導體裝置 5〇9之平面圖，第60圖係 立、丨；㈤— 只不Γ弟59圖中之60-60線之 d面圖，第61圖係顯示了第 裏队妓 乐59圖中61-61線之剖面圖； ’ “2圖係顯示第6〇圖（ 半導體裝置509,且有蔣主、曾 Μ刀擴大圖 八 冷體裝置501 (參照第2圖至第4 314675 30 1225711 圖）中之第1絕緣體7 1 0以及p型層620變換為第i絕緣體 710B以及p型層（第2半導體層）62〇(：之構造，半導體裝置 5〇9之其他構造基本上係與前述之半導體裝置5〇1相同。 詳述之，p型層620C包含：由前述之p基底層621(參 照第2圖至第4圖）所形成之第！部分621 ;以及設在第夏

部分621外側（離中央領域較遠之側）之主面6is内之p型 第2部分622 ’且兩部分621、622相連，此外，第一絕緣 體71〇Β ’在前述之第丨絕緣體？1〇(參照第2圖至第4圖） 中，在外周領域552内設置延伸至主面6丨s之第2開口 712。此時…絕緣體71〇β之第2開〇 712係與p型層 620C之第2部分622(之最深部分）相向，雙方均設於外周 領域552内之ρ型層62〇c之第i部分&的外側。第工 絕緣體7應之第2開口 712係呈線狀設置】個（參照第59 圖）’與之對應之p型層620C之第2部分⑵亦呈線狀設

個第2開口 7 1 2内埋設有由例如氧化矽所形成之第 3絕緣體730,藉此以關閉開口 712。 ,妾著，第63圖至第77圖說明半導體裝置5〇9之 製造方法。此外，第63圖至第77圖中之⑷係對應第Μ 圖第63圖至第77圖中之（b)係對應第6〇圖，第63圖至 第77圖中之（c)係對應第61圖。 + , — 一 V 1〜衣这々/苁彳曰1¾ η型石夕晶基板_上使n.型@層（第i半導體^㈣外 :(翏照第7圖）。接著，於外延層61〇之主面6is全 形成由例如氧化石夕所形成之第1絕緣層α及光阻劑 314675 31 1225711 此’第1絕緣膜與光阻劑係橫跨中央領域551以及外周領 域5 5 2而設）。 之後，利用照相製版技術使上述光阻劑圖案化，形成 對應上述第1絕緣體710B之光阻劑圖案9〇〇b(參照第63 圖）。接著，藉由以光阻劑圖案9〇〇B做為遮罩進行蝕刻， 在第1、、、巴緣膜形成第1及第2開口 7 i丨、7丨2(參照第圖）， 之後，除去上述光阻劑圖案9〇〇B。 之後之步驟基本上係與前述之半導體裝置5〇1之製造 方法相同。具體而言，以第1絕緣體710B為遮罩，亦即 透過第^絕緣體7簡之開0 711、712以離子注入方式注 入p型雜質（例如硼），之後藉由熱處理，於外延層610之 主面61S内形成p型層62〇c(參照第64圖）。此時，將分 別形成與第i及第2開口 711、712相向之p型層獄之 第1及第2部分62 1、622。此處係特別設定開口 7丨丨、7 i 2 之位置（間隔）、大小、離子注入條件、熱處理條件等，以 使兩部分621、622相連。 A u /1 1、: 式形成第2絕緣膜720x(參照第65圖）。接著， =第W，使第】開口 711内之p基底層2 路’冋時形成源自於第2絕緣膜720x之第2及第 72〇，（參照第66圖），藉此，即可以第3 、73〇 閉第 2 開口 712。 ^ 730 之後， 透過第1開 在具有弟2及弟3絕緣體720、 口 711以離子注入方式注入η型 730的狀態下， 雜質（例如砷）， 314675 32 1225711 接著藉由熱處理，於p型層620C的第1部分（亦即p基底 層）621之主面61S内形成n+源極層63〇(參照第67圖）。 之後’形成氧化膜9 11，使該氧化膜9 11對應於閘極 溝渠813而圖案化（參照第68圖）。之後以圖案化之氧化膜 9 11做為遮罩形成閘極溝渠8丨3 (參照第69圖）。除去氧化 膜911後，形成閘極絕緣膜840(參照第70圖）。 之後，形成多晶矽膜811χ(參照第71圖），並藉由將該 膜8 11X圖案化，以形成閘極多晶石夕電極8 11 (參照第7 2 圖）。接著，形成罩蓋氧化膜850以及層間絕緣膜86〇(參照 第73圖）。之後使層間絕緣膜86〇以及罩蓋氧化膜“ο開 口（苓照第74圖），以形成閘極接觸孔819以及源極接觸孔 829(參照第75圖）。接下來，於層間絕緣膜86〇上形成八1_以 膜’並藉由將該膜圖案化，形成閘極鋁電極812以及源極 妹82〇(參照第76圖），最後，再形成汲極電極830(參照 弟7 7圖）。 藉由電力用半導體裝置5〇9,因利用第2絕緣體72〇 ^于離子注入，故與半導體裝置5〇1相同，可在削減照相 二、版步驟Μ時’改善肖m步驟所造成之耐料低之問 題此外，與半導體裝置5〇1相同，藉由閉極電極所 形成之場板構造，可提升耐壓。 何⑺疋’因p型層620C係包含第2部分622, ^ 62〇C之外端#寬度W2(參照第60圖以及第61圖卜亦丨 ::620C之外周與n+源極層63〇之外周間的距離W2 乂別迷之半導體袭置5〇1中之同尺寸wi(參照第3圖及 314675 33 圖）大。因此，在P型層62〇c外端之擊穿將更難發生。

&此時，可藉由光阻劑圖案之設計使第i絕緣體710B 之第2開σ 712與第i開σ 711同時形成，p型層咖C之 第2 =分622可與第i部分621同時形成，第三絕緣體73〇 可，第2絕緣體72G同時形成。此外，由於在p型層㈣c 之第2部分622形成後第3絕緣體73〇會將第2開口川 關閉，因此不使用其他的遮罩，亦可防止n+源極層63〇 用之雜質離子注入於第2部分622内。如上所述，半導體 裝置509相較於半導體裝置5〇1，不但不會增加製造步^ 且可更容易製造。 此外，與半導體裝置5〇丨相同，經過模擬測試，如第 78圖所示，可以確認使用電力用半導體裝置5〇9即 43V之耐壓。 ^侍 第1 0實施形態 第79圖為用於說明第1〇實施形態之電力用半導體裝 置之平面圖，第80圖係顯示第79圖中8〇_8〇線之剖面圖^ 第81圖係顯示第79圖中81_81線之剖面圖，半導體穿 51〇,具有由半導體裝置5〇9(參照第59圖至第以圖）除t 第1至第3絕緣體710B、7；2〇、73〇後之構造，因此，與 月il述之半導體裝置502(參照第25圖至第27圖）相同，在'半 導體裝置510中，閘極絕緣膜84〇延伸至閘極溝渠813外 之第1至第3絕緣體710B、72〇、730的配置領域。半導 體裝置510的其他構造基本上係與前述之半導體事置 相同。 34 1225711 接著，參照第82圖至第92圖說明半導體 製造方法。此外，第§2圖至第 ’衣置510之 圖中之（a)係對庫第79 圖，第82圖至第92圖中之（b)係對應 于應^ 79 至第92圖中之（c)係對應第81圖。心 Θ而第82圖. 半導體裝置510,可藉由組合 平5^體破置5〇9(參昭第 59圖至第62圖）以及半導體裝 b…弟 衣置502(苓照第25圖至篦 圖）之製造方法而製造。具體而言， 弟 目尤錯由上述之本墓 體裝置509之製造方法，形成+ 牛¥ 珉η源極層630(參照第67 圖）〇 接著，使用濕蝕刻法除去第i 弟1至第3絕緣體7l〇B、 720、730(參照第82圖）。 其後之步驟基本上係與前述之半導體装置5〇9之紫造 方法相同。具體來說’形成氧化膜911，使該氧化膜⑴ 對應於閘極溝渠813而圖案化（參照第83圖）。此外 導體裝置51 〇之fy i止方、、表φ , ^之衣w方法中，如上所述因除去了第 3/絕緣體聰、720、730，氧化膜⑴在以㈣置第j至 第3絕緣體71〇β、72〇、73〇之領域與主面⑴相接。之 =以圖案化之氧化膜川做為遮罩形成閘極溝渠8 照第84圖）。 除去虱化膜911後，形成閘極絕緣膜840(參照第85 ^此外，在半導體裝置510之製造方法中，如上所述因 ”第至第3絕緣體710B、72〇、73〇，故閘極絕緣膜 ^ L伸至以往配置第1至第3絕緣體710B、720、730 之領域。 314675 35 1225711 之後’形成多晶石夕膜81 lx(參照第86圖），並藉由使該 膜811Χ圖案化，形成閘極多晶石夕電極8ιι(參照第π圖）。 接下來开乂成罩盍氧化膜85〇以及層間絕緣膜(參照第 86圖）之後使層間絕緣膜86〇以及罩蓋氧化膜開 口照f 88圖）’形成閑極接觸孔819以及源極接觸孔 (參照第90圖）。接著’於層間絕緣膜86〇上形成Ai_si膜， 並藉由使該膜圖案4’形成閘極銘電極812以及源極電極 82〇(參照第91圖）’最後，再形纽極電極83G(參照第92 圖）。 藉由電力用半導 夺月丑放置510，即可獲得與電力用半導 體裝置509相同之效果。 此時，因半導體裝置別未有第1至第3絕緣體 1 0Β 72 0 730，因此與半導體裝| μ]相同（參照第Μ 圖至第27圖）’開極電極81()所產生之場板效果較半導體 裝置509(參照第59圖至f 62圖）更強，更能提升耐壓。 第11實施形態 第图為用以5兒明第11實施形態之電力用半導體梦 置-之平面圖，第94圖為第93圖…線之=裳 内之方式設置

第95圖為第93圖中95_95線之剖面圖。半導體裝置5ιι， 具有將半導體裝置509(參照第59圖至第62圖)中之閑極電 極810變換為前述之問極電極8i〇b(舉例來說，參照第刊 圖至第41圖之半導體裝置5〇3)之構造。亦即，在半導體 哀置51 1中，閘極電極81〇B係以不延伸至外周領域552 半導體裝置511之其他構造基本上係與前 314675 36 述之半導體裝置509相同。此外，半導體裝置511舉例來 說，可藉由組合半導體裝置509、503之製造方法而製造。 藉由電力用半導體裝置511，除獲得閘極電極81〇所 產生之場板效果外，可獲得與電力用半導體裝置5〇9相同 之效果。 第1 2實施形態 第96圖為用以說明第12實施形態之電力用半導體掌 置512之平面圖’第97圖係顯示第96圖中97-97線之刊 面圖，第98圖顯示第96圖中98-98線之剖面圖。半導體 裝置512,具有將上述半導體裝置511(參照第93圖至第％ 圖）中之源極電極820變換為前述之源極電極82〇b(舉例來 說，參照第42圖至第44圖之半導體裝置5〇4)之構造，半 ‘體裝置512之其他構造基本上係與前述之半導體事置 5 11相同。此外，半導體裝置5 12舉例來說，可藉由組合 半導體裝置509、504之製造方法而製造。 藉由電力用半導體裝置512，不但可以得到與上述電 力用半導體裝置511同樣的效果，因源極電極82〇b可充 分發揮場板效果，故耐壓較半導體裝置5丨丨更佳。 第1 3實施形態 第99圖為用以說明第13實施形態之電力用半導體裝 置513之平面圖，第100圖為第99圖中之1〇(M〇〇線之剖 面圖，第101圖為第99圖中之ι01_101線之剖面圖，半導 體裝置513具有將半導體裝置5〇9(參照第59圖至第α圖） 中之P型層620C變換為p型層（第2半導體層）62〇〇之構 314675 37 1225711 622,之情況，丨導體裝置515之其他構造基本上係與前述 之：導體裝置509相同’上述2個第2部分622彼此相連， 而第1部分+、息 》 1刀方邊之第2部分622係與第i部分相接 s ^ 弟2部为622係與弟1部分相接）。此外，以 興各第^部分62相向的方式於第1絕緣體710B中設置開 口 712(麥照第1〇5圖以及第62圖）， …絕緣體一型層·之複數之第2部分= 错由s周整丰導體製造方法509中之開口 m之位置（間隔） 以及大小、離子注入條件、熱處理條件等，而以上述方式 配置。此外’ $用說亦可依照此方式設置三個以上之第2 部分622。 藉由電力用半導體裝ι515，即可獲得與電力用半導 體裝置509相同之#里4太iMee, 之效果。特別疋精由複數之第2部分622， 即可使P型層62〇C之外端之寬度W2(參照第1〇6圖及第 1〇7圖）比半導體裝置5〇9(參照第6〇圖及第61圖）之寬度 大，因而使得p型層·之外端更不容易產生擊穿之現 象。 第1 6實施形態 第8圖為用以說明第i 6實施形態之電力用半導體裝 置516之平面圖，繁1nc)闰 # 圖為弟108圖中之丨❻^丨〇9線之 剖面圖，第110圖為第108 口甲之1 i 1 1 〇線之剖面圖， 半導體裝置516具有將泉道w 有將丰¥肢裝置509(參照第59圖至第 62圖）中之第1絕绦贿 月且〇B以及P型層620C變換為第1 絕緣體710C以及D刑。， P型層（弟2半導體層）62〇E之構造。半 314675 40 1225711 導體裝置516之：葱、止曾 之，、他構造基本上係與前述之半 5 09相同。 足衣置 詳述之，在前述之第1絕緣體710B中之開口 7 為線狀，但第i絕緣體710C具有複數之從平面 ^ 狀之第2開〇712。此外，以與各點狀之開口川對^ 方式设置點狀之P型厣、心之 狀I P t層620E之第2部分622(點狀 1=62〇二係包含該複數之第2部分622與前述之第1部 刀。此4，鄰接之第2部分622彼此相連，而第 分621旁邊之第2部分622係盥第 弟F刀621相接（因此彼 此相連之弟2部分係與第1部分相接此外，在各開口 7U内配置第3絕緣體73〇Dp型層62〇e之複數之第2部 为622,可稭由變更半導體5〇9的製造方法中之開口⑴ 之形狀，並控制點狀之開口 712之位置(間隔)以及大小、 離子注人條件、熱處理條件等，而以上述方式配置。 卜在第1 〇8圖至第11 0圖中，係顯示開口 7 1 2以 及第2部分622於第1部八〇 , , , 刀62 1外側壬兩列並排之情況（參 照前述之第1G5圖至第1()7圖中所示之兩列線狀之開口 712以及兩列線狀之第2部分叫，但點狀開σ 712以及 點狀^第2部分622可形成―列或三列以上之形式。 错由電力用半導體裝置516,可獲得與半導體裝置509 相同之效果。 第1 7實施形態 第Π1圖為用以說明第17實施形態中之電力用半導體 裝置517之平面圖，第112圖係顯示第111圖中]12] ]2 314675 41 1225711 藉由電力用半導體裝置517，即可獲得與半導體裝置 513、5丨4(參照第99圖至第1〇1圖以及第1〇2圖至第1〇4 圖）相同之效果。 第1 8實施形態 第11 4圖為用以說明第！ 8實施形態中之電力用半導體 波置518之平面圖，第us圖係顯示第114圖中115-115 線之剖面圖，第116圖係顯示第114圖中116m線之剖 面圖。

電力半導體裝置518具有組合半導體裝置5 1〇(參照多 79圖至第81圖）與半導體裝置5〇6(參照第5〇圖至第52圖 之構造。具體而言，半導體裝置518具有將前述之半導骨 裝置51〇(參照第79圖至第81圖）中之閘極電極81〇變換^ 閘極電極810B之構造，半導體裝置518之其他構造基本 上係與前述之半導體裝置51〇相同。換言之，半導體裝I 518具有將前述之半導體裝置5〇6(參照第5〇圖至第”圖 中之P編20變換為p型層62〇c之構造，半導體裝置 518之其他構造基本上係與前述半導體裝置渴相同。此 外半‘版4置5 1 8可藉由組合例如半$ ^ 之製造方法來製造。 娜藉由電力科導體裝置518，即可獲得與電力用半導 月豆裝置5 1 0、5 0 6相同之效果。 弟1 9實施形態 第11 7圖係用於說明第杏 弟19貝施形恶中之電力用半導體 义置519之平面圖，第118圖俜 口 H、、、貝不乐1 1 7圖中之1 1 8-1 ] 8 314675 43 、、泉之剖面圖，第i丨9圖係顯示第丨丨7圖中之丨丨9_ i丨9線之 =面圖，半導體裝置5丨9具有將上述半導體裝置518(參照 第114圖至第116圖）中之源極電極82〇變換為前述之源極 ^極820B(舉例來說，參照第53圖至第57圖中之半導體 $置504)之構造，半導體裝置519之其他構造基本上係與 月^述之半導體裝置518相同。此外，半導體裝置519可藉 組合例如半導體裝置518、5〇7之製造方法來製造。 藉由電力用半導體裝置519，即可獲得與上述電力用 半導體裝置518相同之效果，同時因源極電極82〇B可充 分發揮場板效果，故耐壓較半導體裝置5 1 8更佳。 第20實施形態 第120圖為用以說明第2〇實施形態中之電力用半導體 装置520之平面圖，第12ι圖係顯示第12〇圖中之ι21_121 線之剖面圖，第122圖係顯示第12〇圖中之122-122線之 剖面圖。 電力用半導體裝置52〇具有組合半導體裝置51〇(參照 弟79圖至第81圖）與半導體裝置513(參照第99圖至第 圖）之構造。具體而言，半導體裝置52〇具有將前述之半導 月豆裝置510(參照第79圖至第81圖）中之p型層620C變換 為前述之p型層62 0D之構造，半導體裝置520之其他構 造基本上係與前述之半導體裝置51〇相同。換言之，半導 體裝置5 20具有除去前述之半導體裝置513(參照第99圖 至第101圖）中第1至第3絕緣體71 〇B、720、730之構造， 半導體裝置520之其他構造基本上係與前述之半導體裝置 44 314675 1225711 513相同。此外，半導體裝置52〇可藉組合例如半導體裝 置510、513之製造方法來製造。 藉由電力用半導體裝置5 2〇，即可獲得與電力用半導 體裝置510、513相同之效果。 第2 1實施形態 第1 23圖為用以說明第2丨實施形態中之電力用半導體 裝置521之平面圖，第124圖係顯示第123圖中之12心124 線之剖面圖，第125圖係顯示第123圖中之125-125線之 剖面圖。 電力用半V體裝置521具有組合半導體裝置51〇(參照 第79圖至第81圖）與半導體裝置514(參照第1〇2圖至第 104圖）之構造，具體而言，半導體裝置521具有··在前述 之半導體裝置510(參照第79圖至第81圖）中，如半導體裝 置5 14(參照第102圖至第104圖）般設置有複數之p型層 620D之第2部分622之構造，半導體裝置521之其他構造 基本上係與前述之半導體裝置5 1〇相同。換言之，半導艤 裝置521具有除去前述之半導體裝置514(參照第a]圖炙 第104圖）中第1至第3絕緣體71〇β、72〇、no之構造， 半導體裝置521之其他構造基本上係與前述之半導體裝置 514相同。此外，半導體裝置521可藉組合例如半^妒裝 置510、514之製造方法來製造。 版、 精由電力用半導體裝置520,即可獲得與電力用半導 體裝置510、514相同之效果。 第22實施形態 314675 45 1225711 第126圖為用以說明第22實施形態中之電力用半導體 裝置522之平面圖，第127圖係顯示第126圖中之127-127 線之剖面圖，第1 2 8圖係顯示第1 2 6圖中之1 2 8 -1 2 8線之 剖面圖。 電力用半導體裝置522具有組合半導體裝置510(參照 第79圖至第81圖）與半導體裝置515(參照第1〇5圖至第 107圖）之構造。具體而言，半導體裝置522係具有：於前 述之半導體裝置51 〇(參照第79圖至第81圖）中如半導體裝 置515(麥照第105圖至第1〇7圖）般設置有複數之p型層 620C第2部分622之構造，半導體裝置522之其他構造基 本上係述之半導體裝置51〇相同，換言之，半導體裝 置522具有除去前述之半導體裝置515(參照第1〇5圖至第 107圖）中第1至第3絕緣體7l〇B、72〇、73〇之構造，半 導體裝置522之其他構造基本上係與前述之半導體裝置 相同此外，半導體裝置522可藉組合例如半導體裝 置5 1 0、5 1 5之製造方法來製造。 猎由電力用半導體裝置522，即可獲得與電力用半導 體裝置5 10、515相同之效果。 第23實施形態 第129圖為用以說明第23實施形態中之電力用半導體 裝置523之平面圖，第130圖係顯示第129圖_之13〇“3〇 線之剖面圖，f 131圖係、顯示第129圖中之131]31線之 剖面圖。 電力用半導體裝置523具有組合半導體裝置51〇(參照 314675 46 1225711 第79圖至第81圖）與半導體裝置5i6(參照第⑽圖至第 U〇圖）之構造。具體而言’半導體裝置523具有將半導體 裝置別（參照第79圖至f 81圖）中之6憲變換為 半導體裝置516(參照第1()8圖至第11〇圖）之？型層62〇£ 之構造，半導體裝置523《其他構造基本上係肖前述之半 導體裝置5 10相同。換言之，半導體裝置523具有除去前 述之半^體裝置516(芩照第1〇8圖至第11〇圖）中第i至第 3絕緣體71()C、72()、73()之構造，半導體裝置⑵之其他 構造基本上係與前述之半導體裝置516相同。此外，半導 體裝置523可藉組合例如半導體裝置51〇、516之製造方法 來製造。 藉由電力用半導體裝置523,即可獲得與電力用半導 體裝置510、516相同之效果。 第24實施形態 弟132圖為用以說明第24實施形態中之電力用半導體 裝置524之平面圖，第133圖係顯示第132圖中之133_133 線之剖面圖，第134圖係顯示第132圖中之134-134線之 剖面圖。 電力用半導體裝置524具有組合半導體裝置51〇(參照 苐79圖至第81圖）與半導體裝置517(參照第ill圖至第 113圖）之構造。具體而言，半導體裝置524具有將半導體 裝置510(參照第79圖至第81圖）中之p型層620C變換為 半導體裝置517(參照第111圖至第113圖）之p型層620F 之構造，半導體裝置524之其他構造基本上係與前述之半 314675 47 1225711 導體裝置510相同。換言之，半導體裝置⑶具有除去前 述之半導體裝置517(參照第in圖至第113圖）中第i至第 3絕緣體710C、720、73〇之構造，半導體裝置似之其他 2造基本上係與前述之半導體裝置517相同。此外，半導 體裝置524可藉組合例如半導體裝置5 1〇、517之製造方法 來製造。 即可獲得與電力用半導 藉由電力用半導體裝置5 24 體裝置510、517相同之效果。 苐25實施形態 第135圖以及第136圖係用以說明實施形態25中之半 導體裝置525之剖面圖。此外，帛135圖以及第136圖係 對應於例如第3圖以及第4圖。電力用半導體裝置525具 有：將前述之半導體裝置501(參照第3圖及第4圖）中n + 型基板600變換為含有高濃度p型雜質之对型矽基板6〇〇b 之構造，半導體裝置525之其他構造基本上係與半導體裝 置5〇1相同。亦即，半導體裝置525包含做為電力用半導_ 體元件 800 之 IGBT(Insulated Gate Bip〇lar Transist〇r)。藉 由該半導體裝置525,亦可獲得與半導體裝置5〇1相同之 效果。 此外，半導體裝置525雖為所謂的不具有緩衝之構造 (non-punchthrough(NPT)構造），但其可變形為在p +型基板 600B與外延層610間設有做為緩衝之n +型層之構造 (pUchthr〇Ugh(PT)構造）。此外，亦可將IG]BT用於半導體 裝置502至5 24。此外，半導體裝置5〇1至525中之上述 314675 48 之耐壓構造等可應用於將例如反向器或其驅動電路、保護 電路等做在一個晶片中之HVIC(High Voltage lntegmed Circuit)。 第1至2 5實施形態之變形例 電力用半導體裝置5〇1至525之要素，除上述例子以 外也可進行其他種種組合。舉例而言，可將p型層(參 照例如第60圖及第61圖）以及p型層62〇D(參照例如第1〇〇 圖及第ιοί圖）之第i部分621變換為p基底層62ib(參昭、 2如第46圖及第47圖），藉由如此之半導體裝置亦可獲得 如述之效果。 此外，在電力用半導體裝置5〇1等中，改變半導體之 導電型亦可獲得相同之效果。亦，例如：p通道型之功 率-MOSFET亦可用做為半導體裝置5〇1之電力用半導體元 件 800 〇 & 此外，閘極絕緣膜840亦可採用氧化矽以外之絕緣 體，有鐘於此電力用半導體元件8〇〇亦包含組_咖

Insulator Semiconductor)型之電晶體構造。 此外，鋁電極與矽之間，例如可在閘極鋁電極812與 問極多⑭電極8 i i之間插人阻障金屬（kb⑽叫，= 此接合電阻將下降，而可實現特性提升。 此外，半導體材料與絕緣體材料並不偏限於上述例示 之石夕與氧切。此外，彳以多^以外的電極材料，例如 w-Sl或A1等形成電極811,8ub，可以τί/Ν_合全以 的電極材料’例如Ti/Nl/Ag合金或ai/Mq/Ni/Au合全 314675 49 及極包極830。以不同的材料形成亦可獲得與 效果。 j邋相同之 (發明之效果） 藉由本發明，不但可減少照相製版工程之 娜，同日， 可改善因削減工程所引起之耐壓降低之問題。 ^ 【圖式簡單說明】 第1圖為用以說明第1實施形態之電力用半導體事置 之平面圖。 苐2圖為弟1圖中以虛線環繞之部分2之擴大圖。 第3圖為第2圖中之3-3線之剖面圖。 第4圖為第2圖中之4-4線之剖面圖。 第5圖為第3圖之部分擴大圖。 苐6圖為弟1圖中以虛線環繞之部分6之擴大圖。 第7圖（a)至（c)為用以說明第1實施形態之電力用半導 體裝置之製造方法之剖面圖。 第8圖（a)至（c)為用以說明第1實施形態之電力用半導 體裝置之製造方法之剖面圖。 第9圖（a)至（c)為用以說明第！實施形態之電力用半導 體裝置之製造方法之剖面圖。 第10圖（a)至（c)為用以說明第1實施形態之電力用半 導體裝置之製造方法之剖面圖。 第11圖（a)至（c)為用以說明第1實施形態之電力用半 導體裝置之製造方法之剖面圖。 第12圖（a)至（c)為用以說明第1實施形態之電力用半 50 314675 1225711 導體裝置之製造方法之剖面圖。 第13圖（a)至（c)為用以說明第1實施形態之電力用半 導體裝置之製造方法之剖面圖。 第14圖（a)至（c)為用以說明第1實施形態之電力用半 導體裝置之製造方法之剖面圖。 第15圖（a)至（c)為用以說明第1實施形態之電力用半 導體裝置之製造方法之剖面圖。 第16圖（a)至（c)為用以說明第1實施形態之電力用半 導體裝置之製造方法之剖面圖。 第17圖（a)至（c)為用以說明第1實施形態之電力用半 導體裝置之製造方法之剖面圖。 第18圖（a)至（c)為用以說明第1實施形態之電力用半 導體裝置之製造方法之剖面圖。 第19圖（a)至（c)為用以說明第1實施形態之電力用半 導體裝置之製造方法之剖面圖。 第20圖（a)至（c)為用以說明第1實施形態之電力用半 導體裝置之製造方法之剖面圖。 第21圖（a)至（c)為用以說明第1實施形態之電力用半 導體裝置之製造方法之剖面圖。 第22圖（a)至（c)為用以說明第1實施形態之電力用半 導體裝置之製造方法之剖面圖。 第23圖為用以說明第1實施形態之電力用半導體裝置 之圖表。 第24圖為用以說明比較用電力用半導體裝置之圖 314675 1225711 表。 第25圖為用以說明第2實施形態之電力用半導體裝置 之平面圖。 第26圖為第25圖中之26-26線之剖面圖。 第27圖為第25圖中之27-27線之剖面圖。 第28圖（a)至（c)為用以說明第2實施形態之電力用半 導體裝置之製造方法之剖面圖。 第29圖（a)至（c)為用以說明第2實施形態之電力用半 導體裝置之製造方法之剖面圖。 第30圖（a)至（c)為用以說明第2實施形態之電力用半 導體裝置之製造方法之剖面圖。 第3 1圖（a)至（c)為用以說明第2實施形態之電力用半 導體裝置之製造方法之剖面圖。 第32圖（a)至（c)為用以說明第2實施形態之電力用半 導體裝置之製造方法之剖面圖。 第33圖（a)至（c)為用以說明第2實施形態之電力用半 導體裝置之製造方法之剖面圖。 第34圖（a)至（c)為用以說明第2實施形態之電力用半 導體裝置之製造方法之剖面圖。 第35圖（a)至（c)為用以說明第2實施形態之電力用半 導體裝置之製造方法之剖面圖。 第36圖（a)至（c)為用以說明第2實施形態之電力用半 導體裝置之製造方法之剖面圖。 第37圖（a)至（c)為用以說明第2實施形態之電力用半 52 314675 1225711 導體裝置之製造方法之剖面圖。 第38圖（a)至（c)為用以說明第2實施形態之電力用半 導體裝置之製造方法之剖面圖。 第39圖為用以說明第3實施形態之電力用半導體裝置 之平面圖。 第40圖為第39圖中之40-40線之剖面圖。 第41圖為第39圖中之41-41線之剖面圖。 第42圖為用以說明第4實施形態之電力用半導體裝置 之平面圖。 第43圖為第42圖中之43-43線之剖面圖。 第44圖為第42圖中之44-44線之剖面圖。 第45圖為用以說明第5實施形態之電力用半導體裝置 之平面圖。 第46圖為第45圖中之46-46線之剖面圖。 第47圖為第45圖中之47-47線之剖面圖。 第48圖為用以說明第5實施形態之電力用半導體裝置 之製造方法之剖面圖。 第49圖為用以說明第5實施形態之電力用半導體裝置 之其他的製造方法之剖面圖。 第50圖為用以說明第6實施形態之電力用半導體裝置 之平面圖。 第51圖為第50圖中之5卜51線之剖面圖。 第52圖為第50圖中之52-52線之剖面圖。 第53圖為用以說明第7實施形態之電力用半導體裝置 53 314675 1225711 之平面圖。 第54圖為第53圖中之5 4-54線之剖面圖。 第55圖為第53圖中之55-55線之剖面圖。 第56圖為用以說明第8實施形態之電力用半導體裝置 之平面圖。 第57圖為第56圖中之5 7-57線之剖面圖。 第58圖為第56圖中之58-58線之剖面圖。 第59圖為用以說明第9實施形態之電力用半導體裝置 之平面圖。 第60圖為第59圖中之60-60線之剖面圖。 第61圖為第59圖中之61-61線之剖面圖。 第62圖為第60圖之部分擴大圖。 第63圖（a)至（c)為用以說明第9實施形態之電力用半 導體裝置之製造方法之剖面圖。 第64圖（a)至（c)為用以說明第9實施形態之電力用半 導體裝置之製造方法之剖面圖。 第65圖（a)至（c)為用以說明第9實施形態之電力用半 導體裝置之製造方法之剖面圖。 第66圖（a)至（c)為用以說明第9實施形態之電力用半 導體裝置之製造方法之剖面圖。 第67圖（a)至（c)為用以說明第9實施形態之電力用半 導體裝置之製造方法之剖面圖。 第68圖（a)至（c)為用以說明第9實施形態之電力用半 導體裝置之製造方法之剖面圖。 54 314675 1225711 第69圖（a)至（c)為用以說明第9實施形態之電力用半 導體裝置之製造方法之剖面圖。 第70圖（a)至（c)為用以說明第9實施形態之電力用半 導體裝置之製造方法之剖面圖。 第71圖（a)至（c)為用以說明第9實施形態之電力用半 導體裝置之製造方法之剖面圖。 第72圖（a)至（c)為用以說明第9實施形態之電力用半 導體裝置之製造方法之剖面圖。 第73圖（a)至（c)為用以說明第9實施形態之電力用半 導體裝置之製造方法之剖面圖。 第74圖（a)至（c)為用以說明第9實施形態之電力用半 導體裝置之製造方法之剖面圖。 第75圖（a)至（c)為用以說明第9實施形態之電力用半 導體裝置之製造方法之剖面圖。 第76圖（a)至（c)為用以說明第9實施形態之電力用半 導體裝置之製造方法之剖面圖。 第77圖（a)至（c)為用以說明第9實施形態之電力用半 導體裝置之製造方法之剖面圖。 第78圖為用以說明第9實施形態之電力用半導體裝置 之圖表。 第79圖為用以說明第1 0實施形態之電力用半導體裝 置之平面圖。 第80圖為第79圖中之80-80線之剖面圖。 第81圖為第79圖中之81-81線之剖面圖。 55 314675 1225711 第82圖（a)至（c)為用以說明第10實施形態之電力用半 導體裝置之製造方法之剖面圖。 第83圖（a)至（c)為用以說明第10實施形態之電力用半 導體裝置之製造方法之剖面圖。 第84圖（a)至（c)為用以說明第10實施形態之電力用半 導體裝置之製造方法之剖面圖。 第85圖（a)至（c)為用以說明第10實施形態之電力用半 導體裝置之製造方法之剖面圖。 第86圖（a)至（c)為用以說明第10實施形態之電力用半 導體裝置之製造方法之剖面圖。 第87圖（a)至（c)為用以說明第10實施形態之電力用半 導體裝置之製造方法之剖面圖。 第88圖（a)至（c)為用以說明第10實施形態之電力用半 導體裝置之製造方法之剖面圖。 第89圖（a)至（c)為用以說明第10實施形態之電力用半 導體裝置之製造方法之剖面圖。 第90圖（a)至（c)為用以說明第10實施形態之電力用半 導體裝置之製造方法之剖面圖。 第91圖（a)至（c)為用以說明第10實施形態之電力用半 導體裝置之製造方法之剖面圖。 第92圖（a)至（c)為用以說明第10實施形態之電力用半 導體裝置之製造方法之剖面圖。 第93圖為用以說明第11實施形態之電力用半導體裝 置之平面圖。 56 314675 1225711 第94圖為第93圖中之94-94線之剖面圖。 第95圖為第93圖中之95-95線之剖面圖。 第96圖為用以說明第1 2實施形態之電力用半導體裝 置之平面圖。 第97圖為第96圖中之97-97線之剖面圖。 第98圖為第96圖中之98-98線之剖面圖。 第99圖為用以說明第1 3實施形態之電力用半導體裝 置之平面圖。 第100圖為第99圖中之100-100線之剖面圖。 第101圖為第99圖中之101-101線之剖面圖。 第1 02圖為用以說明第1 4實施形態之電力用半導體裝 置之平面圖。 第103圖為第102圖中之103-103線之剖面圖。 第104圖為第102圖中之104-104線之剖面圖。 第1 05圖為用以說明第1 5實施形態之電力用半導體裝 置之平面圖。 第106圖為第105圖中之106-106線之剖面圖。 第107圖為第105圖中之10 7-107線之剖面圖。 第1 08圖為用以說明第1 6實施形態之電力用半導體裝 置之平面圖。 第109圖為第108圖中之109-109線之剖面圖。 第110圖為第108圖中之110-110線之剖面圖。 第111圖為用以說明第1 7實施形態之電力用半導體裝 置之平面圖。 57 314675 1225711 第112圖為第111圖中之112-112線之剖面圖。 第113圖為第111圖中之113-113線之剖面圖。 第11 4圖為用以說明第1 8實施形態之電力用半導體裝 置之平面圖。 第115圖為第114圖中之115-115線之剖面圖。 第116圖為第114圖中之116-116線之剖面圖。 第11 7圖為用以說明第1 9實施形態之電力用半導體裝 置之平面圖。 第118圖為第117圖中之118-118線之剖面圖。 第11 9圖為第11 7圖中之11 9-11 9線之剖面圖。 第120圖為用以說明第20實施形態之電力用半導體裝 置之平面圖。 第121圖為第120圖中之121-121線之剖面圖。 第122圖為第120圖中之122-122線之剖面圖。 第1 23圖為用以說明第2 1實施形態之電力用半導體裝 置之平面圖。 第124圖為第123圖中之124-124線之剖面圖。 第125圖為第123圖中之125-125線之剖面圖。 第126圖為用以說明第22實施形態之電力用半導體裝 置之平面圖。 第127圖為第126圖中之127-127線之剖面圖。 第128圖為第126圖中之128-128線之剖面圖。 第129圖為用以說明第23實施形態之電力用半導體裝 置之平面圖。 58 314675 1225711 8 11 χ 多晶矽膜 813 溝渠 8 29 源極接觸孔 820、820B源極電極（主電極) 8 4 0、8 6 0閘極絕緣膜 911 氧化膜 812 閘極鋁電極 819 閘極接觸孔 850 罩蓋氧化膜 8 3 0 汲極電極（主電極） 901、902、903、904光阻劑圖案 Wl、W2電度 60 314675

Claims (1)

1225711 f正替換頁 条年9月4曰 第92113021號專利申請案 申請專利範圍修正本 (93年7月29曰） 1. 一種電力用半導體裝置’其係在具有中央領域與外周領 域之元件配置部内含有電力用半導體元件之電力用半、 導體裝置，具備·· 包含橫跨前述中央領域與前述外周領域之主面之 第1導電型之第1半導體層； 在前述中央領域内具有帛i開口且言史在前述主面 上，包含形成前述第1開口之侧面之第丨絕緣體； 設在前述第i絕緣體之前述側面上而縮小前述第i 開口之第2絕緣體；以及 電型之第2半導體層， 前述帛2半導體層包含··在前述巾央領 述電力用半導體元件之一部分， 外7刖 别者刖述外周領域側 延伸而與前述第1絕緣體相向之第】部分， 前述電力用半導體裝置還具備： 〇又在則述主面中之前述第1部分之开彡忐A 前述第1部分t #、f p J 丨刀之形成領域内，在 刀之别述形成領域中之前述 成前述f相何h件的另 Μ巾央錢内形 領域側延伸而盥前述當9組矣4知，且朝著前述外周 之第3半導體層。 之則4第1導電型 2.如申請專利範圍第i 項之電力用+導體裝置，其尹，前 (修正本）3M675 1 述第1絕緣體還包含··設在前述第2半導體層之前述第 1部分的外側，且到達前述主面之至少〗個第2開口， 前述第2半導體層還包含··與前述至少〗個第2開 口相向而設在前述主面内之前述第2導電型的至少一 個第2部分。 3·如申請專利範圍第2項之電力用半導體裝置，其中，前 述至少丨個第2部分係設成與前述第〗部分分開而設j 但在前述電力用半導體裝置動作時前述至少丨個第2部# 分附近之空乏層會與前述第丨部分附近之空乏層相 接。 9 參 4. 5. 6. 如申請專利範圍第3項之電力用半導體裝置，其中，前 述至少1個第2部分係包含互相分開而設之複數個第2 部分’且前述i數個帛2部分係設成在前述動作時各第 2部分附近之空乏層會與相鄰之第2部分附近之空乏声 相接。 9 _ 如申請專利範圍第2項之電力用半導體裝置，其中，前 :至少1個第2部分係與前述第i部分相連。 ::電力用半導體裝置之製造方法，其係在具有中央領 3 ”外周領域之元件配置部内含有電力用半導體元件 之電力用半導體裒置之製造方法，具備： 準備第1導電型之第1半導體層之步驟， 月,J述第1半導體層係包含·· A 5引述中央領域與前述外周領域之主面， 前述製造方法還具備·· (修正本）314675 2 愤跨前述中央領域與 卜周領域而在前述 面上形成第1絕緣膜之步驟； (c)使前述第1絕緣膜開口， 口之第1絕緣體之步驟; $成具有至少1個開 ⑷透過前述至少 *〇V 4+' 1 'if /主入方式注入 刚述苐1導電型相反之第2 — r .. _ 守尾型的雜質之步驟； (e)在則述步驟（d)後實施熱處理之步驟； ⑴以填埋前述至少一個開口的 膜之步驟；以及 7成第2、、，邑緣 (g)回蝕前述第2絕緣膜之步驟， 口，前述至少1個開口包含:前述中央領域内的第U =步驟（C)包含：⑷-υ在前述第i絕緣膜形成韵 述第1開口之步驟， 則述步驟⑷包含：(d)」)透過前述第i開口以離子 注入方式注人前述第2導電型之前述雜質，在前述主面 内形成前述第2導電型之第2半導體層的…分之步 驟， 述步驟（g)包含：⑷])利用前述第2絕緣膜，右 形成前述第1開口之前述第1絕緣體的側面上形成第： 絕緣體’而縮小前述第1開口之步驟， 月ίι述製造方法還具備： Jh)在前述步驟(g)之後，在具有前述第2絕緣體的 狀態下，透過前述第丨開口以離子注入方式注入前述筹 (修正本）314675 3 1導電型之雜質，而在前述主面中之 、上 ， < 月,J述第1部分的形 成領域内形成前述第1導電型的第3丰道 卞导體盾之步驟。 如申請專利範圍第6項之電力用半導 卞導體裝置之製造方 法，其中，還具備： (i)在前述步驟（h)之後去除前述筮 之步驟。 弟1及第2絕緣體 8· 如申請專利範圍第6項之電力用半導體裝置之製 法，其中， 前述至少1個開口還包含在前述外周領域内的至 少1個第2開口， 前述步驟⑷還包含：（e)_2)在前述外周領域中 述第"邑緣膜上形成前述至少i個第2開口之牛驟 前述步驟⑷還包含··⑷-2)透過前述至少〔 開口以離子注人方式、、主人Α、+, μ ^ ζ 主入方式…返第2導電型之前述雜 貝而在刖述主面内形成前述第2半導 2部分之步驟， …導層的至少i個第 前述步驟（g)還包含：（g)_2U||用今、+、势。 ^ ^ ? 利用刖述第2絕緣膜， 王夕1個第2開口之步驟。 9·如申請專利範圍第 貝之電力用+導體裝置之製造方 法其中，還具備·· 去除(丄::述步驟⑻之後將前述第1至第3之絕緣體 1〇·如申凊專利範圍第8項或第9項之電力用半導體裝置之 (修正本）314675 4 製造方法，其中， 二以前述至少1個第2部分與前述第i部分分開而 電力用半導體裝置動作時前述至少i個第 2J刀附近之空乏層會與前述第 ^ θ曰，、月』砍弟1 一分附近之空乏層相 連之万式設定前述至少1個第 >、+、μ 夕丄1U弟2開口的位置及大小、以 及則述步驟（d)_2)與（e)的條件。 U•如申請專利範圍第1〇 牙項之電力用+導體裝置之製造 法’其中， μ至少i個第2部分係包含相互分開設置 個第2部分， 夂双 且以在前述動作時各第2部分附近之空乏層會盘 相鄰之第2部分附近 ^ 二乏層相連之方式設定前述至 少1個第2開口的位番 置及大小、以及前述步驟（4)-2)與 (e)的條件。 /' 12·如申請專利範圍第8工苜弋赞夕+丄 員或第9項之電力用半導體裝置之 製造方法，其中， 係以使前述至，丨、 、 1個第2部为與前述第1部分相連 之方式設定前述至少〗 個第2開口的位置及大小、以及 前述步驟（d)-2)與（e)的條件。 (修正本）314675