[go: up one dir, main page]

TWI222195B - Method for fabricating heat sink of semiconductor packaging substrate - Google Patents

Method for fabricating heat sink of semiconductor packaging substrate Download PDF

Info

Publication number
TWI222195B
TWI222195B TW092109195A TW92109195A TWI222195B TW I222195 B TWI222195 B TW I222195B TW 092109195 A TW092109195 A TW 092109195A TW 92109195 A TW92109195 A TW 92109195A TW I222195 B TWI222195 B TW I222195B
Authority
TW
Taiwan
Prior art keywords
heat
heat sink
layer
heat dissipation
photoresist layer
Prior art date
Application number
TW092109195A
Other languages
English (en)
Other versions
TW200423347A (en
Inventor
Jiun-Shian Yu
Shih-Ping Hsu
Lin-Yin Wong
Jiun-Ting Lin
Original Assignee
Phoenix Prec Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phoenix Prec Technology Corp filed Critical Phoenix Prec Technology Corp
Priority to TW092109195A priority Critical patent/TWI222195B/zh
Application granted granted Critical
Publication of TWI222195B publication Critical patent/TWI222195B/zh
Publication of TW200423347A publication Critical patent/TW200423347A/zh

Links

Classifications

    • H10W90/754

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

五、發明說明(1) 【發明所屬之技術領域】 本發明係有關於丰墓 尤指利用電鍍方式在散熱片上::f板,散熱片製作方法, 該散埶片内後於半I鱗、、 ;成凸部之製作方法,係必 狀…乃η甘入孓牛導體封裝基 俾將 【先前技術】 隨著積體電路製造技術的進步, 越來越多的半導體元件。 日日片上可沉積 過护士 七夕田於母一個丰導體元件在運从耳 過麁中,Α夕或少都會耗散出 :?作的 ί件積集度的增力…吏得單-晶片所耗散;導體 2越多。若不能提供一有 :、:也越 導致該晶片無*正常運2 f w #作溫度以上’進而 的情形下,半導運作,甚至影響晶片之壽命。在 之封裝基板中,掣;片〗3:耗散係藉由在半導體晶片 達成。 “…導熱材料所構成的散熱結構來 凊參閱第1圖,其係顯示習知 J結t半導體封裝基板。該半 中以導熱= 乍為散 ί —上表面100及-下表面101之散孰片t基板1包括一具 :、片10上表面1〇〇之上樹脂層n、一壓厶10、一壓合於該散 表面101之下樹脂層12、一形成於該上二於該散熱片10下 =3、-形成於該下樹㈣12< 11之上電路 導電检15與導熱拾16。為保護上下層=14、以及複數個 路層,該下電路層14上分別塗覆有— 故於該上電 。亥政熱片10係内嵌於該半導體封裴基中17、18。 1222195 五、發明說明(2) --- 該半導體封裝基板1之散熱結構。此外,並於該散熱片i 〇 上鑽鑿有複數個導通孔11 〇,用以裝設該複數個導電栓i 5 及複數個導熱栓1 6。當該上樹脂層丨丨及該下樹脂層丨2之絕 緣樹脂壓合於該散熱片1 0後,該絕緣樹脂得填滿該散埶 之導通孔11 0。 ” 该上電路層1 3係佈置於該上樹脂層丨丨之表面,並於i 上設置有複數個打線墊131,俾於該上電路層13覆蓋一声、 拒銲層17之後,該打線墊131得露出該拒銲層17之開口 : 以供金線161得以電性連接該晶片ι6〇與該基板卜 該下電路層1 4係佈置於該下樹脂層丨2之表面,並於其 上设置有複數個銲球墊1 4 1,俾於該下電路層丨4覆蓋一層 拒銲層1 8之後,該複數個銲球墊丨4丨得露出該拒銲層丨8之 開口,以供該複數個銲球墊1 4 1與銲球1 9相連接。 該複數個導電栓1 5係貫穿該上樹脂層1卜該散熱片i 〇 之導通孔11 0及該下樹脂層1 2使上電路層丨3與下電路層j 4 得以相互電性連接。其中,該導電栓丨5之口徑係小於該導 通孔1 1 0之口徑,且於該導電栓丨5與該導通孔!丨〇之間隙填 充有絕緣樹脂以防止短路發生。 該複數個導熱栓1 6亦係貫穿該上樹脂層11、該散熱片 1 0之導通孔1 1 0及該下樹脂層1 2使該晶片1 6 0上所產生之熱 量得以傳導至該散熱片1 〇,以達到散熱的功能。 在實施封裝時,將至少一個半導體晶片1 6 〇以絕緣傳 熱膠(未圖示)黏著於該基板具有導熱栓1 6之表面置晶區 域,使晶片上所產生的熱量得以藉由該晶片1 6 0底部之絕
17172 全懋.ptd 第9頁 1222195 五、發明說明(3) ' ' ------- 緣傳熱膠(未圖不)傳導道# ,ln Μ# # 亥導熱栓16,再傳導至該散熱 “、:丄Ϊ : Ϊ f的㈣。該上電路層13之打線墊131係 而與晶片160上之銲墊相連接。為保護 呑亥晶片1 6 0不受外界雷性+搞 1 pg , , „ t!丨^^ 干擾可用一封膠1 62包覆於該晶 ί ϋΛ其Λ °最&,將複數個料19連接於該 ϋϊ; 銲球墊141上,以完成具散熱結構之半 ^而上述以導熱栓作為散熱結構之半導體封裝件 功妒之篓赦扒甘#產生之熱1傳送至散熱片以完成散熱 ^ 導…、裎,/、與晶片之接觸截面積極小,且因1係穿 熱片之中故為其製作過程增加了許多不必要步 必要的製作成本。个&理心,亦同時增加了許多不 有鑑於上述習知半導體 專利公報第457836號公告中板之缺點,於中華民國 封裝基板結構及其製作方法5路::⑧「具高散熱半導體 該項專利公告中所揭露之且ϋ f芩閱第2圖,其中顯示 拓。兮主遗抽u # 具w散熱結構之半導體封萝美 板。该丰導體封裝基板2包括—苒千 T裝基 面201之散熱片20、一壓人於ς = 一上表面20 0及—下表 脂層2卜一壓合於該散埶片欠熱片20上表面2 0 0之上樹 一形成於該上樹脂層21Ζ 下表面20 1之下樹脂層22、 層22之下電路層24、以 -形成於該下樹脂 該散熱片20亦内嵌於兮=導電检25。 攝,其具有〆上凸部202、
1222195 五、發明說明(4) 一中心部2 0 3及一下凸部2 0 4。此外,並於該散熱>i 2 0上鑽 鑿有複數個導通孔2 1 0,用以裝設該複數個導電栓2 5。當 該上樹脂層2 1及該下樹脂層2 2之絕緣樹脂壓合於該散熱片 2 0後,該絕緣樹脂得填滿該散熱片之導通孔2 1 0。 該上電路層2 3係佈置於該上樹脂層2 1之表面,並於其 上設置有複數個打線墊2 3 1,俾於該上電路層2 3覆蓋一層 拒銲層2 7之後,該打線墊2 3 1得露出該拒銲層2 7之開口’ 以供金線2 6 1電性連接該晶片2 6 0與該基板2。 該下電路層2 4係佈置於該下樹脂層2 2之表面,並於其 上設置有複數個銲球墊2 4 1,俾於該下電路層2 4覆蓋一層 拒銲層2 8之後,該複數個銲球墊2 4 1得露出該拒銲層2 8之 開口’以供該複數個銲球墊2 4 1與銲球2 9相連接。 該複數個導電栓2 5係貫穿該上樹脂層2卜該散熱片2 0 之導通孔2 1 0及該下樹脂層2 2使上電路層2 3與下電路層2 4 得以相互電性連接。其中,該導電栓2 5之口徑係小於該通 孔2 1 0之口徑,且於該導電拴2 5與該導通孔2丨〇之間隙填充 有絕緣樹導脂以防止短路發生。 在實施封裝時,將至少一個半導體晶片2 6 〇以絕緣傳 熱膠(未圖示)黏著於該散熱片2 〇之凸部2 〇 2上,使該晶 片2 6 0所產生的熱量得以藉由該晶片2 6 〇底部之絕緣傳熱膠 (未圖示)直接傳導至該散熱片2 〇,以達到散熱的目的, 並利用複數條金線2 6 1以電性連接該上電路層2 3之打線墊 2 3 1與晶片2 6 0上之電極,而為保護該晶片2 6 〇不受外界電 性干擾’可用一封膠2 6 2包覆於該晶片2 6 0及該金線2 6 1之
17172 全慰.ptd 第11頁 1222195 五、發明說明(5) 之後,將複數個銲球2g連接於該半 銲球墊24 1上,以—忐且古私也^ ♦霞封裝基板2之 雖缺,>南散熱結構之半導體封裝。 μ 述之具咼散熱結構之半導體封梦其4 ^ 直接將半導體晶片透過-絕緣傳熱膠以安置ί 土 =藉由 徒i、較好的散熱效果及較低的製作 樽 ,上製作如第2圖戶斤示之具有凸部之散熱片乍係成本姓, 式完成的。而使用姓刻的製作方法會產手括透過?方 不良、浪費散熱材料及姑刻不均勾等缺點。=片形狀
示,其中說明傳統上之具高散埶结構 I 之耑埶创从士上 …口稱之牛導體封裝基板中 月文…、片IL作方法之各步驟,且其内容 τ 論。 ,、門谷將於下文中進行討 請參閱第3Α圖,其中顯示一尚未進行加工 斤構成八中以鋼為較佳之選擇。該散熱材料3 〇 〇且有— —下表面3〇2a。進行敍刻製程之前/可先行 對4上表面及下表面進行表面平面化處理。 請參閱第3B圖。分別於該散熱材料3〇〇之上表面3〇1 上及下表面3 0 2a上以一層光阻層310及光阻層32〇覆蓋其1 形^有凸部之部份。因此,該散熱材料3 〇 〇於未被光阻層 覆蓋之部分形成上外緣表面303 a及下外緣表面3〇4a,而為 該光阻層所覆蓋欲形成有凸部之部分則形成上凸部表面… 30 lb及下凸部表面3 0 2b。由於蝕刻製程並不會侵蝕由光阻 層覆蓋的部份,故蝕刻製程係從該上外緣表面3 〇 3 a及該下 外緣表面3 0 4 a開始進行。
17172 全懋.ptd 1222195 五、發明說明(6) 請參閱第3C圖’其中顯示對散熱材料3 0 0進行適當之 蝕刻後所形成之散熱材料3 〇 〇。如圖所示,其中以虛線包 覆的區域為該散熱材料3 〇 〇被蝕刻去除之部分3 〇 5,使得該 散熱材料3 0 0之上下表面上形成新的上外緣表面3 〇 3b及新 白勺下外緣表面304b。此外,蝕刻製程完成後在該散熱材料 30 0上形成一上凸部3〇1及一下凸部3〇2。 請/閱第3D圖,其中顯示移除覆蓋於該散熱材 β Μ β + _ 先層32〇後所完成之用於具高 散熱結構之丰導體封裝基板之散熱片3〇。 根據上述之散埶片制祚古、土 π t 土 表面的平面性盔法達到^ & μ此外,由於蝕刻製程對於 ”无違到較佳的控制,使得所制、土 +私勒ϋ /、有新的上外緣表面3 〇 3 b及新的 ^仏月… 不佳的缺點。再者,以姓刻的方式所卜=,匕之平, 易在新的蝕刻表面間形成蝕刻不二來之散熱片今 散熱片具有形狀不佳的缺點。-勾專問喊,使所製造之 T内容】 有鑑於上述之習知缺點,本 :種半導體封裝基板之散熱;G主要目的在於提供 製作半導體封裝基板之散熱片,以羽係利用電鑛方式 刻方ίί:散熱片時所造成散熱材料藝中利用# 本《月之另一目的在於提供篇之問題。 熱片製作方法,係藉由電鍍方 ::體封裝基板之散 乂牛導體封裝基板之散
17172全懋.ptd 第13頁 1222195 五、發明說明(7) 熱片,以避免習知技藝中利用蝕刻方式製作散熱片時,造 成之散熱片之平面性與蝕刻不均勻等缺點。 為了達到上述及其他目的,本發明之半導體封裝基板 之散熱片製作方法係包括下列步驟:首先,提供一散熱材 料,其中該散熱材料可為具有熱的良導性質之任何金屬或 非金屬材料,若所提供之散熱材料為非金屬或未具導電性 時,可在其表面先行形成一導電金屬層以利後續電鍍製程 之執行;接著,在該散熱材料之表面覆蓋一光阻層,並於 該光阻層上形成有至少一開口,以使該散熱材料之表面欲 形成有凸部之部份外露出該光阻層開口;然後,以電鍍的 方式在該散熱材料上外露出光阻層開口之表面,形成具適 當厚度之凸部;最後,將該光阻層移除即完成用於内嵌至 一半導體封裝基板之散熱片結構。 相較於習知技藝中利用蝕刻方式製作散熱片,本發明 以電鍍方法所製作之散熱片毋須移除任何散熱材料,以避 免造成散熱材料之浪費,進一步節省生產成本。再者,以 電鍍的方式所形成之凸部之外形可輕易地依照所覆蓋之光 阻層形狀來決定,故所製造之散熱片具有良好之外形;此 外,亦可避免習知利用蝕刻製程所造成之形狀不佳與蝕刻 不均勻等問題。 【實施方式】 請參閱第4圖,其中顯示本發明之半導體封裝基板之 散熱片製作方法之實施例各步驟示意圖。 請參閱第4A圖,首先提供一散熱材料4 0 0,其具有一
17172全懋.ptd 第14頁 1222195 五、發明說明(8) "' 上表面40la及一下表面4〇2a。該散熱材料4〇 〇可由金屬或 非金屬等任何熱的良導體所構成。然而,若該散熱材料 4 0 0為非金屬或未具導電性時,則需於其上表面40 la及下 ^面4 0 2a上預先形成一導電金屬層(未圖示),俾作為後 續電鍍所需之電流傳導路徑,其可由金屬、合金或堆疊數 層金屬層所構成,可選自銅、錫、鎳、鉻、鈦、銅/路&合 金或錫/$σ 3金所構成之組群之金屬所形成,惟依實際操 作的經驗,該導電膜較佳係由銅或鈀粒子(特別是無^鑛, 所構成,可藉由物理氣相沈積(PVD)、化學氣相沈積 又 (c V D )、無電錢或化學沈澱,例如濺鍍(s P u 11 e r i n g )、蒸 鍍(evaporation)、電弧蒸氣沈積(arc vapor deposition)、離子束濺鍍(i〇ri beam sputtering)、雷射 溶散沈積(laser ablation deposition)、電衆促進之化 學氣相沈積或有機金屬之化學氣相沈積等方法,形成於該 非金屬之散熱材料表面。 請參閱第4B圖,接著於該散熱材料4 0 0之上表面4〇la 及下表面4 0 2 a上利用印刷、旋塗或貼合等方式形成有一層 光阻層4 1 0及光阻層4 2 0,該光阻層可例如為乾膜或液態光 阻專光阻層(Photoresist),並於該光阻層41 〇及4 2 0上形 成有至少一開口 40 lb及40 2b以外露出該散熱材料4〇0中欲 形成有凸部之表面,另該散熱材料4 〇 〇中為該光阻層覆蓋 之部分則為上外緣表面403a及下外緣表面4〇4a。 請麥閱第4 C圖,然後對散熱材料4 〇 〇進行電鍍製程, 俾於該散熱材料40 0上沿著開口 40 lb形成一上凸^ 401,且
17172 全懋.Ptd 第15頁 1222195 五 沿 下 熱 、發明說明(9) 一__ = 成:下凸部40 2,使得該散熱材料4°〇之上 ». /成上凸部表面401 c及下凸部表面t 材料戶斤你4、士 n a zc。而該散 y成之凸邛厚度係可依據先前覆蓋於該4為 之光1¾ r〇 τΛ- 月文熱材制》 所Θ 4:層厗度以選擇。有關電鍍技術繁多,惟t 2 所周=製程技術,故未再予資述。 &乃業界 今二芩閱第4 D圖’最後移除覆蓋於該上外緣表 ;::卜緣表面4〇4a上之光阻廣41。及光阻層42象〇表:,及 於内嵌至丰慕辦料壯 即元成用 ^ * V體封波基板之散熱片4 0,俾使該散埶 ^ 有上凸部4〇1及下凸部4〇2,且該上凸部表面、電 4表面4 0 2 c位置係高於該散執片4 〇中先前 1吸 所覆蓋部分之外❹& 了⑤%月 :甲“為該光P且, 基板於後續ϋΐί 14〇3a及下外緣表面4〇4a,俾於嵌二 傻縯封裝製程時,以供至少一半導砍入 凸部表面。 日a接置於該 很據以上 製作方法,係 -凸部,因此 之外緣部分以 散熱材料與成 蓋至該散熱材 度,使得所製 性,藉以避免 性不佳等問題 之後,可 體封裝基板中 之說明,本發明 以電鍍方式在該 相較習知技藝中 形成一具相對凸 本。而且,透過 料表面,將可較 作出之散熱片具 習知利用蝕刻製 〇 之半導體 散熱材料 藉由蝕刻 部之散熱 適當形狀 佳地控制 有較佳之 程時,造 凸部之散 熱片未形 表面上形成 方法去除散 件’將可節 與厚度之光 該凸部之形 形狀與良好 成材料浪費 省 將該電鍍完成有 ’係藉由在該散 熱片内嵌於 成有凸部之 一半導 表面形
第16頁 1222195 五、發明說明(ίο) 成至少一絕緣層與至少一電路層,以形成一半導體封裝基 板,俾可提供至少一半導體晶片得以接置於該散熱片之凸 部上(如第2圖所示),以透該散熱片之凸部將晶片產生之 熱量傳導至外界。 本發明之半導體封裝基板之散熱片製作方法中係可在 一金屬或非金屬等良好散熱材料上利用電鍍方式於該散熱 材料上形成有至少一凸部,先前圖式中雖於該散熱材料之 上下表面皆形成有一凸部,而實際上該凸部亦可單獨形成 於該散熱材料一表面上,以供安置有一半導體晶片,亦或 於該散熱材料之一表面上電鍍形成有多數之凸部,以供接 置有多數之半導體晶片,惟以上所揭示之内容僅為本發明 之較佳實施例,並非用於侷限本發明之技術範圍。本發明 之實質技術内容係廣義地定義於以下之申請專利範圍中, 任何他人所完成之技術實體或方法若與下列申請專利範圍 完全相同或僅為等同之變更或修改,均得視為涵蓋於本發 明之精神及範疇之内。
17172 全懋.ptd 第17頁 1222195 圖式簡單說明 【圖示簡單說明】 第1圖係習知技藝之半導體基板剖面示意圖,其中顯 示以導熱栓作為散熱結構之半導體封裝基板; 第2圖係習知技藝之半導體封裝基板剖面示意圖,其 中顯示具有高散熱結構散熱片之半導體封裝基板; 第3A圖至第3D圖係習知技藝之半導體封裝基板高散熱 結構散熱片製作方法流程步驟之剖面示意圖;以及 第4A圖至第4D圖係本發明之半導體封裝基板之散熱片 製作方法流程步驟之剖面示意圖。 1 半導體封裝基板 10 散熱片 100 上表面 101 下表面 11 上樹脂層 110 導通孔 12 下樹脂層 13 上電路層 131 打線墊 14 下電路層 141 鲜球塾 15 導電栓 16 導熱栓 160 晶片 161 金線 162 封膠 17 拒銲層 18 拒銲層 19 輝球 2 半導體封裝基板 20 散熱片 200 上表面 201 下表面 202 上凸部 203 中心部 204 下凸部 21 上樹脂層 210 導通孔
17172 全懋.ptd 第18頁 1222195 圖式簡單說明 22 下 樹 脂 層 23 上 電 路 層 231 打 線 墊 24 下 電 路 層 241 銲 球 墊 25 導 電 栓 260 晶 片 261 金 線 262 封 膠 27 拒 銲 層 28 拒 辉 層 29 銲 球 30 散 熱 片 300 散 熱 材 料 301 上 凸 部 301a 上 表 面 301b 上 凸 部 表 面 302 下 凸 部 3 0 2a 下 表 面 3 0 2b 下 凸 部 表 面 3 0 3a 上 外 緣 表 面 3 0 3b 新 的 上 外 緣 表 面 3 0 4a 下 外 緣 表 面 3 0 4b 新 的 下 外 緣 表 面 305 去 除 部 310 光 阻 層 320 光 阻 層 40 散 熱 片 400 散 孰 材 料 401 上 凸 部 401a 上 表 面 401b 開 D 401c 上 凸 部 表 面 402 下 凸 部 4 0 2a 下 表 面 40 2b 開 σ 4 0 2c 下 凸 部 表 面 4 0 3a 上 外 緣 表 面 4 0 4a 下 外 緣 表 面 410 光 阻 層 420 光 阻 層
17172 全想.ptd 第19頁

Claims (1)

1222195 六、申請專利範圍 1. 一種半導體封裝基板之散熱片製作方法,其步驟包 括: 提供一散熱材料; 於該散熱材料表面覆蓋一光阻層,並使該光阻層 上形成有至少一開口以外露出該散熱材料; 利用電鍍方式於該散熱材料上外露出光阻層開口 之表面形成至少一凸部;以及 移除該光阻層。 2. 如申請專利範圍第1項之方法,其中該散熱片可内嵌至 半導體封裝基板中,並使至少一半導體晶片接置於該 散熱片凸部上,以有效逸散半導體晶片之熱量。 3. 如申請專利範圍第1項之方法,其中,該散熱材料為金 屬材料。 4. 如申請專利範圍第1項之方法,其中,該散熱材料為非 金屬材料。 5. 如申請專利範圍第4項之方法,其中,該非金屬之散熱 材料表面上形成有導電金屬層,俾作為後續電鍍製程 之電流傳導路徑。 6. 如申請專利範圍第5項之方法,其中,該導電金屬層可 由金屬及合金所組群組之任一者構成。 7. 如申請專利範圍第6項之方法,其中,該導電金屬層可 選自銅、錫、鎳、絡、鈦、銅-鉻合金及錫-船合金所 構成組群之任一者。 8. 如申請專利範圍第5項之方法,其中,該導電金屬層可
第20頁 17172 全懋.ptd 1222195 六、申請專利範圍 藉由物理氣相沈積(PVD)、化學氣相沈積(CVD)、無電 鍍沈積、化學沈澱、濺鍍(s p u 11 e r i n g )、蒸鍍 (evaporation)、電弧蒸氣沈積(arc vapor deposition)、離子束賤鍍(ion beam sputtering)、 雷射嫁散沈積(laser ablation deposition)、電漿促 進之化學氣相沈積及有機金屬之化學氣相沈積之任一 者方式,形成於該非金屬之散熱材料表面。
17172 全懲.ptd 第21頁
TW092109195A 2003-04-21 2003-04-21 Method for fabricating heat sink of semiconductor packaging substrate TWI222195B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW092109195A TWI222195B (en) 2003-04-21 2003-04-21 Method for fabricating heat sink of semiconductor packaging substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW092109195A TWI222195B (en) 2003-04-21 2003-04-21 Method for fabricating heat sink of semiconductor packaging substrate

Publications (2)

Publication Number Publication Date
TWI222195B true TWI222195B (en) 2004-10-11
TW200423347A TW200423347A (en) 2004-11-01

Family

ID=34432954

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092109195A TWI222195B (en) 2003-04-21 2003-04-21 Method for fabricating heat sink of semiconductor packaging substrate

Country Status (1)

Country Link
TW (1) TWI222195B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI446591B (zh) 2011-05-03 2014-07-21 旭德科技股份有限公司 封裝載板及其製作方法
TWI763319B (zh) * 2021-02-22 2022-05-01 矽品精密工業股份有限公司 電子封裝件及其製法

Also Published As

Publication number Publication date
TW200423347A (en) 2004-11-01

Similar Documents

Publication Publication Date Title
TWI237885B (en) Semiconductor device having carrier embedded with chip and method for fabricating the same
TWI451549B (zh) 嵌埋半導體元件之封裝結構及其製法
TWI220544B (en) Flip-chip type semiconductor device and method of manufacturing the same
TWI707410B (zh) 具散熱功能的晶片封裝模組及其製造方法
TW513793B (en) Chip-type semiconductor device
CN101295683A (zh) 改善散热与接地屏蔽功能的半导体装置封装结构及其方法
TWI611538B (zh) 封裝載板及其製作方法
TWI853295B (zh) 一種基於模製成型制程的封裝基板及其製造方法
CN106298742B (zh) 半导体封装件及其制造方法
TW200824073A (en) Heat-dissipation semiconductor package and fabrication method thereof
CN101228625B (zh) 具有镀金属连接部的半导体封装
CN111312670B (zh) 一种散热封装方法
CN116779453A (zh) 高导热嵌埋结构及其制作方法
CN112820713A (zh) 一种金属框架封装基板及其制造方法
TWI222195B (en) Method for fabricating heat sink of semiconductor packaging substrate
TWI260065B (en) Substrate and method for fabricating the same
TW201110250A (en) Package substrate structure and method of forming same
CN100411160C (zh) 半导体器件的热辐射结构及其制造方法
TWI246135B (en) Semiconductor element with under bump metallurgy structure and fabrication method thereof
TWI392071B (zh) 封裝結構及其製法
TWI355060B (en) Package substrate having semiconductor component e
TWI230427B (en) Semiconductor device with electrical connection structure and method for fabricating the same
CN223829833U (zh) 陶瓷封装基板
JPH02106956A (ja) 半導体装置及びその製造方法
TW463345B (en) Manufacturing process of enhanced direct heat dissipation type BGA substrate

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees