TWI220529B - Flash memory for improving write access time - Google Patents
Flash memory for improving write access time Download PDFInfo
- Publication number
- TWI220529B TWI220529B TW092123396A TW92123396A TWI220529B TW I220529 B TWI220529 B TW I220529B TW 092123396 A TW092123396 A TW 092123396A TW 92123396 A TW92123396 A TW 92123396A TW I220529 B TWI220529 B TW I220529B
- Authority
- TW
- Taiwan
- Prior art keywords
- buffer
- data
- page
- flag
- flash memory
- Prior art date
Links
- 230000015654 memory Effects 0.000 title claims abstract description 109
- 239000000872 buffer Substances 0.000 claims abstract description 127
- 238000012795 verification Methods 0.000 claims abstract 4
- 230000009471 action Effects 0.000 claims description 55
- 238000012790 confirmation Methods 0.000 claims description 37
- 239000000463 material Substances 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 5
- 230000004044 response Effects 0.000 abstract 1
- 238000001514 detection method Methods 0.000 description 6
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical group [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 244000025254 Cannabis sativa Species 0.000 description 1
- 235000012766 Cannabis sativa ssp. sativa var. sativa Nutrition 0.000 description 1
- 235000012765 Cannabis sativa ssp. sativa var. spontanea Nutrition 0.000 description 1
- 241000282376 Panthera tigris Species 0.000 description 1
- 244000046052 Phaseolus vulgaris Species 0.000 description 1
- 235000010627 Phaseolus vulgaris Nutrition 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 235000009120 camo Nutrition 0.000 description 1
- 235000005607 chanvre indien Nutrition 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 101150100121 gna1 gene Proteins 0.000 description 1
- 239000011487 hemp Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000010985 leather Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/229—Timing of a write operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
- G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
- G11C2216/14—Circuits or methods to write a page or sector of information simultaneously into a nonvolatile memory, typically a complete row or word line in flash memory
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
Description
五、發明說明（j) 發明所屬之技術領域 本發明係有關於一種 可改善寫入取存時間的快閃記體，一 先前技術 快閃記憶體的其中_ ^ ^ 快閃記憶體過長的_ 、點即為寫入取存時fl 用。 寫入取存時間會限制快閃t:】：；。 為了降低寫入取存時間，發展中 (D叩e buffer)的結構。一么展出—種内建分頁緩衝器 記憶體包含-快速讀/寫存取以頁緩衝器快閃 (static random access 今〜、奴機存取記憶體 器。寫人的資#蕲Γ ry，SRAM)以作為分頁缓徐 =的貝科暫時儲存在以sram為基 巧刀^衝 並自：頁緩衝器轉移至快閃記憶體陣列。 繞衝器， * 1圖係顯示一典型内建分頁緩衝器之快 鬼圖。習知的快閃記憶體包括、：：於之 輸出（_緩衝器2、-分頁緩衝器4、一比H 輸入/ (comParat〇r)電路 85、一感應放大器（sense ampjifie：r)6、一寫入放大器7、一記憶胞陣列8、_列編 碼器9、一行編碼器1 0、一内部位址產生器11、及一序列 控制電路9 2。 位址緩衝器1接收一來自一外部系統寫入位址所指示 的位址信號，並依據位址信號產生一分頁位址及一行位 址。分頁位址包括一部分寫入位址，且行位址為接收位址
2139-5828-PF(Nl)；Claire.ptd 第6頁 1220529
的另一部分。 I /0緩衝器2提供一界面以完成分頁緩衝器4與 統間的資料交換。I /0緩衝器2自外部系統接收寫入資糸 並輸出自5己憶胞陣列8接收來的讀取資料。 " 記憶胞陣列8包含數行及數列排列的快閃記憶胞。 於§己彳思胞陣列8之§己憶體區域被分割為數個可藉由寫入 址尋址（addressable)的區塊。記憶胞陣列8内之資料& 係以一區塊為一單元來執行。 、 除
分頁緩衝器4用以暫時儲存經由丨/〇緩衝器接收的 負料。为頁緩衝器4的尺寸與區塊尺寸相同，一般來說 1 0 24位元。分頁緩衝器4的記憶體區域被分割為32分頁: 每一分頁由32位元組成。分頁緩衝器4的分頁可藉由自位 址緩衝器1接收的分頁位址來尋址（a d d r e s s a b 1 e )。 感應放大器6自記憶胞陣列8之位址區塊得到3 2位元次 料，並將得到的3 2位元資料輸出至比較器電路8 5。 貝
比較器電路8 5自分頁緩衝器4接收3 2位元資料，並比 較自分頁緩衝器4接收的資料與自記憶胞陣列8接收的資 料，來產生執行寫入^號（wr i t e enab 1 e s i gna 1) 2 1及 一寫入錯誤偵測信號2 〇。執行寫入信號2丨表示是否寫入需 要的資料來命令程式化快閃記憶胞，且寫入錯誤偵測信號 20表示是否寫入需要的資料無效。 比車父器電路8 5用以預先確認動作及後確認動作 (post-verification)分頁緩衝器4内的資料。分頁緩衝器 4内之資料的預先確認標示在資料寫入之前執行資料確認
2139-5828-PF(Nl);Claire.ptd 第7頁 1220529 五、發明說明（3) 來決定分頁緩衝器4内的資料之必要性及正確性以 料^記憶胞陣列8。預先確認動作包含比較儲存於:分】 衝為4之貪料與被標記位址的區塊内之資料， 杨 址^見為資料寫入的結束。後確認動作在寫入操作寫之^位 不寫入身料之育枓確認動作來保證成功地完 不 比較器電路85包含32個比較器，每器 自 分頁緩衝器4之一資料位元以及與豆 要收來自 器6之-資料位元。第2圖係顯示、一^連;;^自感應放大 較器操作之實際表格。當自分頁緩^ Γ又态電路85之比 之邏輯值為T時，執：寫自入？二=連資料位元 動（act ivated)(或者是被設定為邏輯值"丨D就位凡被啟 大器6連結的則為邏輯值"Γ ;)，且自感應放 銷(―，ated)(或者是被設定為= 〇 )換句活說，§自分頁緩衝器4連結的資4ci μ — & & 輯值"〇”時，寫入錯誤债測信號20之每=斗位凡為邏 動’且自感應放大器6連結的資料位元“二"被啟 外，寫入錯誤偵測信號20之資料位元被撤科值1 ，此 (deactivated) 〇
寫入放大器7經由列編碼器9寫白八 之3 2位元資料至記憶胞陣列8。、 刀緩衝器4接收 列編碼器9依據一自内部位址產生 址選擇記憶胞中的一列來取存。 W 產生的内部位 行編碼器1 0依據一 憶胞中的一行來取存。 位址緩衝器1接 收的位址選擇記
五 發明說明（4) __ 提供：： = =11在序列控制電路92的控制下產生且 器11依據二列編碼器9及分頁緩衝器4。内部位址產生 址。據自序列控制電路92接收的控制信號增加内部J生 信號Κ : : 依J寫入錯誤偵測信號20及執行寫入 她號2::==預ί確認動作期間，，寫入錯誤 21，且外’序列控制電路92監看著執行寫入㈣ 位置的資料完全相丄St 陣列8被標示位址 料寫入的:被ΪΠ緩衝器4被選擇的分頁資 士 μ …、效此被視為資料寫入的結束。 預先“認=作需要作寫入資料的 向資料寫入操作。•閃記憶記憶體的單 憶體（也就是，允呼圮_胞八的…構允許獨立地程式化記 麸而^摄 胞分別獨立設定為邏Μ佶” n，M · 然而，廷樣的結構需要以—區心巧邏輯值〇 ); 如此一來，寫入邏輯值” 1 " a "、、 70來抹除記憶胞。 ^ ^ ^ ^ ^ t ^ f ^ 值為ff 0 ’，。換句話說，不允許w 一\除的圮憶胞表示邏輯 值τ。士口此-來，需要的資：:己2 2破資料寫入邏輯 資料寫入之前決定。 、"寫的有效性必須在執行 另外一個原因則是快閃印 制。最好是避免進行不必要的1 =虽=除/重寫的壽命限 的抹除/重寫的壽命。如此— ·、’、” 以改善快閃記憶胞 來，¥被寫至一記憶胞的資
1220529 五、發明說明（5) 料與已儲存在記憶胞内的資 料寫入至記憶胞。 彳-王相同時，則需停止將資 牛驟η顯示—典型的快閃記憶體之寫入操作程序。 〆關，逆個程序由分頁寫入指令 依據分頁寫入指令，分頁⑽ ，，j „。〇 °又疋刀頁緩衝益4的所有資料位元為邏輯值 入:10V ☆別由位址緩衝器1及ι/〇緩衝器2接收-寫 入位址及一寫入資料。分 妖队馬 址，且寫入警祖士 ^刀頁緩衝為4由一分頁位址標示位 ^0枓被寫至分頁緩衝器4之標示位址位置。記 憶胞陣列8同時也被寫入位扯許一 直中一 F撿妯嘴挪、冩位址軚不位址，且記憶胞陣列8的 ’、 &擇為資料寫入的被標示位址位置。 由比較器85執行預先確認動作， 比車父分頁緩衝器4内 > 咨μ »、木^ m ^ 決定資料® λ ^ + 貝枓及破払示位址區塊内之資料來 决疋貝枓寫入的需要性及有效性。 列8的步Λ1(14=據預先確認動作的結果，執行記憶胞陣 a 來寫入此寫入資料至記憶胞陣列8，這些資料 疋被暫時儲存於分頁緩衝器4。 、 ^當寫入資料與被記憶胞陣列8之標示位址位置之資料 ::一目同日守’在匕貝料寫入則被取消。當此記憶胞陣列8之 L”不Γ址區，内之寫入資料包含-個或多個需要自邏輯 、* 1邏輯值，1 ”的位元時，寫人資料在被標示位址區 ▲ 1除之後會被程式化至被標示位址區塊；此外，此寫 入負料被程式化但被標示位址區塊沒有被抹除。
1220529
位，最後，執行後確認動作，以藉由比較被標示 次輕品塊内的資料與分頁緩衝器4儲存的資料來確認寫入 、只'、正確地寫至§己憶胞陣列8之被標示位址區塊。 各式各樣的内建分頁緩衝快閃記憶體被揭露在各式各 肉=文件當中，·日本公告第2〇〇〇 — 2 85686號專利揭露一種 » 二頁緩衝器快閃記憶體以避免不正確的資料寫入。此 、「义丨思體包含一儲存有旗標（f 1 a g )之旗標電路，每一旗 :a與分頁緩衝器所儲存資料之位元連結。每一旗標的啟 表不被連結之分頁緩衝器位元在寫入操作期間被重寫或 新。在所有旗標被啟動之後，此寫入資料自分頁緩衝器 ? ΐ移至記憶胞陣列。保證此分頁緩衝器正確地接收此寫 入貝料’因此不正確地資料寫入則可被有效避免。
日本公告第6-20487號專利揭露一種内建分頁緩衝器 陕閃a己憶體來避免不正確地資料寫入及降低資料重寫次 數此快閃記憶體中，記憶胞陣列包含數個區塊，每一區 塊包括數個排列成列的分頁，並位於快閃記憶胞之源極至 汲$的延伸方向。分頁緩衝器包含數個與每一區塊之分頁 連結之可尋址（addressaMe)分頁。此資料寫入自被放置 在f極之分頁至被放置在汲極端之分頁來被依序執行， 不苔ΐ料寫入至分頁緩衝器的分頁的順序。自被放置在源 極端之分頁的資料寫入可有效避免不正確的資料寫入，因 此了以減少在不正確地資料寫入後的資料重寫次數。 曰本公告第2000-276883號專利揭露一種快閃記憶體 來降低寫入存取次數。此被揭露的快閃記憶體包含一控制
1220529 五、發明說明（7) __ ί:被？ Ϊ f路依據指令控制資料寫入次序選擇性地要求 二個被心不位址區塊程式化或程式化部份被標示位址區 可依】f 2000-285092號專利揭露-快閃記憶體， =除及程式化。依據-抹除指令 -被標示位址區塊的程式化&，而依據-程式化指令執行 器以達ΐ: ΐ ί=2f27置7°:專利揭露-記憶體存取控制 移。此記憶體存週邊Γ間快速連續資料轉 (register)來提供一初始：：記：體：址註冊 (counter)夢由白知仏，比 體位址，且一位址計算器 -記憶體位：。此位::VV立二之本記上隐Λ址的增加來產生 址，且當記憶體位址達到=母ί增加-記憶體位 之記憶體位址。 无疋值時，母次增加二或以上 對快閃記憶體而言，雖铁 的，但是預先確認動作無法：；=^認動作是不可避免 寫入存取時間。舉例來二闽、思地增加快閃記憶體的 32資料確認週期來預 @揭露之快閃記憶體需要 包含32分頁，…im;作，因為分頁緩衝器4 記憶胞陣列8之資料為—刀頁中之分頁緩衝器4及 認，二加不想要的寫早:存？:間較。執行重複資料確 認動作並非必』的uc::有分頁來說’預先確 刀頁緩衝盗4之分頁的資料寫入通 第12頁 2139-5828-PF(Ni)；claireptd 1220529 五、發明說明（8) 預先確認動作只有 對 吊需要更新一此却 八百^ 二冲分，但並非全部 刀頁緩衝器4的更新八百3 尺新分頁是必要的c 發明内容 有鑑於此，太级RB扣, 間的改良。 X月k出一種快閃記憶體之寫入取存時 細地說，+ & 降低預先確認動作在：ϊ::;;閃記憶體來 的目的。 Ί 乂達到改善寫入存取時間 快閃記憶胞述：：頁j;:提：-種快閃記憶體，包括— 標緩衝器。快閃記憶胞陣及-核對旗 頁。比較器電路用:寫入資料，且具有複數分 被標示位址之複數區^ ，刀I綾衝器内儲存之資料與 作。核對旗標緩衝号儲存二ti:料來執行預先確認動 對旗軚。母一核對旗標依據所連、纟士之八百^之複數核 當跳過所連結之核對旗標切換之另σ 一I沾更新而切換。 時，比較器電路對一所連結之 =的預先確認動作 預先確認動作。 、、軚未切換之分頁執行 此…構可避免未更新分頁進行不必次 此可有效降低寫入取存時間。 要的貝料確認，因 較佳者，分頁緩衝器的每一 且快閃記憶體更包含一 _ A t Μ 頁L 3複數資料區段， 寫入貧料歷史旗標緩衝器，儲存有 Ή 第13頁 2139-5828-PF(Nl);Claire.ptd 1220529 五、發明說明（9) ________ 與資料區段分X，丨、Φ ^ 、 旗標依據所連妗之寫入歷史旗標，每-寫入歷史 連結之寫入資料旗二f + f寫來切換。本案中，當跳過所 認動作時，比較換之另-資料區段之執行預先確 結之資料區塊更可執行與未切換寫入歷史旗標連 尼之預先確認動作。 分頁緩衝r-i 胞陣列上。及寫入歷史緩衝器優異地結合在同一記憶 =二明，另一目的在於提供一包含 提供一包合—从0日^ 〜步驟的方法· 憶胞陣列具有複數、播胞陣列的快閃記憶體，快閃記 器，及-儲存有二數分頁之分頁緩衝 旗標緩衝器；一刀刀別連、、、口之複數核對旗標核對 儲存寫入資料5 在儲存期間，核斟：複t'刀頁之分頁緩衝器； 換；及核對旗標依據所連結之分頁的更新來切 措由比對分百經你 數區塊内儲存的資内儲存的資料與被標示位址之複 作包含：貝枓來執行預先確認動作。此預先確認動 執行其中一八百 該核對旗標連結1及之預先確認動作’該分頁與未切換之 跳過與切換之 作。、亥對旗標連結之該分頁之預先確認動 較佳者，分百绘 且快閃記憶體更^衝；的每一分頁包含複數資料區段， 3一寫入資料歷史旗標緩衝器，儲存有 ___ηϋϋί^ 1220529 五、發明說明（10) 與資料區段分別連結 括下列步驟： 歷史旗標。本案中，更包 在儲存期間，每一寫 段的更新來切換，及”歷史旗軚依據所連結之資料區 切換之該核對旗標連結，及 確W動作，資料區段與未 跳過與切換之該核對旗士次 認動作。 ，、連、、Ό之該負料區段之預先確 為使本發明之上述和1 顯易懂，下文特舉一較佳^ 、、特徵、和優點能更明 細說明如下·· 實轭例，並配合所附圖式，作詳 實施方式： 第4圖係顯示本發明之快 中，盥篦1 相π少-#呎Π °己隱體之方塊圖。在第4圖 中與第1圖相同之疋件使用同__， 說明則不再詳述。 < 二兀彳千的 在此實施例中，快閃記憶體記憶系統結構與 述之快閃記憶體相似，除了比較器電路85及序列控制 分別由比較器電路5及序列控制器丨2取代之外，增加一控 制輸入緩衝器3、一核對旗標緩衝器丨3、及一寫又歷 ^ 標緩衝器14至快閃記憶體中。 a ' 控制輸入緩衝器3產生一對模式設定信號㈣及…來允許 快閃記憶體依據外部之控制信號被置入一被選擇的丨/〇模 2139-5828-PF(Nl);Claire.ptd 第15頁 1220529
。模式包含一32位元資料輸入模式、一16位元資 模式# j式*及一 8位元資料輸入模式。3 2位元資料輸入 2中"，曰定1/0模式為一次將32資料位元被輸入至I/O緩衝器 元’ 16位元資料輸入模式指定1/〇模式為一次將16資料位 模^輪入至1/〇緩衝器2中，及8位元資料輸入模式指定I/O 果工為一次將8資料位元被輸入至I / 0緩衝器2中。 此結構允許使用者選擇一適合的輸入資料寬度。使用 、系統可選擇處理8位元資料、丨6位元資料、或32位元資 料。這些可變的資料寬度允許快閃記憶體去適應使用者系 統的資料結構。 第5圖係顯示一描述選擇I/O模式與模式設定信號簡及 Y狀態之關係表格。模式設定信號DW及W都被設定為邏輯值 1 ”以使快閃記憶體置入3 2位元資料輸入模式。模式設定 信號DW及W被分別設定為邏輯值” 〇”及邏輯值” 1，，以使快閃 δ己憶體置入1 6位元資料輸入模式。模式設定信號W被設定 為邏輯值，，0”以使快閃記憶體置入8位元資料輸入模式。符 號"表示，’不需在意，，，也就是說，模式設定信號DW可以 是邏輯值或者是邏輯值” Γ。 在此實施例中，分頁緩衝器4包含32分頁，每一分頁 都儲存有3 2位元資料。每一分頁具有4資料區段，每一區 段儲存有8位元資料。分頁緩衝器4的分頁由一 5位元分頁 位址來標示位址，其為由位址緩衝器1接收之部分寫入位 址’且資料區段由2位元區段位址來標示位址，其為另一 部分之寫入位址。
2139-5828-PF(Nl);Claire.ptd 第16頁 五、發明說明（12) 分頁= :器13儲存有分別與分頁緩衝器4之每-:連之核對旗標。核對旗標的數 刀頁相等。在此實施例中，枋 二浚衡口口 4之 頁緩衝器4具有32分頁]。中肖對旗標的數目為以，因為分 核對表示分頁執行預先確認動作的必要性。 : 撤銷，也就是說，設定為邏輯值"。… 分頁位址來標示核對3自位址緩衝器1接收 標示位址的分頁==址。當分頁緩衝器4中-被 ^ ^ ^ f + ^ ^ 取且更新時，與被標示位址的分頁連 …的核對旗標被啟動，也就 曰]刀貝連 ’丨〇”切換至邏輯值” J ”。 又據刀頁位置將邏輯值 寫入歷史緩衝器丨4儲存有分別盥咨 歷史旗標。在此實施例中，寫J 區&連結的寫入 1 28( 32 x 4) ’因為分頁緩衝器4包含32分百 ί 包含4資料區段。寫入歷史旗標由5位元分分頁 址，J自位址緩衝器！接收2位元區段位址頁位址來“示位 標的啟動表示在寫入操：：：dj: u入歷史旗 田狐你不位址的資料區段 ^ 二資斤連結的寫入歷史旗標被撤銷’也，亨„止 據刀，位址及區段位址將邏輯值"1"切換至、羅結沈=说，依 序列控制器12的功能幾乎與第u j值0"。 9 2完全相同’除了序列控制器i 2 以之序， 文不止分頁依據 第17頁 2139-5828-PF(Nl);Claire.ptd 1220529 五、發明說明（13) 核對旗標緩衝& 分頁緩衝器4之被尸干1標來執行預先確認動作。當與 時，序列產生号12v、出分頁連結的核對旗標被撤銷 預先確認動作3制信號以在被標示位址分頁之 址。當被產生器11增加内部位 認動作的結果則為被省略1止刀頁的預先確 分頁連結的核對旗標被啟；被=;卜〗;；；與被標示 號以在被標示位址分頁的預先確認；:二= ；； = 力？部位址，☆先前内部位址：增：；的2二：曾 (作典。型為一，此持續期間被決定以:完 本實施例中，比較器電路5的功能 85完全相同，除了比較器電 j手，、比較器電路 器“之寫入歷史旗標省略或跳過一:康或寫者入全歷， 預先確認動作。比較器電路5只對與寫王邛貝料區段的 1 4之寫入歷史旗標被撤銷連結的區'段”、二史旗邊緩衝器 作。當4個寫入歷史旗標分別設 ：預先確認動 及"1”如第6圖所示時，舉例來說，只=值〇"、"1”、"1·， 史旗標連結的資料區段會執行預先確認金;f撤銷的寫入歷 當其他資料區段的預先確認動作被 ，也就是說， 值’，〇，’。 等，被設定為邏輯 所述的，此實施例中之快閃記 入歷史來執行預先確認動作，以降 又據核對旗標及 -冩入存取時間。當
1220529 五、發明說明（14) 核對旗標被撤銷時，快閃兮_赫 。隐體跳過與被撤銷的核掛旅彳# 連結的分頁的預先確認動作。^核對旗‘ 句話說，盥分頁連姓的也叩田另核對旗軚啟動時，換 而百在分頁執行預先確認動作期間 J:勃然 分頁之所有資料區段的預弁 匕[心體叹有執仃 被撤銷的寫入歷史旗標連結 ，略與 -來，部分或全部之寫入眘料二：予f先確5忍動作。這樣 可有效降低寫入存取時間。 《被跳過， 第7圖係顯示本發明一 第7圖中畫斜線區域表干作之示範性步驟。 〇連結的寫入歷史旗標的百、刀頁位址 分頁資料進行預先確認動作。分/位曰址^在刀^址的 標之前如為撤銷，則分頁中連β之核對旗 關於分頁位址"2"，# ϋ i、； 仃預先確認動作。 啟動及與第一及第-π以$仏 運、、、°之核對旗標的 位元，1 0 0 '，至” 〇 7" έ且成：‘、：的寫入歷史旗標的撤銷，由 υ'組成之第一資料區段資袓 田 π15”組成一第二資料區ρ、隹」J 枓及由位元，，08"至 第四區段連結的芎人^ = Ζ 動作，依據第三及 "23"組成的第三資料區段 ：位：6”至 組成，第四資料區段内的資料沒有進行二至、|| =係顯示此實施例之寫入操作程預序先之確以^ 此私序開始於—分頁寫入指令之：私圖。 緩衝态4、核對旗標緩衝器丨3、及寫入 寫 ”、 歷史 2139-5828-PF(Nl);Claire.ptd 11^1 第19頁 丄220529 五、發明說明（15) =標u在步驟m中被初始化。分頁緩衝 =被啟動(或者說設定為邏輯"Γ)寫 斤有的貝： 态1 4中之所有的寫入歷史 疋旗軚緩衝 輯，，1，，Λ，％古& ^ &文旗軚都被啟動（或者說設定為邏 )斤有核對旗標緩衝器1 3的核對旗標都被撤# ^ $ 者說設定為邏輯丨，〇”）。 丹知苟破撤銷（或 步驟2 0 2，初始化勤徒s &成+ w h I /0锾榭哭？；&胳合 乍疋接、喟在耩由位址緩衝器】及 資分=::4:位址及一寫入資料之後。被接收的 :十之為刀頁緩衝裔4内的資料。要注意的是， =頁及資料區段藉由寫入位址來被標示位址(寫 ;含分頁二址及區段位址)，且-些分頁及資 ;广：他的沒有被存取。寫入歷史旗標緩衝次4切存換 ^存取的貝枓區段連結的寫入歷史旗標，依據分及 ㊁段位址而自邏輯"!"切換至邏輯"〇"。在這_ j =址’核對旗標緩衝器13切換與分 : 尸-H =路5對分頁緩衝器4的資料與記憶胞陣列8的 資料進行比較，以依據核對旗標及寫入焊 史旗彳示來達到預先確認動作。 ”、、^ 依據與被標不位址分百；查&士 4·λ· 4kl k n 抻制哭1 9掀生丨咖* 連結的核對旗標的撤銷，序列 :位址產生器11跳過與被撤銷的核對ΐ〆 所連結之分頁的預先確認動作。詳細地說，當盘被巧： 址分頁連結的核對旗標被撤銷時，在先前的增力:内；位： 之後，序列控制器1 2輸出一控制俨秫决 4位址 51 11 ^ ^ ^ . 徑制k唬來允許内部位址產生 心即刻增加内部位址。$樣可避免分頁緩衝器4之被：
立、贫叼說明（16) 不位2分頁的預先確認動作。 政“當J皮連結的核對旗標被啟動時，㈣話戈，士， ;5?寫入歷史旗標緩衝器“接…Λ較器電 』寫入歷史旗標，並依據所、；史:刀頁連 ，不位址分頁的預先確認動作‘來執行 軚啟動時，比較器5 * μ + &寫入歷史旗 資料區段内之資料的預先確被f動動歷史旗標連結的 寫入信號21及寫入錯；之；；銷被連結的執行 連接的資料區段的資料。、請“u2°= 虎位元’而不管所 入歷史旗椤的：ί 刀頁位址”31" ’依據所連結的寫 料的預弁諮切叙从 斤、、、成之第一及第二資料區段之資 確認動作，並撤銷與執=^第=料區段之資料的預先 20連結的信號位元。丁寫入^號21及寫入錯誤偵測信號
依據步驟2 0 3中箱春放I 程式化會在步驟m中寫入果百記憶胞陣列8的 資料至記憶胞陣列8。當寫=在为頁緩衝器4的寫入 位置的資料完全相同時'‘此貝入：5己丄胞陣列8之被標不 資料包含-個或多個二己貝枓則會被取消。當寫人 :=ί%:Λ，τ的資料時，在被標示位… 被抹除後’寫入資料會被程式化至被標示位址區塊；此 1220529 五、發明說明（17) — 外，=入資料會被程式化而不抹除被標 :驟’最後，藉由比較被標示位址區址:塊。 的資料來執行後確認動作，來確K料 貝枓：被正確寫入記憶胞陣列8的被標 ^寫入 ^更新資料跳過而不進行不；^的己=據核對旗標 有效降低寫入存取時間。 先寫入動作，可 第8Α及8Β圖描述此實施例中 要的預先確認動作來減少寫入存取時 ^-貝料跳過不必 確認持續期間假設為0. 2 # S， ^ —個分頁的資料 續期間假設為l〇yWS。就算 一°八隐百胞陣列8的程式化持 的傳統快閃記憶體還是會對分刀? ^新，第1圖所示 行預先確認動作。更新分頁的預先=4令所有的分頁執 ”動作前進行。如此-來，傳統快；記化及後 蚪間為16· 6 #s( = 〇· + 。 μ體的寫入存取 預先確認動作：：：：來快；：二體僅對更新的分頁執行 S(-〇.2*iHmiG⑴/寫人存取時間會降低幻〇.“ 如第8A及8B圖所能了解的， 可藉由省略或跳過未更新只β ,，快閃記憶體 有效降低寫入存取H刀頁之不必要的預先確認動作而 同樣地’在此實施例中 標將未更新資料區段之不必要的寫入歷史旗 過，可有效降低寫入存取時間。動作令略或跳 第22頁 2139-5828-PF(Nl)；Claire.ptd 五、發明說明（18) 此外，每一分頁的複數寫入歷史 的資料寬度可與每一分頁的資料位元、不序快閃記憶體 中，資料寬度被允許為8位元、1 6位元、目不同。此實施例 當資料寬度較小於每一分頁的資：位及元32位元。 寫入歷史旗標被提供給每一分頁這樣目時，複數 寫入存取時間。當快閃記憶體被置 、、、'次’、、可有效降低 式，資料寬度被設定為8個位元，也:貧料輸入模 位元寫入資料。這樣通常會造成一百口疋古1，一次被輸入8 :就是說，連結的分頁只有一個上：以=， 中’整個分頁都執行預先確認動作是^ 在本案 旗標緩衝器14内所提供的寫入歷史旗 私。寫入歷史 位更新資料區段省略或 ^ ^ °午^閃記憶體在 低寫入存取時間。 力預先確$動作，因此可有效降 在-選擇的實施例中"分頁緩 ί f器1 4優異地結合在同-個記憶胞陣列。自從分史頁旗么 位址來標示位址時，當-信號行偵測器 /、卸裔4及寫入歷史旗標緩衝器14同時選擇一想要 蔴：2 ’此結構允許信號列偵測器在； 歷史旗標緩衝器14同睥撰s ^ ^ ^ ]為4汉馬入 衝® λ蔴+ ^ 擇一個想要的列。此外，分頁緩 及寫入歷史旗標緩衝器14整合入同-記憶胞陣列可 使記憶體結構變的簡單。 Τ然本發明已以較佳實施例揭露如上’然其並非用以 艮疋本發明，任何熟習此項技藝者，在不脫離本發明之精 麵 第23頁 2139-5828-PF(Nl)；Claire.ptd 1220529 五、發明說明 神和範圍 當視後附 特別 最大資料 此外 可以是正 輯’’ 0”切才: 至邏輯’’ 0 指定他們 輯π 0”切去 雖然 限定本發 和範圍内 視後附之 (19) 内，當可做更動與潤飾，因卜 之申請專利範圍所界定者為準。X明之保護範圍 需註明的熟知此記憶者應可知 寬度不限定3 2位元。 門Α丨思體之 ，熟知此f己2者應可知核對旗標&寫 的或負的邏輯。當核對旗_啟動止旗‘ .δ mu Τ银‘啟動即指定他們自邏 务至邏輯1時，撤銷則指定他們自邏輯”丨”切換 ”，反之亦然。同樣地，告_ 、
自邏輯1切換至邏輯”〇”，撤銷則指定他們自邏 I至邏輯”1”，反之亦然。 &他們目L 本發明已以較佳實施例揭露如上，然其並非用以 明告：：熟習A技藝*，在不脫離本發明之精神 申二i W ^動與潤錦’因此本發明之保護範圍當 申#專利範圍所界定者為準。 1220529 圖式簡單說明 第1圖係顯示典型的傳統快閃記 第2圖係顯示比較$電路8· "* 鬼圖。 第3 # 刼作之實際表格。 = : 快閃記憶體操作之流程圖。 第5圖係顯示一描述選：!閃二隐方心 W狀態之關係表袼。 、式與模式設定信號DW及 ^第6圖係顯示-分頁依據寫入/ 認動作。 史旗&來執行預先確 第7圖係顯示分頁緩衝器 標及寫入歷史旗標來執行子寫入資料依據核對旗 ^ ^ 1丁頂先確認動作。 弟8Α及8Β圖係顯示寫入 第Θ圖係顯示本發明< 、θ的改善。 月之快閃記憶體操作之流程圖。 符號說明： 2〜I /〇緩衝器； 4〜分頁緩衝器； 6〜感應放大器； 8〜記憶胞陣列； I 〇〜行編碼器； I 2〜序列控制器； I 4〜寫入歷史旗標緩衝器 21〜執行寫入信號； 9 2〜序列控制電路。 I〜位址緩衝器； 3〜控制輸入緩衝器； 5〜比較器電路； 7〜寫入放大器； 9〜列編碼器； 11〜内部位址產生器； I 3〜核對旗標緩衝器； 20〜寫入錯誤偵測信號； 8 5〜比較器電路； 2l39-5828-PF(Nl);Claire.ptd 第25頁
Claims (1)
1220529
1 · ~種快閃記憶體，包括： :快閃記憶胞陣列，包含複數個區 内餐士分頁緩衝器，包含複數個分頁， 2儲存自外部系統接收之寫入資料 呤> Γ比較器電路’藉由比較該分頁緩 二^數區塊中被標示位址區塊内儲存的 涊動作；及 塊； 其中該分頁緩衝器 衝器儲存之資料與 資料來執行預先確 核對旗標緩衝_ 複數核對旗標，其中每 來進行切換，及 儲存有與該複數分頁分 核對旗標依據所連結分 別連結之 頁之更新 其中 先確認動 動作，該 2 ·如 包括一寫 其中 其中 區段連結 連結之該 其中 之預先確 史旗標所 3.如 分頁緩衝 虽祧過與切 作時 分頁與 申請專 入歷史 該分頁 該寫人 之複數 等分頁 ’當跳 認動作 連結之 申請專 器及該 該比較 未切換 利範圍 旗標緩 緩衝器 歷史旗 寫入歷 的重寫 過與切 時，該 該資料 利範圍 寫入歷 換的核對旗標連結的另_分頁之责 器電路執行其中一分頁之預先確言彳 之一核對旗標連結。 第1項所述之快閃記憶體，其中更 衝器， 之每一分頁包含一複數資料區段， 標緩衝器内儲存有分別與該等資米 史旗標，每一寫入歷史旗標依據戶; 而切換，及 換的核對旗標連結的另一資料區兵 比較器電路對與一未切換之寫入透 區段執行預先確認動作。 第1項所述之快閃記憶體，其中該 史緩衝器結合在相同的記憶胞陣歹
2139-5828-PF(Nl);Claire.ptd 第26頁 1220^ 六、申請專利範圍 上。 快閃記憶^ 圮憶體的操作方法，該快閃記憶體包含一 具有複數分業之二該快閃記憶胞陣列具有一複數區塊、一 對旗標緩i器儲=頁緩衝器、及一核對旗標緩衝器，該核 包括下列步驟：子有分別與該分頁連結之複數核對旗標， 儲存寫入資钮s 於儲存期問， 具有複數分頁之分頁缓衝器； 對旗標；及 依據所連結之該分頁之更新來切換該核 藉由比較該分百抑 塊内儲存之資料]^ 貝料與被標示位址之該區 作的執行包含來執仃預先確認動作，其中該預先確認動 執行其中一八I 作 該核對旗標連結：及之預先確認動作’該分頁與未切換之 跳過與切換之該核對旗標連 亥分頁之預先確認動 ^ =申凊專利範圍第*項所述之 ΐ;ϊ:ϊ一分頁包含-複數資料區段,憶體的操作方 ^ 寫入歷史旗標緩衝器，該^及5亥快閃記憶體 存有t別與該等資料區段連結之複歷史旗標緩衝器儲 其中該方法更包括下列步驟：寫入歷史旗標， 在2存期間，依據所連結之該資 該寫入歷史旗標，& 4區段之更新來切換 列步驟 其中該等分頁之預先確認動作的執行包括下 第27頁 2139-5828-PF(Nl);Claire.ptd 1220529
2139-5828-PF(Nl);Claire.ptd 第28頁
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002253396A JP4063615B2 (ja) | 2002-08-30 | 2002-08-30 | 不揮発性メモリおよびその書き込み処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200403687A TW200403687A (en) | 2004-03-01 |
| TWI220529B true TWI220529B (en) | 2004-08-21 |
Family
ID=31972794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW092123396A TWI220529B (en) | 2002-08-30 | 2003-08-26 | Flash memory for improving write access time |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6917543B2 (zh) |
| JP (1) | JP4063615B2 (zh) |
| KR (1) | KR20040020001A (zh) |
| TW (1) | TWI220529B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI455134B (zh) * | 2009-03-23 | 2014-10-01 | Toshiba Kk | Nonvolatile semiconductor memory device |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4257824B2 (ja) * | 2002-07-03 | 2009-04-22 | シャープ株式会社 | 半導体記憶装置 |
| JP2005267231A (ja) * | 2004-03-18 | 2005-09-29 | Aruze Corp | 物品送出装置 |
| EP1782426B1 (en) * | 2004-08-17 | 2015-10-28 | Atmel Corporation | Self-adaptive program delay circuitry for programmable memories |
| FR2874449B1 (fr) * | 2004-08-17 | 2008-04-04 | Atmel Corp | Circuit de retard de programme auto-adaptatif pour memoires programmables |
| JP2006309829A (ja) * | 2005-04-27 | 2006-11-09 | Nec Electronics Corp | 不揮発性半導体記憶装置及びその制御方法 |
| US7640398B2 (en) * | 2005-07-11 | 2009-12-29 | Atmel Corporation | High-speed interface for high-density flash with two levels of pipelined cache |
| US7603587B2 (en) * | 2006-05-26 | 2009-10-13 | Intel Corporation | Updating a memory block without status logging |
| KR100791341B1 (ko) | 2006-09-04 | 2008-01-03 | 삼성전자주식회사 | 비휘발성 메모리 장치의 기입 방법 및 그 방법을 사용하는비휘발성 메모리 장치 |
| KR100809333B1 (ko) * | 2006-09-04 | 2008-03-05 | 삼성전자주식회사 | 상변화 메모리 장치의 기입 검증 방법 및 그 방법을사용하는 상변화 메모리 장치 |
| US7539062B2 (en) | 2006-12-20 | 2009-05-26 | Micron Technology, Inc. | Interleaved memory program and verify method, device and system |
| US8560760B2 (en) * | 2007-01-31 | 2013-10-15 | Microsoft Corporation | Extending flash drive lifespan |
| US7657572B2 (en) | 2007-03-06 | 2010-02-02 | Microsoft Corporation | Selectively utilizing a plurality of disparate solid state storage locations |
| US7945825B2 (en) * | 2007-11-25 | 2011-05-17 | Spansion Isreal, Ltd | Recovery while programming non-volatile memory (NVM) |
| USD622016S1 (en) * | 2008-10-22 | 2010-08-17 | Hofmann-Kay C Jean | Gutter cleaning system |
| TWI416523B (zh) * | 2009-06-10 | 2013-11-21 | Silicon Motion Inc | 非揮發性記憶體之寫入錯誤管理方法、非揮發性記憶體、記憶卡、以及非揮發性記憶體之控制器 |
| US8214700B2 (en) * | 2009-10-28 | 2012-07-03 | Sandisk Technologies Inc. | Non-volatile memory and method with post-write read and adaptive re-write to manage errors |
| US8423866B2 (en) * | 2009-10-28 | 2013-04-16 | SanDisk Technologies, Inc. | Non-volatile memory and method with post-write read and adaptive re-write to manage errors |
| US8634240B2 (en) * | 2009-10-28 | 2014-01-21 | SanDisk Technologies, Inc. | Non-volatile memory and method with accelerated post-write read to manage errors |
| JP5453078B2 (ja) * | 2009-12-24 | 2014-03-26 | 三星電子株式会社 | 不揮発性メモリの制御装置および制御方法 |
| KR20110104294A (ko) | 2010-03-16 | 2011-09-22 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 프로그램 방법 |
| US8305807B2 (en) | 2010-07-09 | 2012-11-06 | Sandisk Technologies Inc. | Detection of broken word-lines in memory arrays |
| US8514630B2 (en) | 2010-07-09 | 2013-08-20 | Sandisk Technologies Inc. | Detection of word-line leakage in memory arrays: current based approach |
| US8451662B2 (en) | 2011-03-03 | 2013-05-28 | Micron Technology, Inc. | Reading memory cell history during program operation for adaptive programming |
| US8775901B2 (en) | 2011-07-28 | 2014-07-08 | SanDisk Technologies, Inc. | Data recovery for defective word lines during programming of non-volatile memory arrays |
| US8750042B2 (en) | 2011-07-28 | 2014-06-10 | Sandisk Technologies Inc. | Combined simultaneous sensing of multiple wordlines in a post-write read (PWR) and detection of NAND failures |
| EP2979188A4 (en) * | 2013-06-28 | 2016-12-07 | Hewlett Packard Entpr Dev Lp | MEMORY COMPONENT THAT MAY COMMUNICATE TO A PLURALITY OF DATA WIDTHS |
| KR102292217B1 (ko) | 2015-02-06 | 2021-08-24 | 삼성전자주식회사 | 내부적으로 데이터 읽기 검증을 수행할 수 있는 메모리 장치, 이의 작동 방법, 및 이를 포함하는 메모리 시스템 |
| KR102336458B1 (ko) * | 2015-07-30 | 2021-12-08 | 삼성전자주식회사 | 고속으로 결함 비트 라인을 검출하는 불휘발성 메모리 장치 및 그것의 테스트 시스템 |
| JP6457364B2 (ja) | 2015-09-11 | 2019-01-23 | 東芝メモリ株式会社 | メモリシステム |
| USD877436S1 (en) * | 2018-03-18 | 2020-03-03 | Viper Tool Company, Llc | Gutter cleaning device |
| WO2021131754A1 (ja) * | 2019-12-24 | 2021-07-01 | 京セラ株式会社 | 通信機器及びプログラム |
| CN113392057B (zh) * | 2021-06-11 | 2023-03-14 | 环荣电子(惠州)有限公司 | 整合多个地址于单一通道的数据通信方法及其系统 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61122770A (ja) | 1984-11-20 | 1986-06-10 | Nec Corp | メモリアクセス制御装置 |
| JP3672576B2 (ja) | 1992-07-01 | 2005-07-20 | 株式会社東芝 | 不揮発性半導体メモリ装置 |
| US5787039A (en) * | 1997-03-06 | 1998-07-28 | Macronix International Co., Ltd. | Low current floating gate programming with bit-by-bit verification |
| US6282145B1 (en) * | 1999-01-14 | 2001-08-28 | Silicon Storage Technology, Inc. | Array architecture and operating methods for digital multilevel nonvolatile memory integrated circuit system |
| JP2000276883A (ja) | 1999-03-25 | 2000-10-06 | Sanyo Electric Co Ltd | 不揮発性メモリの書き込み回路 |
| JP4141042B2 (ja) | 1999-03-26 | 2008-08-27 | 三洋電機株式会社 | 不揮発性メモリの書き込み回路 |
| JP2000285092A (ja) | 1999-03-30 | 2000-10-13 | Sanyo Electric Co Ltd | マイクロコンピュータ |
-
2002
- 2002-08-30 JP JP2002253396A patent/JP4063615B2/ja not_active Expired - Fee Related
-
2003
- 2003-08-26 TW TW092123396A patent/TWI220529B/zh not_active IP Right Cessation
- 2003-08-28 KR KR1020030059930A patent/KR20040020001A/ko not_active Ceased
- 2003-08-29 US US10/650,665 patent/US6917543B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI455134B (zh) * | 2009-03-23 | 2014-10-01 | Toshiba Kk | Nonvolatile semiconductor memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040042284A1 (en) | 2004-03-04 |
| US6917543B2 (en) | 2005-07-12 |
| JP2004095029A (ja) | 2004-03-25 |
| JP4063615B2 (ja) | 2008-03-19 |
| KR20040020001A (ko) | 2004-03-06 |
| TW200403687A (en) | 2004-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI220529B (en) | Flash memory for improving write access time | |
| JP4948793B2 (ja) | バッドブロック管理部を含むフラッシュメモリシステム | |
| JP4554900B2 (ja) | Ｎａｎｄフラッシュメモリをシステム駆動用及びデータ貯蔵用として使用する装置 | |
| TWI364657B (zh) | ||
| US5696929A (en) | Flash EEPROM main memory in a computer system | |
| US8041882B2 (en) | Method and device for writing to a flash memory | |
| US6944060B2 (en) | Non-volatile storage device and control method thereof | |
| TW200847169A (en) | Memory device architectures and operation | |
| JP2010157216A (ja) | 停電後の不揮発性メモリの回復 | |
| JP3773607B2 (ja) | フラッシュｅｅｐｒｏｍ内蔵マイクロコンピュータ | |
| JP2006331378A (ja) | フラッシュメモリ保存システム | |
| US20070271439A1 (en) | Method and device for managing a memory access look-up table | |
| TWI328233B (en) | Embedded memory | |
| JP2005182538A (ja) | データ転送装置 | |
| JP2007066118A (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
| JP3767521B2 (ja) | キャッシュフィル制御方法及びｃｐｕ | |
| JPH04222997A (ja) | メモリカードにおけるデータ記録方法およびメモリカードシステム | |
| JP2000276880A (ja) | 不揮発性メモリの書き込み回路 | |
| JP2000285686A (ja) | 不揮発性メモリの書き込み回路 | |
| US7404049B2 (en) | Method and system for managing address bits during buffered program operations in a memory device | |
| JP5340135B2 (ja) | 不揮発性半導体記憶装置、不揮発性半導体記憶システム、および不揮発性半導体記憶装置のデータ書き換え方法 | |
| JP2000276883A (ja) | 不揮発性メモリの書き込み回路 | |
| JP2006040170A (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
| JP2000285092A (ja) | マイクロコンピュータ | |
| JP2000276884A (ja) | 不揮発性メモリの書き込み回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |