TWI220555B - A method to fabricate dual-metal CMOS transistors for sub-0.1 mum ULSI integration - Google Patents

Description

1220555 五、發明說明（l) 【發明之背景] (1)發明之領域 2明係有關於積體電路衰置的製造，並且更特別地 =有關於-種在積體電路製造中製造雙金屬電晶體的方 (2 )習知技藝之說明 介電選1 擇微是米一的:二技術，門言，有許多的問題。閘極 與問極堆疊相關的問=含Ϊ問喊並不在此被提出。其他 -曰要用金屬閘極取代習知的多晶矽閘極，以降低 電：C應。空乏效應轉而降低橫跨閘極介電質的 動^。美於控亚士因而降.低反轉電荷密度；亦即，降低驅 該效：將ί著閘極能量的閘極植入’ ⑺位乂寸的縮小而更為明顯。 門美金屬閘極取代習知自行對齊矽化的多晶石夕 =::丄::的接面完整性與低閘極電阻率之矛盾的要 ^行對齊矽化物技術係難以獲得低的閘極電阻 率。對低規格的接觸電阻率而言，當心二=1 阻 時，位於源極/汲極卩μ M A Μ A , 尺Τ J於70 nm 太半。另一方而 的金屬矽化物厚度被要求小於20 不/、 ’為了降低訊號傳遞遲滯，苴希堂n朽卜 的金屬石夕化物厚度必須至少為45奈 择=極上 ohms/sQ的片電阻率。… 使獲付低於5 3 ) 基於問極功不叙ΛΑ 土曰 . 力函數的考直，η+與Μ閘極需要不同的

第6頁 1220555

金屬’以便在基體CMOS的NFET與PFET獲得對费从仏 麼（用於諸如手提式物件的低功率裝置）“冉性地低間電 製程為所希冀 提供一種提出這些 美國專利第6, 02 7, 96 1號（發明人Mai ti等又）揭一 種用於形成具有不同功函數之PM0S與關08間極萨不= 國專利第6, 001，6 98號（發明人Kuroda )揭干錄义田王。美 用一反轉閘極製程而形成CM0S閘極的製程。美國從 ⑽號（發明人Gardner )揭示一種反轉多晶石夕二 程。 衣

【發明之概要】 因此，本發明之一主要目的在於提供—種用於在積體 電路製造中形成CMOS電晶體之金屬閘極的製程。 本發明之進一步的目的在於提供一種用於在積體電路 製造中形成雙金屬閘極CMOS電晶體的製程。 本發明之另一個目的在於提供一種用於在次〇· 1微米 ULS I整合中形成雙金屬間極CMOS電晶體的製程。 本發明之另一個目的在於提供一種用於在次〇.1微米

ULSI整合中形成具有淺接面之雙金屬閘極⑶⑽電晶體的製 程。 根據本發明之目的，而獲得一種用於形成雙金屬閘極 CMOS電晶體的方法。一半導體基板的一NM〇s與一pM〇s主動 區係以隔離區域進行隔離。一閘極介電層被形成於該半導 體基板上的各該主動區中。一個氮化層被沈積在該閘極介

1220555 五、發明說明（3) 電層上，並被圖樣化而形成_ 於各該主動區中。第一離第偽間極（dummy gate ) 區於未為該第-偽間極所覆do主：形成源極/汲極 閘極被等向性地蝕刻，盍之各5亥主動區中。該第一偽 偽閘極。第二種離^被措/成較蹿罕—偽閘極為薄的第二 區於未為該第二偽閘極所$蓋：微摻雜源極/汲極 物被形成於該第：偽閘極的壁面上^^巾。介電間隔 進行金屬石夕化。-介電層被沈積；:;第在 金屬石夕化的源極/汲極區，並被平坦。弟一偽間極與經 其次，該第二偽閑極被移除，而留下極/苐—偽閘極。 中。-遮罩被形成於該P.M0S主動區上：一二介電層 積於該刚S主動區的閘極開口中，並被沈 該遮罩被移除。一第二全 一匕至該遮罩。 Ξ1Γ該第一與第二金屬層被拋光移除至該 因而形成一第一金屬間極於該隨⑽主動區 2 j形成-第二金屬閉極於該圓主動區二中而 在積體電路製造中完成雙金屬閘極CM0S 』=，而 【圖號對照說明】 ^ ^㈣成。 半導體基板 N型井 襯墊氧化層 富矽氮化層 第二遮罩 源極/汲極區 10 14 18 22 27 30 12 隔離區 16 P型井 20 氮化層 ‘25 光阻遮罩 2 9 離子植入 31 第三遮罩

第8頁 1220555 五、 33 發明說明（4) 離子植入 34 40 42 偽閘極 輕微摻雜源極/汲極區 Ο τ: 41 4 3 44 輕微摻雜源極/汲極區 46 48 間隔物 50 52 第二介電層 53 54 擴散阻障層 55 60 第一金屬層 64 66 苐一金屬層 70 74 接觸 【較佳實施 現在更 此基板偏好 1 2被形成於 1 6被形成於 已被形成於 PM0S主動區 )與閥電壓 圖，一襯墊 例之說明 特別地參 為早晶秒 該基板中 該基板中 一NM0S 主 中。如習 調整植入 氧化層1 8 至150埃之間的厚度< 積於該襯墊氧化層18 一個附加的富；6夕氮化 300至350埃之間的厚 源極/汲極區 離子植入 離子植入 介電層 金屬矽化物 閘極介電層 遮罩 第二擴散阻障層 中間介電層 考第1圖，所示為一半導體基板10。 。諸如淺溝渠隔離（STI )之隔離區 ，以將主動區隔離。N型井η與p型井 ，如習知技藝一般。例如，N型井1 4 動區中’而P型井16已被形成於一 知技藝一 I又進行擊穿（punchthrough (未表示於圖中）。現在參考第2 被成長或沈積於該基板上，達約1 〇 〇 1 一個氣化層2 0 (遠如氮化秒）被沈 上，達約2400至2600埃之間的厚度。 層2 2被沈積於該氮化層2 0上，達約 度0

1220555 五、發明說明（5) 現在參考第3圖，一光阻遮罩25被形成於富矽氮化層 2上。該薄層22與2〇被圖樣化而形成偽閘極，如所示。這 些偽閘極較最終形成的閘極大約2 0 0 〇埃。 光阻遮罩25被移除。一第二遮罩27被形成以將"⑽區 *如第4圖所不。離子植入29未為偽氮化物閘極22/20 阻絶的NM0S主動區，而形成源極/汲極區3〇。遮罩27被 移除。 示。7第三遮罩31被形成以將NM0S區遮蔽，如第5圖所 ^離子植入33未為偽氮化物閘極22/20所阻絕的PM0S主 動區’而形成源極/汲極區34。 質。：ίίΐΚΛι，進行快速加熱退火（RTA)以活化摻 刻，以降ii 現在，進行等向性化學濕式钱 舊2/20的寬度與高度。新的偽閘極40較 ' 二心，扣雜源極/汲極區42。$罩27被移除。 所示：離；Ϊ 次被形成以將咖區遮蔽，如第8圖 區，而形成和靜雜=氮化物閘極40所阻絕的？_主動 現在汲極區44 °遮罩31被移除。 ⑽）㈣二化，：仃雷射退火將該輕微摻雜汲極 此係完成I、ηη命、、而形成淺接面並減少橫向擴散。 、 /、源極/汲極區的形成。藉由將等向性蝕 第ίο頁 丄220555 五、發明說明（6) 刻技術施加於贫後pq k y _ 、 偽閘極，可將LDD與源極/汲極植入步驟 倒。這一點對於抑制自& ^ v 少鄉顛 T於控制良好的淺接面形成而言為重要的。 進行雷射於及極RTA退火後，職摻質 想、P u 成。或者，可在該LDD植入後進行—單 獨的RTA退火’以同時將LDD與源極/汲極區中的摻質活早 化。 、 η托：二參考第1〇圖，一介電層46被沈積於基板表面及偽 =4〇上，達約8〇〇至1〇〇〇埃之間的厚度。該介電層46及可偽 匕s正矽酸己酯（TEOS )氧化物或TE0S ( 150埃）與 $矽（ 850埃）的複合層。該介電層46被非等向性地回 一，而形成間隔物48於該偽閘極4〇的壁面上，如第丨丨圖 不 〇 ' 現在參考第12圖，一金屬層被沈積於該基板上。該金 、·層可為鈷、鈦或鎳。該金屬層被退火，而與底下源極/ /及極區中的矽反應，以形成金屬矽化物5 0。位於偽閘極上 之尚未反應的金屬層被移除。這是一個自行對齊金屬矽化 物製程。對於鎳矽化物製程而言，熱預算被量測且溫度維 持在6 0 0 °C以下。 第13圖表示一第二介電層52的沈積。該層可包含有氮 化石夕與正石夕酸己酯（TE0S )氧化物或硼磷正矽酸己酯 (BP-TEOS )，並具有約50 0 0至6〇〇〇埃之間的厚度。間隔 ，48必須包含有與薄層52相同的材料，因而在此被表示為 薄層52的一部分。該薄層52係以化學機械拋光（CMp )進 行平坦化，拋光阻絕物位於該偽氮化物閘極4 〇。該經平坦

第11頁 1220555 五、發明說明（7) - 化的薄層52示於第14圖中。 現在參考第1 5圖，該偽氮化物閘極4〇係以諸如熱矽萨 進行移除。本發明的雙金屬閘極現在將於經移除的^ ^ 所留下的凹面中製造。 〇 現在參考第16圖，一閘極介電層53被沈積於該美板上 及間極開口中。該介電層可為藉由原子層化學氣相二積法 (ALCVD )所沈積之厚度為約50至丨〇 〇埃之間的鍅矽酸鹽玻 璃。其次，一擴散阻障層54 (諸如氮化鈦或氮化鈕）^以 ALCVD沈積達約150至20 0埃之間的厚度。 ” 現在參考第1 7圖，如所示，一光阻層被沈積於該基板 上，並被圖樣化而形成一遮罩55於該PMOS區域上。如第18 圖所示，一第一金屬層60被沈積於基板上，以填充關⑽區 域中的閘極開口 ，該第一金屬層可由鉬、氮化鈦、鎢、 鈦、銅或金屬矽化物所組成。該金屬層6〇係使用電漿蝕刻 回姓或使用CMP拋光’而將該金屬層平坦化，該平坦化終 止於光阻遮罩55。 現在光阻遮罩55被移除，其係使用諸如” Strippers No More ： Aqueous Approaches to Residue Removariby Laura J. Peters, Semiconductor International, Dec 9 9，p g · 8 4 - 8 6中所報告的水性溶劑。 第19圖表示光阻移除後的積體電路裝置。若該第一擴 月欠阻p早層5 4已在光阻剝除步驟期間被部分地清除，則一第 二擴散阻障層6 4被沈積於該基板上及該偽閘極開口中，如 第20圖所示。該擴散阻障層64可包含有氮化鈦或氮化鈕，

第12頁 1220555 五、發明說明（8) 並具有約1 5 0至2 0 0埃之間的厚度。 現在一第二金屬層6-6被沈積於該第二擴散阻障層W 上。該金屬層可由翻、氮化鈦、鶴、敛、銅或化 所組f :重要地是應注意在閘極材料的選擇上、:本發明 製程允許較大的彈性。該關0S與PM〇s閑極可以 ^ 製做，以使各閘極最適化。 』的至屬 該金屬層現在係藉由諸如化學 介電層。此將完成CMOS電晶體的=^=皮:坦化至 繼續加工形成接觸並進行後段加工， ^敲 般。例如，第2 2圖表示一個霜芸八屈 白矣技i 一 電層7〇。㈤口已㈣穿、㈣中細細的中間介 如接觸74於該源極/汲極區上。 曰，且如所示製做諸 本發明之製程提供一簡單、且 处 土程。該製程允許在閉極材料的選擇、=力的雙金屬閘極 :-簡單的等向性蝕刻技術，可將 有較大的彈性。藉 V驟顛倒。這一點對於控制良好淺面、源極/汲極植入 雖然本發明已被特別地表示言為重要的。 神與範噚下為之，係為熟習：：：：：：背離本發明之精 云之人士所能瞭解的。 第13頁 1220555 圖式簡單說明 在形成本說明書之内容部分的附圖中，所示為： 第1圖至第2 1圖為本發明之一較佳實施例的橫剖面表示。 第2 2圖為根據本發明之一較佳實施例所製造之一完成的積 體電路的橫剖面表示。

第14頁

Claims (1)

1. 、申請專利範圍 l —種用於在積體電路製造中形成雙金屬閘極CMOS電晶體 的方法，包含下列少驟· 提供以隔離區域進行隔離之一半導體基板的一 NM0S主 區與一PM0S主動區； 形成一襯墊氧化層於該半導體基板上的各該主動區中 沈積一個氮化層於該襯墊氧化層上； 將該氮化層圖樣化而形成一第一偽閘極於各該主動區 徂八弟 供n代仏西 .....丨/ —仏,叹性於未為該第一 爲閘極所覆蓋之各該主動區中； 將該第一偽閘極進行等向性地蝕刻，而形. 偽間極為薄的第二偽閘極； $成杈該苐- -二入離子’而形成輕微摻雜源極/汲極區於夫兔，笛 —偽閘極所覆蓋之各該主動區甲； 、未為忒第 =介電間隔物於該第二偽閘極的壁面上. :ς ’ ：該源極/汲極區進行金屬矽化；， ^積—介電層於該第二偽閘極盥 並將該介電声平二金屬矽化的源極/ 將哕第-1 至該第二偽閉極. 將》亥第-偽閉極移除 3， …… J從開口於該分 】：：電層於該閉極開口中，· 形成一辦g 於该閘極介電層上； 成遮罩於該PM0S主動區上； 1220555

   沈積一第一金屬層ϋ題os主動區的閘極開口中，並 將該第一金屬層平坦化至該遮罩； 其次’將該遮罩移除； 沈積一第二金屬層於該PM0S主動區的該閘極開口中； 以及 將λ第 與第一金屬層抛光移除至該介電層，囚向形 成一第一金屬閘極於該關〇3主動區的該閘極開口中，並形 成一第二金屬閘極於該PM〇s主動區的該閘極開口中，而在 積體電路製造中完成該雙金屬閘極CM〇s電晶體的形成。 2·如申請專利範圍第丨項之方法，更包含有形成一n型井於 該ΝΜ0/主動區中，並形成一p型井於該”⑽主動區中。 3 ·如=明專利範圍第丨項之方法，其中該襯墊氧化層包含 二氧化矽，並具有約1〇〇至15〇埃之間的厚度。 4·如申請專利範圍第！項之方法，其 2400至2600埃之間的厚度。 ，、有、、勺 5. :利範圍第1項之方法，更包含有沈積-個富石夕 埃V::厚化度層上，其中該富碎氮化層具有約_至 'I::利；、==法，其中在該源極/汲極離子 俊该源極/汲極離子係藉由快速加熱 /1 以及其中在該輕微摻雜源極/汲極離ΐ被植入/1 7.如申請專利範圍第i項之；：係：；=二火進行活化。 汲極離子被植入後， 〃:在该輕微摻雜源極/ ^原極/沒極離子與該輕微摻雜源 1220555 六、申請專利範圍 ^ — 極/>及極離子係以一單獨快速退火進行活化。 8·如申請專利範圍第1項之方法，其中將該源極/汲極區進 行金屬矽化的該步驟包含有以含有鈷、鈦與鎳的族群之 一進行金屬矽化。 9.如申請專利範圍第1項之方法，其中該介電層包含有厚 度約5 0 0 0至60 0 0埃之間的正矽酸己酯（TE0S )氧化物。 1 〇·如申請專利範圍第丨項之方法，其中移除該第二偽閘極 的該步驟包含有使用熱磷酸。 11.如申請專利範圍第丨項之方法，其中該閘極介電層包含 毹矽敲鹽玻璃，並具有約50至100埃之間的厚度。 .包如人/Λ利範圍第1項之方法’其中該第-擴散阻障層 15:至200 :ί鈦與氮化钽組成的族群之-，並具有約 至200埃之間的厚度 13.如申請專利範圍第丨項之方法 散阻陸Μ於兮姑 Α _ 又匕3¾ /兄檟 第一擴 開口中：該匕：ί屬1與 <立於該PM〇S主動區之該閘極 包含有由‘化叙ί阻障層上’其中該第二擴散阻障層 150至20 0埃之間的厚度。戚的知群之一，並具有約 14·如申請專利範圍 層可由不同的材料所r且;方-與第二金屬 化鈦、鎢、鈦、銅或金 ，、中该材料係由鉬、氮 15. -種用於在積體 物成组成的族群中做選擇。 體的方法，包含下列步驟：$成雙金屬閘極CMOS電晶 提供以隔離區域進行隔離之— 半‘體基板的一NM0S主

   I麵

   第17頁 l22〇555 六、申請專利範圍 區與一 PMOS主動區； ;形成一襯墊氧化層於該半導體基板上的各該主動區中 中； 偽閘 偽閘 為該 種離 沈積一個氮化層於該襯墊氧化層上； 將該氮化層_樣化而形成一第一偽閘極於各該主動 植入第一種離子，而形成源極/汲極區 極所覆蓋之各該主動區中； 、禾為該第一 將該第一偽閘極進行等向性地蝕刻，而 極為薄的第二偽閘極； ^成較该苐一 而形成輕微摻雜源極"及極區於未 極所覆盍之各該主動區中； 、禾 一單獨快速退火步騍φ，去 /鄉中，驅動該第一與第二 植入第二 第一偽閘 其次 子； 形成介電 在 其次 將 汲極 電層 沈積一介 區上，並 其次，將 中； 沈積一閘 沈積一第 其次，形 沈積一第 間隔物於該第二偽閘極的壁面上. 該源極/汲極區進行金屬矽化.， 電層於該第二偽閘極與嶝’ =介電層平坦化至該第二的源極/ 该第二偽閘極移除 ”、]極， 而留下閘極開口於該介 極介電層於該閘極開口中. :擴散阻障層於該閉極介電 罩於該_主動區上：’ -金屬層於該_s主動區的閉極開口中，並

   第18頁 1220555

   2该第一金屬層平坦化至該遮罩； 其次，將該遮罩移除； 沈積—第 主動區之該閘 沈積—第 以及 一擴散阻障層於該第一金屬層與位於該pM〇s 極開口中的該第一擴散阻障層上； 二金屬層於該PM0S主動區的該閘極開口中； 成一第二第一與第二金屬層拋光移除至該介電層，因而形 成一 金屬閘極於該NM0S主動區的該閘極開口中，並形 積體電:金屬閘極於該PM〇S主動區的該閘極開口中，而在 i 6如由^製造中完成該雙金屬閘極CMOS電晶體的形成。 • 請專利範圍第1 5項之方法，更包含有形成一N型井 ;xNMOS主動區中，並形成一P型井於該主動區中 〇 1 7 ·/如申^明專利範圍第1 $項之方法，其中該襯墊氧化層包 含二氧化矽，並具有約丨0 〇至丨5 〇埃之間的厚度。 1 8·如申請專利範圍第1 5’項之方法，其中該氮化層具有約 2400至2600埃之間的厚度。 19·如申請專利範圍第15項之方法，更包含有沈積一個富 石夕氮化層於該氮化層上，其中該富矽氮化層具有約3 〇 〇 至350埃之間的厚度。 20·如申請專利範圍第15項之方法，其中將該源極/汲極區 進行金屬矽化的該步驟包含有以含有鈷、鈦與鎳的族群 之一進行金屬石夕化。 21 ·如申請專利範圍第1 5項之方法，其中該介電層包含有

   第19頁 1220555

   2 2 ·如申請專利範圍第1 5項之方法，其中移除該第二偽閘 極的該步驟包含有使用熱磷酸。 23·如申請專利範圍第15項之方法，其中該閘極介電層包 含有錯石夕酸鹽玻璃，並具有約50至100埃之間的厚度。 24·如申請專利範圍第15項之方法，其中該第一擴散阻障 層包含有由氮化鈦與氮化鈕組成的族群之一，並具有約 150至200埃之間的厚度 25·如申請專利範圍第15項之方法，其中該第一與第二金 f層可由不同的材料所組成，以及其中該材料係由鉬、 氮化鈦、鎢、鈦、銅或金屬矽化物組成的族群中做選擇 〇 26· —種用於在積體電路製造中形成雙金屬閘極⑶⑽電晶 體的方法，包含下列步驟： 提供以隔離區域進行隔離之一半導體 區與一PMOS主動區； 旧關⑽主 •形成一襯墊氧化層於該半導體基板上的各該主動區中 沈積一個氮化層於該襯墊氧化層上； 中；將該氮化層圖樣化而形成一第一偽閘極於各該主動區 植入第種離子，而形成源極/汲極區於夫A 偽閘極所覆蓋之各該主動區中，以及你闲卜/^未為该第一 乂 土勁匕Y以及使用快速加熱退火驅

   第20頁 六、申請專利範圍 動該第一種離子； 值將該第一偽閘極進行等6 偽開極為薄的第二偽閘極；向性地蝕刻，而形成較該第一 植入第二種離子，/ 為該第二偽閘極所 2成輕微摻雜源極/汲極區於未 驅動該第二種離子；-Λ主動區令，在使用雷射退火 形成介電間隔物於該 其次，將誃 —偽閘極的壁面上； 沈積-介電層於該及第極二區進行金屬石夕化； 汲極區上，並將該介電層；： = = 石夕化的源極/ 其次’將該第二偽閘極移除，極； 電層中； ’、而留下閘極開口於該介 t積一閘極介電層於該閘極開口中； d:擴ΐ阻障層於該閉極介電層上； =一开二成一遮罩於該PM0S主動區上； 尤積一弟一金屬層於該隨03主 將該第一金屬層平坦化至該遮罩；閑極開口中’並 其次，將該遮罩移除； 第—金屬層與位於_〇8 :L :為閘極開口中的該第一擴散阻障芦上· …積一第二金屬層於該pM〇s主 = 將兮筮 Λ, Λ-Λτ J 4閘極開口中； 成一第"全：/、第二金屬層拋光移除至該介電層，因而彤 i一極於該_主動區的該閑極開“：： 成弟一金屬閘極於該PM0S主動區的該閑極開口中，而开^ mm 第21頁 1220555 六、申請專利範圍 成該雙金屬閘極CMOS電晶體的形成； 沈積一中間介電層於該第一與第二金屬閘極上；以及 餘刻穿經該中間介電層達底下的該經金屬矽化的源極 /汲極區而形成接觸開口，並填%充其，而完成一積體 的製造。 ' 2 7.如申請專利範圍第26項之方法，更包含有形成一N型井 於該NM0S主動區中，並形成一P型井於該pmqs主動區中 〇 28·如申請專利範圍第26項之方法，其中該氮化層包含有 厚度約2400至260 0埃之間的一第一氮化矽層，以及厚度 約3 0 0至3 5 0埃之間的一第二富矽氮化層。 予又 29·如申請專利範圍第26項之方法，其中將該源極/汲極區 進行金屬矽化的該步驟包含有以含有鈷、鈦與鎳的族群 之一進行金屬石夕化。 30.如申請專利範圍第26項之方法，其中該介電層包含有 厚度約5 0 0 0至6 0 0 〇埃之間的正矽酸己酯（te〇s )氧化物 Ο 3 1 ·如申請專利範圍第2 6項之方法，其中移除該第二偽閘 極的该步驟包含有使用熱填酸。 32·如申請專利範圍第26項之方法，其中該閘極介電層包 含有锆矽酸鹽玻璃，並具有約50至丨〇〇埃之間的厚^。 33·如申請專利範圍第26項之方法，其中該第一擴散=障 層包含有由氮化鈦與氮化鈕組成的族群之一，並且 150至20 0埃之間的厚度 ’、

   第22頁 1220555

   第23頁