TWI298502B - Method and apparatus for increasing transmission efficiency of an electric device using a serial peripheral interface - Google Patents

Description

一 1298502 九、發明說明： 【發明所屬之技術領域】 本發明係指-觀升—細㈣週邊細 率的方法及細跑，尤指—種打傳輪效 於不同時咖處理資料接收蝴傳輪《增加 方法及其侧裝置。 灣輸政率的 【先前技術】 在一個電子裝置中’料由A點傳送到B_方法有 種。最常見的例子是，資料由微處理器（或微控制器）傳送 憶體上，翻轉财法可分為㈣式咖⑻資簡輸方式盘 平行式（PamUd)資料傳輸方式。雖解行式倾傳輸方式比串、 列式資料傳輸方式速度快，但㈣式#料傳輸方式所要求的傳輸 線數較少。較少的傳輸線意味著所需要的控制器接腳較少，因: 可減少晶片的總體尺寸’使得晶片可整合在__倾小的封裝中。 除此之外’㈣資料傳輸方式的故障自診斷和除錯也非常簡單， 可以很容易地追蹤網路中一個有故障的元件並用新元件替換而不 會干擾網路。 典型串列為料傳輸的媒介有許多種，如串列週邊介面（Serial Peripheral Interface ’ SPI )、中介積體電路匯流排（Inter_IC Bus，I2C ) 4。其中’串列週邊介面是摩托羅拉（Motorola)所開發出來的， 原本的目的是為了用做微控制器系列的介面，目前已經成為業界 6 :1298502 標準。串列週邊介面受到廣泛使用的主要原因，在於其簡單易用， ’、要晶片設計雜辦序⑽⑷，資概麟娜所提供的時 序進行項寫。因此，串列週邊介面常用於通訊、電腦、電腦週邊、 儲存、消費性商品等領域的傳輸介面。 舉例來說，請參考第1圖’第i圖為習知具有㈣週邊介面 鲁之快閃記憶體晶片10之示意圖。快閃記憶體晶片1〇包含有—電 源接腳Vcc、一接地接腳Vss、一序列資料輸出接腳Q、一序列資 料接收接腳D、-時脈接腳C、一晶片選擇接腳8、一暫停接腳 HOLD及-寫入保護接腳w。電源接腳&及接地接腳％分別 連接至系統電源及地端；糊資料輪出接腳Q用來由快閃記憶體 晶片10輸出資料；序列資料接收接腳D用來接收資料並傳至快閃 記麵晶片10中；時脈接腳C用來接收時脈訊號，以提供串列週 邊介面運作所需的時序；晶片選擇接腳s用來決定是否由晶片選 ♦擇接腳Q輸出資料’當晶片選擇接腳s所接收之訊號為高態時，、 表示快閃記憶體晶片10被取消（Deselected)，則序列資料輸出接 腳Q會處於高阻抗狀態；暫停接腳H0LD用來暫時地停止快閃記 憶體晶片10的串列通訊連結；寫入保護接腳w則用來停止以 功能。 透過控制時脈接腳C、晶片選擇接腳s、暫停接腳H〇LD及 寫入保護接腳W的訊號位準，快閃記憶體晶片1G可由序列資料 接收接腳D接收資料至並由序列資料輸出接腳Q輸出。舉例來 7 :1298502 說，請參考第2圖，第2圖為第1圖之快閃記憶體晶片丨〇寫入資 料時的時序示意圖。在第2圖十，由上至下分別表示時脈接腳c、 序列資料接收接腳D及序列資料輪出接腳Q的訊號波形。當晶片 選擇接腳S、暫停接腳HOLD及寫入保護接腳w所接收之訊號為 低態時，序列資料接收接腳D受時脈訊號的上升邊緣（Rising Edge)觸發以接收資料，而序列資料輸出接腳q則受時脈訊號的 鲁 下降邊緣（FallingEdge)觸發以輪出資料。 因此，藉由串列週邊介面，習知技術可輕易控制快閃記憶體 晶片10的資料接收及輸出功能。然而，由於快閃記憶體晶片1〇 僅能單向地透過序列資料接收接腳〇接收資料，以及由序列資料 輸出接腳Q輸出，使得快閃記憶體晶片⑴的速度無法提升。 也就是說，雖然使用串列週邊介面的快閃記憶體晶片1〇所需的線 數較少，可減少總體尺寸，但由於串列週邊介面僅能單向地接收 •及輸出資料，因而造成速度無法提升，影響其應用範圍。 【發明内容】 因此，本發明之主要目的即在於提供一種提升一採用串列週 邊介面之電子裝置傳輸效率的方法及其相關裝置。 本&賴•種提升-採用串列週邊介面之電子裝置傳輸效 率的方法，包含有：嫌該電子裝置之_觸邊介狀—時脈接 腳所接收之-日械訊號，於—第_時_隔中，由該電子裝置之 8 :1298502 串列週邊介面之一第一接腳接收資料；以及根據該時脈訊號，於 一第一時間間隔中，由該第一接腳輸出資料。 本發明另揭露一種採用串列週邊介面之電子裝置，包含有： 一時脈接腳，用來接收一時脈訊號；一第一接腳；以及一控制電 路，用來根據該時脈訊號，於一第一時間間隔令，由該第一接腳 接收資料，以及於一第二時間間隔中，由該第一接腳輸出資料。 【實施方式】 請參考第3圖，第3圖為本發明一實施例提升一採用串列週 邊介面之電子裝置傳輸效率的流程30之流程圖。流程3〇包含以 下步驟： 步驟300 :開始。 步驟302 ·根據該電子裝置之串列週邊介面之一時脈接腳所接 收之一時脈訊號，於一第一時間間隔中，由該電子 裝置之串列週邊介面之一第一接腳接收資料。 步驟304 :根據該時脈訊號，於一第二時間間隔中，由該第一 接腳輸出資料。 步驟306 :結束。 根據流程30 ,本發明可透過串列週邊介面之接腳於不同時門 分別處理資料接收及資料傳輸。換言之，在本發明中，同一接= 可於不同時間接收及輸出資料，因此可增加傳輸效率，減少所㊆ 9 :1298502 線數。進-步地’可設定其它接腳雜不同_分職收及輸出 資料。如此一來，可提升電子裝置的傳輸效率。 在！知技術中，串列週邊介面僅能單向地透過序列資料接收 接腳接收資料，以及由序列資料輸出接腳輸出資料，因而限制其 應用範圍。她之下’本發啊透過㈣週邊介面之接腳於不同 鲁時間分別處理資料接收及資料傳輸，因此可增加訊號傳輸效率。 請參考第4圖，第4圖為本發明一實施例具有串列週邊介面 之决閃δ己憶體晶片40之示意圖。快閃記憶體晶片4()包含有一控 制電路400、-電源接腳Vcc、一接地接腳％、一序列資料輸出 接腳Q，、一序列資料接收接腳D，、一時脈接腳C，、一晶片選擇 妾腳S暫停接腳及一寫入保護接腳w，。控制電路400 =用來實現流程30，其可根據時脈接腳c，所接收之時脈訊號，於 # :第-時間間隔中’由控制電路4〇〇之一接腳接收資料，並於一 第二時間間隔中，由該接腳輸出資料。在快閃記憶體晶片4〇中， 電源接腳VCC及接地胸Vss分別用來提供祕及地端，時脈接 腳C用來接收時脈訊號，以及晶片選擇接腳s，用來決定快閃記憶 體晶片40是否被取消（Deselected)。因此，電源接腳Vcc、接地 接腳Vss、時脈接腳C’及晶片選擇接腳8，不能被當作資料輸入及 .^的接腳。相反地’序列資料輸出接腳Q，、序列資料接收接腳 • 暫彳τ接腳hold及寫入保護接腳w’則可用來當作資料輸入 及輪出的接腳。 :1298502 請參考第5圖，第5圖為第4圖之快閃記憶體晶片4〇寫入資 料時的時序示意圖。在第5圖中，由上至下分別表示時脈接腳c，'、 序列資料接收接腳D’、序列資料輸出接腳Q，、暫停接腳肌d， 及寫入保護接腳W，的訊號波形。由第5圖可知 可於-時間間隔T1同時由序列資料接收接腳D，、相資二輪 出接腳Q，、暫停接腳H0LD，及寫入保護接腳w，接收資料，、並二 下一時間間RIT2㈤時由序列資料接收接腳D，、序列資料輸出接 腳Q，、暫停接腳HOLD，及寫入保護接腳w，輪出資料。因此，快 閃記倾“ 4G可增加龍接收錢_效率，及提升傳輸速度。 如前所述，習知季列週邊介面僅能單向地接收資料或輸出次 料。相較之下，本發明可透過串列週邊介面之同一接腳於不同^ 間分別處理資料接收及資料傳輸，因此可增加訊號傳輸效率 Φ 幅改善習知技術的缺點。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利* 圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。月，乾 圖 【圖式簡單說明】 第1圖為習知具有串列週邊介面之快閃記憶體晶片 之示意 意圖 第2圖為第1圖之快閃記憶體晶片寫入資料時的時序示 11 :1298502 第3圖為本發明一實施例提採用串列週邊介面之電子裝 置傳輪效率的流程圖。 第4圖為本發明-實關具有相週邊介面之快閃記憶體晶 片之示意圖。 第5圖為第4圖之快閃記憶體晶片 寫入資料時叫序示意圖。

【主要元件符號說明】 10、40 快閃記憶體晶片 Vcc 電源接腳 Vss 接地接腳 Q、Q， 序列資料輸出接腳 D、D， 序列資料接收接腳 C、C， 時脈接腳 s > s， 晶片選擇接腳 HOLD、HOLD， 暫停接腳 W、W， 寫入保護接腳 30 流程 300、302、304、306 步驟 400 控制電路 ΤΙ、T2 時間間隔 12

Claims (1)

1. :1298502 十、申請專利範固·· h包=升’串列週邊介面之電子農置傳輸效率的方法， 根據=裝置之串列週邊介面之-時脈接腳所接收之-時 =之於广時間間隔中，由該電子裝置之串列週 透,面之—第—接腳接收資料；以及 ❿ 根據7脈訊號，於—第二時間間隔中，由該第-接腳輸出資 2· 其中該第一時間間隔與該第二時間 3. 電子裝置之串 4.如請求項1所述之方法，其中該第一接聊係該 列週邊介面的一序列資料輸出接腳。 5.如請求項丨所述之方法，其中該第—接腳係該電之 列週邊介面的一暫停接腳。 、心中 之串 6.如請求項1所述之方法，其中該第—接腳係該電 列週邊介面的一寫入保護接腳。 又 13 1298502 7· —種採用串列週邊介面之電子裝置，包含有： 一時脈接腳，用來接收一時脈訊號； 一第一接腳；以及 一控制電路，用來根據該時脈訊號，於一第一時間間隔中， 該第-接腳接收資料，以及於—第二時間間隔中，由該由 第一接腳輸出資料。. ^ 8·如請求項7所述之電子裝置， 時間間隔間無重疊。 其中該第-軸咖與該第二 9. 如請求項7所述之電子裝置，其巾該第—接腳係該 之串列週邊介面的-朝資料接收接腳^ " 電子裝置

   10·如請求項7所述之電子裝置，其中該第—接卿係 之串列週邊介面的一序列資料輸出接腳。 該電子裝置

   如請求項7所述之電子裝置，射該第—接卿係 之串列週邊介面的一暫停接腳。 該電子裝置 接腳係該電子裝置 12.如請求項7所述之電子裝置，其中該第— 之串列週邊介面的—寫人保護接腳。 14