TWI297171B - Method for fabricating a germanium on insulator (geoi) type wafer - Google Patents
Method for fabricating a germanium on insulator (geoi) type wafer Download PDFInfo
- Publication number
- TWI297171B TWI297171B TW094129940A TW94129940A TWI297171B TW I297171 B TWI297171 B TW I297171B TW 094129940 A TW094129940 A TW 094129940A TW 94129940 A TW94129940 A TW 94129940A TW I297171 B TWI297171 B TW I297171B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- layer
- source
- germanium
- wafer
- Prior art date
Links
Classifications
-
- H10P14/20—
-
- H10P90/1916—
-
- H10W10/181—
Landscapes
- Recrystallisation Techniques (AREA)
- Formation Of Insulating Films (AREA)
- Chemical Vapour Deposition (AREA)
- Inorganic Insulating Materials (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
1297171 九、發明說明: 發明所屬之技術領域 本發明係關於鍺於絕緣體上(GeOI)型晶圓的製造方 法。 先前技術 除了廣泛普及的矽以外,由於電子和電洞的高移動性 使得鍺成為令人感興趣之半導體裝置用的材料。就像越來 越多矽裝置裝配在矽於絕緣體上(SOI)型晶圓上以防止漏 電一樣,有關裝置長在鍺上也可觀察到相同的趨勢。矽與 錯主要的差異在於事實上,不像安定的二氧化矽,天然的 氧化鍺並非安定到能夠在GeOI型晶圓中扮演介電質的角 色。 為了克服此問題已經有人在先前技藝中提出使用二氧 化石夕之類的層(例如,舉例來說,低溫氧化物(LT〇),例如 由TEOS或SiEU製成的二氧化矽)、四乙基原矽酸酯(TE〇s) 或尚溫氧化物(HTO),或非氧化物之類的層(例如,舉例來 說,充當介電質的氮化矽(SisN4)或氮化鍺(Ge3N4))。這些層 通常都藉由低壓化學氣相沈積(LPCVD)或電漿強化化學氣 相沈積(PECVD)而沈積。那些介電質都沈積在整塊鍺晶圓 上或,例如,鍺薄層上,該鍺薄層已經事先提供於於例如, 舉例來說,比鍺晶圓更便宜的矽或碳化矽晶圓等另一型晶 圓上。 然而該輔助介電質的沈積事實上具有下列問題。第 6 1297171 一,辅助層介電質的沈積表示在二氧化矽層與鍺之間的界 面層並未經良好地控制。此界面取決於沈積之前已經在錯 上進行的表面準備作業(例如清潔)。第二,必須進行熱退 火以改良該沈積層的結構及電氣性質。第三,沈積層的粗 糙度與熱成長層相比較高,而且因此變得必須進行研磨以 改良經沈積及退火的氧化物之表面品質。在GeOI晶圓的製 造過程中,當該介電質的表面黏合於處理晶圓時,此表面 品質扮演著重要的角色。 事實上’獲得GeOI型晶圓的典型方法包含下列步驟: a)提供來源基材,像是鍺(Ge)基材或包含磊晶鍺層的基 材,而其中一個主要表面上有經沈積、退火及研磨的介電 層,b)將此結構附著於該處理基材而形成來源-處理-複合 物以及c)藉著由事先產生的預定分裂區之處分開一部分 的來源基材與該來源-處理-複合物的其餘部分,而將錯薄 層連同該介電層轉移到該處理基材上,該預定分裂區基本 上平行於該主要表面。 發明内容
有鐘於上述的問題,所以天然的氧化鍺無法作為Ge〇I 型晶圓上的介電質,而且因此必須沈積、退火並研磨其他 類型的氧化物或氮化物,就此技藝的現況而言GeOI晶圓面 臨著低品質介電膜、低生產量及更進一步的結果每個晶圓 的南成本。 因此本發明的目的在於提供克服上述與介電質有關的 7 1297171 問題之經改良的GeOI型晶圓之製造方法。 本目的利用根據申請專利範圍第1項的製造方法而得 到解決。 在該鍺基材之一主要表面上或中提供氧氮化鍺 (GeOxNy)層能提供下列優點。首先,其提供與此技藝現況 的GeOI晶圓中使用的介電層相比具有非常好的電氣特性 之鍺/氧氮化鍺界面。在此氧氮化鍺界面為Ge〇xNy與 • GeOxNy在其中形成的鍺之間的界面。再者,該氧氮化鍺表 面符合與表面粗糙度、奈米級地形學、側面平坦性及粒子 岔度有關的晶圓黏合標準,而且因此可與該處理基材輕易 地黏合在一起。 先前氧氮化鍺界面良好的電氣將性已經用於鍺為底的 CMOS結構,像是,舉例來說,可由Τ Ν· jaehs〇I1等人,ieee 電子裝置文學,第12卷,第605頁,1991年,及C.〇. Chui 等人’ IEDM 2003技術文摘,第437頁,2003年中得知者。 鲁令人驚訝的是該GeOxNy層也可與GeOI晶圓製造方法的附 著及分開步驟相容,並因此促成整個製造方法並且改良每 個晶圓的成本。 根據一個有利的具體例,該方法可進一步在步驟b)與 c)之間包含在該來源基材内部產生預定分裂區的步驟,進 而提供談氧氮化鍺層及將該來源基材附著於該處理基材的 步驟。這具有該氧氮化鍺與該來源基材的鍺之間的界面定 義良好而且具有良好的電氣特性以確保將組立於該GeOI 晶圓上的裴置能發揮良好的功效。有利地可將例如,舉例 1297171 離子等原子物種植入該來源基材以獲得該預 定分裂區。葬, 胃乂觀察到令人驚訝的是透過彼發生植入的
GeOxNy層並不會喪失其有利的性質。 。、有利地步驟b)可包含下列步驟:氧化該鍺基材或使用 ^來源基材上本來的氧化物,及氮化該氧化鍺而產生該氧 乳化鍺層。特別是熱氧化該鍺基材可能係有利的,相對於 ^沈積層’熱生長的氧化物層具有例如,舉例來說,改良 鲁表面粗糖度等更好的膜特性之優點。除熱氧化之外,還有 其他可用以礼化錯的替代性技術,像是例如電子迴旋共振 電漿氧化或電漿陽極氧化,二者都使用電漿氣氛或氡氣。 二:氧化相比’可改良成長速率及/或降低成長溫度。為了 女疋化製侍的介電質,接著進行該氧化鍺的氮化而終致獲 得具有上述有利特性的安定氮氧化鍺層。 ^圭地步驟b)可包含使用氨、二氧化氮或—氧化氮其 ^者氮化這些成分使得能以簡單的方法氮化,其 φ進#還降低生產成本。或者氮化可藉電聚陽極氮化技術 進行,使用氨、二氧化氮或-氧化氮其中至少-種的電漿。 另一個變化例中,步驟b)可包含藉由快速熱氮化而產 生該氧氮化錯層的步驟。這包含在較短的時間内將經加就 的鍺基材、鍺層或已經氧化的鍺層置^氨氣氣氛中。 ^據變化例,步驟b)可包含植入N(N2離子的步驟。 藉此可用以直接地產生該氧氮化錯層或可用以改變已經形 成的氧氮化鍺層之計量化學。藉由改變劑量及離子能量, 可藉達到計量化學的GeN2〇到非計量化學的响心而獲 1297171 得各種不同的氧氮化鍺,藉以使得在依據最終產物的要求 產生不同類型的氧氮化鍺層時能有增進的自由度。 較佳地步驟b)可進一步地包含清潔該鍺表面的步驟, 特別是藉著使用環狀氟酸(CHF)。清潔該鍺基材的表面將改 良改良該氧氮化錯界面的界面品質,藉以進一步改良該鍺 於絕緣體上型晶圓的電氣特性。 根據較佳具體例,在步驟C)之前厚度約〇埃至2〇埃 籲之氧氮化鍺(GeOxNy)層表面層可藉由電漿活化作用而活 化。藉由施加電漿活化作用,當附著(黏合)到該處理基材 時,可訂製該氧氮化鍺層的表面化學使得能形成比未經活 化的表面可達成的化學鍵結更強的化學鍵結。該電漿活化 作用可為經電漿活化的氮化作用。這導致供最終產物製造 用之退火溫度及退火時間降低。 有利地該處理基材的材料為鍺、矽、二氧化矽於矽上 (熱生長)、碳化矽、钟化鎵或石英其中的一種。利用那些 _與〇6匕小黏合的材料可獲得良好的黏合特性。由於實際上 該氧氮化鍺係長在該鍺晶圓或含鍺層的來源基材本身上, 因此可藉由一次及同一方法而獲得多種不同的鍺於絕緣體 上型晶圓。 根據有利的具體例,該方法可進一步包含在形成該來 源-處理-複合物之前先在該Ge〇xNy層上提供額外層的步 驟’特別是經沈積的二氧切(Si〇2)層。此額外層可用於促 成該附著步驟,其中要黏合的表面為供黏合技術用之更標 準的表面。 1297171 較佳地第二種額外層,特別是Hf〇2或以3、層,可在 提供該額外層之前先提供於該Ge〇xNy層上。此第二種額外 層提供給該GeOI晶圓提高的耐性,特別是對抗化學藥品侵 襲的耐性。在該結構中Ge〇xNy層的角色將可確保良好的電 氣特性。 有利地可在製備該預定分裂區之前先提供該額外層。 這可用於使該預定分裂區的產生最適化,例如可自由地選 用植入離子的能量。 根據變化例可在形成該來源-處理_複合物之前先移除 該額外層,在該例中經沈積的氧化物層的存在並不適用於 埋入式氧化物層之電氣品質。在該來源_處理_複合物的形 成之前先移除該額外層具有在離子植入的期間表面上可能 發生的損傷將不會使最終產物的品質衰退之優點。 再者本發明係關於根據上述方法製造之鍺於絕緣體上 (GeOI)型晶圓。 實施方式 以下將使用智慧切削(Smart Cut)技術說明根據本發明 的鍺於絕緣體上型晶圓之製造方法。然而,其他提供適合 的半導體於絕緣體上之製造方法也適合於本發明。 第la圖舉例說明鍺(Ge)基材1或,其中一個主要表面 上提供有蠢晶鍺層的基材。該來源基材的表面3可在進一 步加工之前先使用例如環狀氟酸(CHF)清潔。 第lb圖舉例說明可為,舉例來說,鍺晶圓、矽晶圓、 1297171 含熱成長二氧化發層的石夕晶圓、碳化石夕晶圓、存在石夕錯正 表面的晶圓或奸化鎵晶圓之處理基材5。最後也可使用石 英型晶圓。來源基材i及處理基材5可具有任何適合的尺 寸或形式,例如,舉例來說,200毫米或3〇〇毫米型晶圓。 #斤第lc圖舉例說明本發明方法的步驟b),其包含提供 氧氮化鍺層於鍺基材i的主要表面3上或中。&了m 氮化錯層⑺’在此具體例中,藉由氧化鍺基材1的表面層, •至少在鍺基的主要表面3上或中熱成長天然氧化鍺。 這可在含氧的氣氛中在約550t的溫度下達到。接著該氧 化錄層的生長,該氧化鍺層通常都長到達約5⑻埃至 埃範圍内的厚度,特別是約15〇〇埃的厚度。然後進行氮化 步驟,該步驟,舉例來說,在約35〇〇c的溫度下發生,該 溫度在氮化的期間,可能會在含氨(NH3)的氣氛中被提高達 約600°C。至於變化例也可使用二氧化氮或一氧化ι(Ν〇2 或NO)而達到。通常此過程根據要處理的材料厚度耗費約 鲁1〇分鐘到數個小時’並且供形成厚度在約500埃至3〇〇〇 埃範圍内的氧氮化鍺層,特別是約15〇〇埃的厚度。在這些 條件之下獲得主要為化學計量的GeN2〇,然後利用所提出 的方法藉著變化一或多個上述的加工參數也可獲得非計量 化學的氧氮化鍺。利用該熱成長氧化物具有良好的表面特 性而且該氮化作用對表面品質沒有或僅有有限的衝擊,所 以可達到供後續黏合步驟用之良好界面。 若不以加熱的方式生長氧化鍺,也可使用電子迴旋加 速共振電聚技術或電裝極氧化技術生長氧化錯。然後可 12 1297171 在約80°C至400t下進行該氧化物生長,或者獲得與在相 似的生長溫度下的熱氧化作用相比約四倍的較高氧化物生 長速率。再者可額外地將N或乂離子植入氧化鍺或氧氮化 鍺層中。離子的劑量及能量根據想要達到的化學計量及植 入層的厚度而選擇。 根據變化例也可藉由快速熱氮化而獲得約1〇〇埃的氧 氮化鍺層7,而其在於例如將鍺或氧化鍺,加熱到約 • °C,置於氨氣(NH3)氣氛中約丨分鐘。根據本發明另一個變 化例,若該鍺晶圓已經暴露於周圍空氣中,那麼該氡化鍺 也可包含存在該鍺晶圓表面上本來的氧化物(包含數埃到 數十埃之間的厚度)。 如第14圖舉例說明的,在接下來的步驟中,在該來源 基材1内部產生基本上平行於主要表面3的預定分裂區9, 其供有氧氮化鍺層7。在智慧切削技術中這可藉著以預定 能量及劑量將原子物種8 (例如氫離子)植入該來源基材ι •中而達到。此植入通常都透過事先提供的氧氮化鍺層7而 發生。 如第le圖舉例說明的,在再下來的步驟中使該處理基 材5與表面上有氧氮化鍺層7的來源基材丨黏合在一起而 產生來源·處理-複合物11。使該處理基材5的一個主要表 面13與該氧氮化鍺層7的表面15之間發生黏合。當該氧 氮化鍺表面15的品質滿足有關表面粗糙度(典型地在丨〇埃 以下,特別是在5埃以下)、奈米級地形學、側面平坦性及 粒子密度的黏合標準時,就可達到該二基材之間的黏合, 13 1297171 甚至不需事先研磨該氧氮化鍺層7的表面15。這代表著相 對於先前技藝的方法之優點,其中沈積類似二氧化;5夕的氧 化物,然後退火以及最後地CMP研磨。 根據變化例可藉由執行厚度約0埃至20埃的表面層之 電漿活化氮化而進行該氧氮化錯表面層的電漿活化。 第If圖舉例說明分開步驟的結果,在智慧切削技術中 該步驟包含來源-處理-複合物11的熱退火。在退火的期間 _該預定分裂區9將一直變弱直到該來源基材的其餘部分2 i 與該鍺於絕緣體上型晶圓1 7之間完全分開為止,該鍺於絕 緣體上型晶圓17係由該處理基材5、已經經由黏合而自原 始來源基材10轉移到該處理基材5上之該氧氮化鍺層7及 鍺層19組成。原始來源基材的其餘部分21係移除並且可 再作為接下來的鍺於絕緣體上製造方法之來源基材1,之 後再回歸到像SOI智慧切削方法的期間一樣。 利用上述的發明方法,因此可提供有成本效率的鍺於 _絕緣體上型晶圓17,同時,由於該氧氮化鍺層7及其熱界 面朝向該來源基材的鍺晶圓及其黏合界面朝向該處理基材 5的有利特徵,使得該晶圓具有優異的品質。 根據本發明的第二個具體例,示於第2a至2f圖,在 該氧氮化鍺層7與該處理基材5之間提供額外層而藉著使 用更標準的黏合表面,舉例來說經沈積的二氧化矽表面, 促成黏合。該第二個具體例包含如第一個具體例之相同加 工步驟,因此不再複述各步驟而是藉此併入以供參考。具 有如第la至If圖及第2a至2f圖之相同參考編號的元件彼 1297171 此相對應,因此不再複述其性質而是併入以供參考。 根據第二個具體例,舉例說明於第2a圖,在第1 d圖 中舉例說明的加工步驟之前,先在Ge〇xNy層7上沈積二氧 化石夕層23。該層23係舉例來說在某溫度下以TEOS或SiH4 為底藉由PECVD而沈積,該溫度可與鍺相容,其一般都小 於7〇〇°C。該層23可具有約數奈米至數百奈米之範圍内的 尽度。在此例中’該來源-處理-複合物11’,示於第2b圖 中,除了第1 e圖所示的來源·處理·複合物i 1那些以外還包 含層23。 在鍺與氧化物之間的界面仍舊為GeOxNy/Ge界面,如 先前解釋的,其具有非常良好的電氣特性。該GeOxNy層7 與經沈積的二氧化矽層23之間的界面具有較低的品質。然 而’因為此界面離該鍺層19較遠,所以不會損及此層19 的電氣性質。 根據第二個具體例的變化例,在提供該二氧化矽層23 _之前先在該GeOxNy層7上沈積第二種額外層25,舉例來 說,Hf〇2或Si^4 ’如第2c圖中舉例說明的。黏合之後, 就可獲得該來源-處理-複合物11”,示於第2d圖中,與該 來源-處理-複合物11相比其包含一或多個層,第二種額外 層25 〇 事實上,經沈積的一氧化矽具有與一般使用的熱二氧 化石夕不同的性質。具體而s ’經沈積的二氧化石夕對於化學 藥品侵襲,舉例來說氟酸HF,具有低耐性。這在後續在經 轉移的鍺層19中製造裝置的期間會變成一個問題,其中經 15 1297171 沈積的二氧化矽層23將形成該GeOI基材17最終的埋入式 氧化物界面。該額外的Hf〇2或ShN4層25或可提高此耐性。 根據第二個具體例的第二個變化例,在第1 d圖中舉例 說明的離子植入步驟之前先在該GeOxNy層7上沈積該額外 層23,例如二氧化矽層。在該黏合步驟,舉例說明於第^ 圖’之前可能必須先移除此層以改良該埋入式氧化物的品 質’特別是在僅需要熱氧化物以形成該Ge0][基材1 7的埋 _ 入式氧化物之情況下。在此例中,可能有利的是在沈積該 二氧化矽層23之前,先在該GeOxNy層7上沈積Hf02或 SisN4層的第二種額外層25。此層的厚度可由數奈米至數百 奈米。這樣才能在植入步驟之後藉化學藥品侵襲,舉例來 說使用HF,移除經沈積的二氧化矽層,舉例說明於第i d 圖。然後直接地將所得的結構(舉例來說Ge/GeOxNy/ Hf〇2),舉例說明於第2e圖,黏合於該處理基材5,其表面 13上可能或可此不包含熱二氧化石夕,而形成來源·處理-複 馨合物11”,,舉例說明於第2f圖。 在上述所有變化例中,鍺與該GeOI介電質之間的界 面總是都是鍺/GeOxNy界面。這樣可保護該鍺層7的電氣品 質。 圖式簡單說明 本發明方法的有利具體例將對照圖形說明於下。其係 示於: 第1 a至f圖·根據本發明製造鍺於絕緣體上型晶圓的 16 1297171 方法之第一個具體例,及 第2a至f圖:根據本發明製造鍺於絕緣體上型晶圓的 方法之第二個具體例。 主要元件之符號說明 1.. 鍺基材;3··來源基材的表面;5··處理基材;7..氧氮化鍺層; 8.. 原子物種;9..預定分裂區;10..原始來源基材; 11、11’、11”、11’”··來源-處理-複合物;13··處理基材的主要表面; 15··氧氮化鍺層的表面;17··鍺於絕緣體上型晶圓;19··鍺層; 21·.來源基材的其餘部分;23·.二氧化矽層;25··第二種額外層 17
Claims (1)
1297171 十、申請專利範圍: 1· 一種鍺於絕緣體上(GeOI)型晶圓之製造方法,其包含下 列步驟: > a) 提供鍺(Ge)基材或包含磊晶鍺層的基材作為一來源 基材(1), b) 在該來源基材(1)之一主要表面上或中提供氡氮化 鍺(GeOxNy)層(7), c) 將該來源基材(1)附著於一處理基材(5)而形成來源_ ❿處理-複合物(11),以及 d) 在一預定分裂區(9)分開該來源基材(21)與該來源·處 • 理-複合物(11)藉以產生GeOI型晶圓,該預定分裂區被設 : 於該來源基材(1)内部而且基本上平行於主要表面(3)。 2·如申請專利範圍第1項之方法,其中該方法復於步驟1^) 與c)之間包含在該來源基材(丨)内部產生該預定分裂區(9) 的步驟。 _ 3·如申請專利範圍第1或2項之方法,其中步驟b)可包含 下列步驟: bl)氧化該鍺基材(!)或使用該來源基材(丨)上本來的氧 化物, b2)氮化該氧化鍺而產生該Ge〇xNy層⑺。 4·如申請專利範圍第3項之方法,其中步驟b)包含使用氨 (NH3)、二氧化氮及一氧化氮其中至少一者來氮化。 5·如申請專利範圍第i或2項之方法,其中步驟b)包含藉 由快速熱氮化而提供該GeOxNy層(7)的步驟bl)。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP04292742A EP1659623B1 (en) | 2004-11-19 | 2004-11-19 | Method for fabricating a germanium on insulator (GeOI) type wafer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200618047A TW200618047A (en) | 2006-06-01 |
| TWI297171B true TWI297171B (en) | 2008-05-21 |
Family
ID=34931539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW094129940A TWI297171B (en) | 2004-11-19 | 2005-08-31 | Method for fabricating a germanium on insulator (geoi) type wafer |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US7229898B2 (zh) |
| EP (2) | EP1973155B1 (zh) |
| JP (1) | JP4173884B2 (zh) |
| KR (1) | KR100734239B1 (zh) |
| CN (1) | CN100472709C (zh) |
| AT (2) | ATE392712T1 (zh) |
| DE (1) | DE602004013163T2 (zh) |
| SG (1) | SG122908A1 (zh) |
| TW (1) | TWI297171B (zh) |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2857983B1 (fr) * | 2003-07-24 | 2005-09-02 | Soitec Silicon On Insulator | Procede de fabrication d'une couche epitaxiee |
| US7538010B2 (en) * | 2003-07-24 | 2009-05-26 | S.O.I.Tec Silicon On Insulator Technologies | Method of fabricating an epitaxially grown layer |
| US7568412B2 (en) * | 2005-10-04 | 2009-08-04 | Marquip, Llc | Method for order transition on a plunge slitter |
| FR2892230B1 (fr) * | 2005-10-19 | 2008-07-04 | Soitec Silicon On Insulator | Traitement d'une couche de germamium |
| KR100823031B1 (ko) * | 2006-12-21 | 2008-04-17 | 동부일렉트로닉스 주식회사 | 이미지 센서 제조방법 |
| ATE518241T1 (de) * | 2007-01-24 | 2011-08-15 | Soitec Silicon On Insulator | Herstellungsverfahren für wafer aus silizium auf isolator und entsprechender wafer |
| FR2912552B1 (fr) * | 2007-02-14 | 2009-05-22 | Soitec Silicon On Insulator | Structure multicouche et son procede de fabrication. |
| WO2008123117A1 (en) * | 2007-03-26 | 2008-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Soi substrate and method for manufacturing soi substrate |
| WO2008123116A1 (en) | 2007-03-26 | 2008-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Soi substrate and method for manufacturing soi substrate |
| CN101281912B (zh) * | 2007-04-03 | 2013-01-23 | 株式会社半导体能源研究所 | Soi衬底及其制造方法以及半导体装置 |
| CN102623400B (zh) * | 2007-04-13 | 2015-05-20 | 株式会社半导体能源研究所 | 显示器件、用于制造显示器件的方法、以及soi衬底 |
| EP1986229A1 (en) * | 2007-04-27 | 2008-10-29 | S.O.I.T.E.C. Silicon on Insulator Technologies | Method for manufacturing compound material wafer and corresponding compound material wafer |
| US20080274626A1 (en) * | 2007-05-04 | 2008-11-06 | Frederique Glowacki | Method for depositing a high quality silicon dielectric film on a germanium substrate with high quality interface |
| US8513678B2 (en) * | 2007-05-18 | 2013-08-20 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| FR2923079B1 (fr) * | 2007-10-26 | 2017-10-27 | S O I Tec Silicon On Insulator Tech | Substrats soi avec couche fine isolante enterree |
| WO2009057669A1 (en) * | 2007-11-01 | 2009-05-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing photoelectric conversion device |
| JP5503876B2 (ja) * | 2008-01-24 | 2014-05-28 | 株式会社半導体エネルギー研究所 | 半導体基板の製造方法 |
| US8299485B2 (en) * | 2008-03-19 | 2012-10-30 | Soitec | Substrates for monolithic optical circuits and electronic circuits |
| FR2933534B1 (fr) * | 2008-07-03 | 2011-04-01 | Soitec Silicon On Insulator | Procede de fabrication d'une structure comprenant une couche de germanium sur un substrat |
| EP2161742A1 (en) | 2008-09-03 | 2010-03-10 | S.O.I.TEC. Silicon on Insulator Technologies S.A. | Method for Fabricating a Locally Passivated Germanium-on-Insulator Substrate |
| US8741740B2 (en) * | 2008-10-02 | 2014-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| FR2968121B1 (fr) | 2010-11-30 | 2012-12-21 | Soitec Silicon On Insulator | Procede de transfert d'une couche a haute temperature |
| JP2012156495A (ja) | 2011-01-07 | 2012-08-16 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法 |
| US8890209B2 (en) * | 2011-03-10 | 2014-11-18 | Tsinghua University | Strained GE-ON-insulator structure and method for forming the same |
| US8704306B2 (en) * | 2011-03-10 | 2014-04-22 | Tsinghua University | Strained Ge-on-insulator structure and method for forming the same |
| US8786017B2 (en) | 2011-03-10 | 2014-07-22 | Tsinghua University | Strained Ge-on-insulator structure and method for forming the same |
| CN102169888B (zh) * | 2011-03-10 | 2012-11-14 | 清华大学 | 应变GeOI结构及其形成方法 |
| US8802534B2 (en) | 2011-06-14 | 2014-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming SOI substrate and apparatus for forming the same |
| FR2977069B1 (fr) | 2011-06-23 | 2014-02-07 | Soitec Silicon On Insulator | Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire |
| CN103832970B (zh) * | 2012-11-27 | 2016-06-15 | 中国科学院微电子研究所 | 一种低温晶圆键合方法 |
| KR102279162B1 (ko) * | 2015-03-03 | 2021-07-20 | 한국전자통신연구원 | 게르마늄 온 인슐레이터 기판 및 그의 형성방법 |
| KR101889352B1 (ko) | 2016-09-13 | 2018-08-20 | 한국과학기술연구원 | 변형된 저마늄을 포함하는 반도체 소자의 제조 방법 및 이에 의해 제조된 반도체 소자 |
| US10763115B2 (en) * | 2017-06-16 | 2020-09-01 | Nxp Usa, Inc. | Substrate treatment method for semiconductor device fabrication |
| US10276687B1 (en) * | 2017-12-20 | 2019-04-30 | International Business Machines Corporation | Formation of self-aligned bottom spacer for vertical transistors |
| FR3111232B1 (fr) * | 2020-06-09 | 2022-05-06 | Soitec Silicon On Insulator | Substrat temporaire demontable compatible avec de tres hautes temperatures et procede de transfert d’une couche utile a partir dudit substrat |
| CN114256345A (zh) * | 2020-09-21 | 2022-03-29 | 上海华力集成电路制造有限公司 | 一种fdsoi器件结构及其制备方法 |
| CN115070512B (zh) * | 2022-03-11 | 2024-04-26 | 北京爱瑞思光学仪器有限公司 | 一种锗晶片的双抛工艺、装置及锗晶片 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2681472B1 (fr) * | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| US6995430B2 (en) * | 2002-06-07 | 2006-02-07 | Amberwave Systems Corporation | Strained-semiconductor-on-insulator device structures |
| JP2004335642A (ja) * | 2003-05-06 | 2004-11-25 | Canon Inc | 基板およびその製造方法 |
| US7202166B2 (en) * | 2003-08-04 | 2007-04-10 | Asm America, Inc. | Surface preparation prior to deposition on germanium |
-
2004
- 2004-11-19 EP EP08007334A patent/EP1973155B1/en not_active Expired - Lifetime
- 2004-11-19 DE DE602004013163T patent/DE602004013163T2/de not_active Expired - Lifetime
- 2004-11-19 AT AT04292742T patent/ATE392712T1/de not_active IP Right Cessation
- 2004-11-19 AT AT08007334T patent/ATE515794T1/de not_active IP Right Cessation
- 2004-11-19 EP EP04292742A patent/EP1659623B1/en not_active Expired - Lifetime
-
2005
- 2005-01-04 US US11/029,808 patent/US7229898B2/en not_active Expired - Lifetime
- 2005-08-31 TW TW094129940A patent/TWI297171B/zh not_active IP Right Cessation
- 2005-09-16 JP JP2005270906A patent/JP4173884B2/ja not_active Expired - Lifetime
- 2005-11-01 KR KR1020050103864A patent/KR100734239B1/ko not_active Expired - Lifetime
- 2005-11-18 CN CNB2005101236830A patent/CN100472709C/zh not_active Expired - Lifetime
- 2005-11-18 SG SG200507154A patent/SG122908A1/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| ATE392712T1 (de) | 2008-05-15 |
| EP1973155B1 (en) | 2011-07-06 |
| ATE515794T1 (de) | 2011-07-15 |
| KR100734239B1 (ko) | 2007-07-02 |
| SG122908A1 (en) | 2006-06-29 |
| EP1973155A1 (en) | 2008-09-24 |
| DE602004013163D1 (de) | 2008-05-29 |
| DE602004013163T2 (de) | 2009-05-14 |
| JP4173884B2 (ja) | 2008-10-29 |
| US20060110899A1 (en) | 2006-05-25 |
| US7229898B2 (en) | 2007-06-12 |
| JP2006148066A (ja) | 2006-06-08 |
| KR20060056239A (ko) | 2006-05-24 |
| EP1659623A1 (en) | 2006-05-24 |
| TW200618047A (en) | 2006-06-01 |
| EP1659623B1 (en) | 2008-04-16 |
| CN1776886A (zh) | 2006-05-24 |
| CN100472709C (zh) | 2009-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI297171B (en) | Method for fabricating a germanium on insulator (geoi) type wafer | |
| US7008860B2 (en) | Substrate manufacturing method | |
| KR100878061B1 (ko) | 복합물 기판의 제조방법 | |
| KR101057140B1 (ko) | 미세 매립 절연층을 가지는 실리콘-온-절연물 기판들 | |
| US6573126B2 (en) | Process for producing semiconductor article using graded epitaxial growth | |
| JP4927080B2 (ja) | 厚い絶縁層の粗さを減少させるための方法 | |
| US7449395B2 (en) | Method of fabricating a composite substrate with improved electrical properties | |
| JP5088729B2 (ja) | 半導体オンインシュレータ型ウエハを製造する方法 | |
| JP2005203756A (ja) | 水素注入による膜移動および緩和による絶縁体上の歪みシリコン | |
| WO2002043153A1 (fr) | Procede de fabrication de plaquette de semi-conducteur | |
| JP2007329470A6 (ja) | 半導体オンインシュレータ型ウエハを製造する方法及び半導体オンインシュレータウエハ | |
| CN101142669A (zh) | SiGe结构的形成和处理 | |
| US8343850B2 (en) | Process for fabricating a substrate comprising a deposited buried oxide layer | |
| KR20090042139A (ko) | 반도체 기판의 제조 방법 | |
| EP3993018B1 (en) | Method of manufacture of a semiconductor on insulator structure | |
| CN101558486A (zh) | 制造复合材料晶片的方法以及相应的复合材料晶片 | |
| JP2010522426A (ja) | ハイブリッド基板の製造方法 | |
| JP2007173694A (ja) | 半導体基板の作製方法 | |
| WO2009106915A1 (en) | Method for reducing the amount or eliminating the crystalline defects, in a semiconductor layer of a composite structure | |
| JPH0574926A (ja) | 半導体基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MK4A | Expiration of patent term of an invention patent |