TWI295125B

TWI295125B - Low-jitter charge-pump phase-locked loop

Info

Publication number: TWI295125B
Application number: TW093114240A
Authority: TW
Inventors: Alvin Leng Sun Loke; James Oliver Barnes; Robert Keith Barnes; Michael M Oshima; Ronald Ray Kennedy; Charles E Moore
Original assignee: Avago Technologies General Ip
Priority date: 2003-11-20
Filing date: 2004-05-20
Publication date: 2008-03-21
Also published as: US7277518B2; US20050111605A1; TW200518468A

Description

1295125 玖、發明說明：【發明所屬之技術領域】本發明係有關於低顫動充電泵鎖相迴路。 c先前技術3 5 發明背景鎖相迴路(PLL)為一負回授迴路，一壓控振盈器（vc〇) 之輸出相位，在其中可自動被同步化(“鎖定，，)至一週期性輸入信號之相位。此週期性輸入信號，通常係稱為其輸入參考時鐘信號。PLL之鎖定性質，在通訊系統中，係具有多種 10應用，諸如頻率合成、頻率、波幅、或相位調變解調、和時鐘信號與資料回復。一基本PLL係具有三個連接在一回授迴路中之組件：一VCO、一相位偵測器、和一通常為某一類型之低通濾波器的迴路濾波器。一基本pLL在其VC〇頻率被設計為上述輸入參考時鐘信號之頻率的倍數之應用 15 中，係額外包括一回授分頻器。上述之VCO係一其輸入電壓受到一輸入電壓之單調調變的振盪器。該VCO之輸入端處的電壓，決定了此vco之輸出端處的週期性信號之頻率。雖然上述VCO之頻率，可被設計使響應其輸入電壓中之增加而降低，該VCO典型地 20 在設計上，可響應一輸入電壓之加增而使頻率增加。其唯一之要求是，當合併進其迴路内時，其回授之淨極性勢必要為負。該等VCO輸出信號和輸入參考時鐘信號，係輸入至其相位偵測器。此相位偵測器，將會產生一正比於該等輪入 1295125 =考時鐘錢與彻輪幻线狀純差的輪出電壓信 :二亥相位偵測器之輪出，係以其低通迴路據波器加以滤 /山Ά路係使此迴路滤波器輸出端連接至其咖之輸入 _ ] °,讀此料m之輸λ電a，可控制其vco > ^率:當此迴路被“鎖定”時’其vc〇輸出之相位和頻率，貝貝絲與其輸人參考時鐘錢之相位和頻率相等。古逆=些具有低㈣需求之單石㈣式PLL”，諸如问速串列賢料傳輸令所利用者，上述之VCO通常俜希望能兩者控制，因為單一線路控心 =在程序調::::信號’可提紐所需之調 15 ⑨紅應$電《、和溫度(P VT)變動、其設計路模型化中的不確定性、用以調整其系統測考時二:入參考頻率所需的彈性當中’鎖定至其輸入參 =遽二細調控制购號，_出係具有較電壓溫度之條物Γ ’追蹤彼等輸入和顫動性能之高電路雜訊免疫力 Ο "* 一充2配置為頻率合成器之傳統式低顫動PLL，係採用 •哭=路纽器’其可提供細調控制錢輸入’給一 ::uvco，其中之充電系迴路濾波器，係受到— 中，此：：::=_)之驅動。在-傳統式實施例娜邏輯二Γ成τ正緣觸_•(獨邏輯閃和一鐘信號之上曰弟一邏輯閃’可感測其輸入參考時〜歼緣’以及其第二邏輯閂，可感測一回授時鐘 20 1295125 信號(亦即，VCO輸出為分頻器所除）中之上昇緣，而分別產生-UP(上)和DOWN(下)輪出，彼等可用作一些給其充電泵迴路渡波II之控職人。當料up^DQWN兩者輸入被宣告為HIB^ ’其AND-邏輯閘便會產生一 RESET(重置)信號， 5其可同時清除上兩邏輯問之輸出，#以就其次一相位重置該序列式PFD。其充電泵迴路濾波器，傳統上係由一對電流源所組成’彼等可基於來自其序列式PFD之up和D〇WN輸入的狀態，藉由加減至一與一RC負荷串聯連接之電容器的電荷， 10 來調整其細調控制電壓。誠如下文之“實施方式，，一節中所說明，一採用此方式中之充電泵迴路濾波器的傳統式PLL，天生會在其VCO輸出信號中導入顫動。 C 明内容1 15 發明概要、特徵’旨在提供一種鎖相迴路，其係包壓控振還為和一充電泵迴路渡波器。其壓控振盡器， b括文谷态，其係具有一第一組在配置上可基於一第 20

控制電壓來_整—電容值之電容單元格，和—第二組在置上可基於一给第二控制電壓來調整一電容值之電容單格其充電栗趣路渡波器在配置上，可接收一第更新信號，彼耸々^ ,丄乐二各係至父具有一基於第一時鐘信號與第日㈠里仏说間之相位差的狀態，以及係由一第一組件和一一、、且件所組成。其第-組件在配置上，可在-更新周期 7 1295125 間，調整一橫跨-阻抗兩端而來自—基於該等第_和二更新信號之狀態的參考位準之電壓，以及可在此更新周期結束w，將此橫跨上述阻抗之電壓，回傳給該參考位準，其中橫_阻抗兩端之電壓，係由上述之第-控制電壓所 5組成。其第一組件在配置上，可基於其第一和第二輸入俨號之狀態，來調整-電容器兩端之電壓，其中橫=電: 器兩知之電壓，係由上述之第二控制電壓所組成。圖式簡單說明本發明之實施例，係參照下列諸圖而有較佳之瞭解。 10諸圖之元件，彼此並非必然成比例。相似之參考數字，係指明對應之類似零件。第1圖係一可例示一傳統式充電泵鎖相迴路之範例性實施例的方塊示意圖；第2圖係可例示一採用依據本發明之相位偵測器系 15統的充電泵鎖相迴路之範例性實施例的方塊示意圖；第3圖係-可例示上述依據本發明如第2圖所所例示之相位偵測器系統的範例性運作之時序圖：而第4圖則係一可例示一依據本發明之相位偵測器系統的範例性實施例之方塊示意圖。 20 【實施方式】較佳實施例之詳細說明在下文之詳細說明中，將參照所附形成本說明書之一部分的諸圖，以及其中係藉由一些可在其中實現本發明之例示性特定實施例，來加以顯示。就此點而言，彼等方向 1295125 性術語，諸如“頂部，，、“底部，，、“前面，，、‘‘背面”、“前列”、後列、等等，在使用上係參照其正在說明之繪圖的方位。由於本發明之實施例的組件，可使置於許多不同之方位中’该等方向性術語在使用上，係基於例示之目的，以及 5非有限制意。理應瞭解的是，有其他之實施例可被利用，从及在不違離本發明之界定範圍下，係可完成一些結構上或邏輯上之改變，所以，下文之詳細說明，不當被視為有限制思，以及本發明之界定範圍，係由所附之申請專利範圍來加以界定。第1圖係一可例示一傳統式充電泵鎖相迴路(PLL) 3Ό之範例的方塊示意圖。此PLL 30係包括：一壓控振盪器（vc〇) 回授分頻器35、一序列式相位頻率偵測器（pFD) 36、和-充電泵迴路渡波器38。其序列式咖36係包括：一參 ^考邏輯閃40、一回授邏輯閃42、和一飾邏輯間44。誠如斤例不，彼等參考邏輯閃40和回授邏輯問42兩者，係屬正緣觸發式D-邏輯閃。 ★其充電泵迴路濾波器38係包括；一耦合在一相聯結之第一電流源48與一節點50間的第一開關46、一耦合在一相 2結之第二電流源54與該節點5〇間的第二開關52、和一輛 δ在n亥節點5G與接地端之間的串聯連接式電阻5咏電容器 58 〇誠如所例示，此PLL 30係使配置為一可使用在一些類 =高速㈣資料傳輸等制财之低顫動時鐘信號倍乘盗。就此而論’其VC032係配置使提供—頻率大體上等於 1295125 一輪入參考時鐘信號(refclk) 62之頻率的倍數(N)之輸出守知h號6〇，此處之輸出時鐘信號60的頻率，係芙於其充電泵迴路濾波器38所提供之粗調控制電壓信號料和細調控制電壓信號66兩者。 5 其粗調控制電壓信號64，可提供其VC〇32為提供一輸出時鐘信號60而使其頻率可使此PLL 30能在程序、電源供應器電壓、和溫度變動、其設計程序期間之電路模型化中的不確定性、用以調整其系統測試所需之REFCLK 62的頻率所需之彈性當中使輸出時鐘信號6〇鎖定至refcLK 62所 10需的一個調制範圍。其回授分頻器35，可使上述之輸出時麵L號60除以N，藉以提供一除得之時鐘信號(diVclk) 68，使其頻率大體上等於上述輸出時鐘信號6〇之頻率除以 N〇其參考邏輯閂40，係經由一D-輸入端，耦合至一在7〇 15處所指之正數位值，可接收一 CLK輸入端處之RFFCLK 62’以及可經由一q_輸出端，提供_第一開關控制信號奋。其回授邏輯閂42 ’係經由一D-輸入端，耦合至一在74處所指之VDD，可接收一在CLK輸入端處之DIVCLK 68，以及可經由一Q-輸出端，提供一第二開關控制信號76。其第一開 20關控制#號72和第二開關控制信號76，下文係分別稱為 UP(上)信號72和DN(下)信號76。其AND-邏輯閘44，可在一對輸入端處，接收該等UP和DN信號72和76，以及可在一輸出端處，提供一RESET(重置)信號78,給其參考和回授邏輯閂40和42。 10 1295125 在運作中，其序列式PFD 36在配置上，可偵測彼等 REFCLK 62與DIVCLK 68間之相位差（Δφ) 8〇。舉例而言，若REFCLK 62係領前DIVCLK 68，其參考邏輯閃40，將會在其回授邏輯閂42偵測到DIVCLK 68之上昇緣前，彳貞測到 5 REFCLK 62之上昇緣。在偵測到reFCLK 62之上昇緣時，其參考邏輯閂40之Q-輸出端處的up信號72，將會宣告為 HI。此將會使其第一開關46閉合，以及使其第一電流源48，可經由節點50提供一電流給彼等電阻56和電容器58，藉以將電荷加至其電容器58，以及使其細調控制信號66之電壓 10位準上昇，以及使其VCO 32對應地增加上述輸出時鐘信號 60之頻率。在一“滯後”時間後，其回授邏輯閂42，將會偵測到 DIVCLK68之上昇緣，以及將會宣告其q_輸出端處之DN信號76為HI。此可使其第二開關52閉合，以及使其第二電流 15源54，開始將電流引導至其接地端。理想上，彼等電流源 48和54大體上係相匹配，以致當其電流源54開始導通時，其自第一電流源48流進節點50内之電流量，將會自節點50 被其第二電流源54“拉走，，。其結果是在電容器58之電荷中並無淨改變，以及結果，上述細調控制信號66之電壓位準 20 中，或者上述輸出時鐘信號60之頻率中，並無進一步之增加。在該等UP信號72和DN信號76兩者被宣告為HI之下，其 AND邏輯閘之輸出端的rESEt信號78，係被設定為HI。在其AND邏輯閘44中之傳播延遲所致的有限延遲後，以及響 11 1295125 應該等參考邏輯閂40和回授邏輯閂42，彼等UP信號72和DN 信號76，係被重置為LO。此將會使其第一和第二開關46和 52斷開，以及使RESET信號78被宣告為LO,以備其序列式 PFD 36接收次一對REFCLK 62和DIVCLK 68之上昇緣。 5 其PLL 30係在一類似上文所說明當rEFCLK 62落後 DIVCLK 68時之方式中運作，除DN信號76係在UP信號72 前被宣告為HI外。結果，其第二電流源54將會在其第一電流源48之前導通，藉以造成其電容器58所儲存之電荷中的減少，以及在上述細調控制信號66之電壓位準中，或者上 10 述輸出時鐘信號60之頻率中，造成一對應之減少。彼等參考邏輯閂40和回授邏輯閂42如上文所說明之運作，將可使其序列式PFD 36，提供彼等UP和DN信號72和 76,使成一些具有一大體上等於Vdd2HI狀態和一大體上等於接地電壓之LO狀態的電壓脈波之形式。兩脈波之較寬 15 者，係對應於兩時鐘信號REFCLK 62和DIVCLK 68之較早或領前時鐘信號，其較寬之脈波係比其較窄之脈波寬出上述之相位差（Δφ) 80。上述較窄脈波之寬度，係由其八^^^ 邏輯閘44中之傳播延遲和其參考邏輯閂4〇與回授邏輯閂芯之重置響應時間，來加以決定。 20 一類似上文在第1圖所例示之PLL30的傳統式PLL，係一種二階回授迴路。其VCO 32可基於上述細調控制電壓信號之電壓位準，來調整上述輸出時鐘信號6〇之頻率，以使上述DIVCLK 68之相位，大體上與上述輸入參考時鐘信號 62之相位相匹配。由於相位為頻率之積分，改變上述輸出 12 1295125 時鐘##U6G之解來調整相位，係需要其vc〇32執行一頻率積7刀。此一積分將會使得其vc〇32，導入一第一電路極值i其PLL 30。其充電泵迴路濾波器兇，可提供一電流給其電谷态58，使具有一基於彼等REFCLK 6^DIVclk沾 5間由序列式ΡΠ) 36所決定之相位差的時間間隔和方向。其電备器58可積为其對應之電荷，而使其充電泵迴路據波器 38,導入一第二電路極值至其ριχ3〇。其VCO 32和迴路濾波器38所導入之第一和第二電路極值，會潛在地導入180。之相位滯後至上述之迴路内，此 10將會造成其PLL 30内之系統不穩定性。為抵補其本質之180 。相位滯後，以及加進其迴路之穩定性，一些類似ριχ 3〇戶斤例示之PLL系統，傳統上係引進一電阻，諸如電阻器％，使與其電射積为電谷器58串聯，而成一相位領前補償之形式。此串聯連接式電阻器56和電容器58之負載，將會導入 15 一會增加其迴路之相位裕度而防護回授不穩定性之前饋或迴路穩定化零值。雖然其電阻器56和電容器58之串聯連接式負載，係藉由導入一前饋零值至其迴路而加進穩定性，此一組態係具有一可能會於其PLL 30之序列sPFD 36的每一相位更新時 20在上述輸出時鐘信號60中導入“顫動脈衝串，，之固有不當特性。此種顫動脈衝串在一些類似高速串列資料發射器電路等低顫動屬很重要之應用中，將會限制到一些類似pLL 3〇等PLL之適用性。一顫動脈衝串係發生於彼等rEFCLK 62與DIVCLK 68 13 1295125 之間有一相位差（Δφ) 80時。舉例而言，誠如上文所說明，當DIVCLK 68落後REFCLK 62時，其序列式PFD %，便會提供上述之UP信號72，作為一可使其迴路濾波器38之第一開關46閉合及使其第一電流源48經由節點5〇提供一電流脈 5波給其串聯連接式電阻器56和電容器58的電壓脈波。此電流脈波可將電荷加至其電容器58,以及可使其細調控制信號66之電壓位準上昇，此復可增加其細調控制變容器^之電容值，以及可使其VCO 32增加上述輸出時鐘信號6〇之頻率。 10 然而’由於其電容器58兩端之電壓，無法做瞬間變化，其電流脈波將會產生一橫跨其電阻器56兩端之近瞬間電壓。由於其電阻器56和電容器58之串聯組合的rc時間常數所致，其電阻器56兩端之電壓，將需要一有限量之時間。結果，其電阻器56兩端之近瞬間電壓，將會呈現為其細調 15控制^號66之電壓位準中的近瞬間增加，以及在上述輸出時鐘信號60之頻率中，造成一瞬間“跳躍，，。此一瞬間頻率跳躍，將會在上述之輸出時鐘信號60中，造成一通常稱為顫動脈衝串之相位跳躍。其電阻器56和電容器58之串聯連接式負載所提供的細 2〇調控制信號66之電壓位準，可由下文之方程式I來加以說明：方程式I :

Vfc^Ix(R+1/sq ；其中：I二來自其第一電流源48或第二電流源54之電流； 14 1295125 R=其電阻器56之電阻值；以及 C=其電容器58之電容值。使用分配律，方程式I可被重寫為下文之方程式Η: 方程式II: 5 VFc= (IxR)+(Ixl/sC) 其電阻器56所提供之第一電壓成分，係正比於上述之相位差（Δφ) 80，以及在功能上主要為調整上述輸出時鐘信號60之相位，而其電容器58所提供之第二電壓成分，係正比於上述相位差（Δφ) 80之積分值，以及在功能上主要為調 1〇整上述輸出時鐘信號60之頻率，就此而論，上述之第一電壓成分，下文係稱為其比例控制電壓，以及上述之第二電壓成为，係稱為其積分控制電壓。因此，方程式η可以一般化術語敘述為下文之方程式ΙΗ ·· 方程式III: 15 VFC=(比例控制電壓）+(積分控制電壓）第2圖係一依據本發明之實施例的PLL 13〇之方塊示意圖。此PLL 130係包括：一壓控振盪器（vc〇) 132、一回授分頻器135、-序列式相位頻率偵測器（pFD) 136、和一充電泵迴路濾波器138。其充電泵迴路濾波器138，係包括一 20比例組件140,其可提供一具有一正比於一輸入參考時鐘信號(REFCLK) 146與-除得之輪出時鐘信號(mvCLK) 148 間之相位差(Δφ) 144的電遷位準之第一細調控制信號142。其充電泵迴路滤波器138，進_步係包括一積分組件15〇，其可提供-具有-正比於上述相位差⑽）144之積分值的 15 1295125 電壓位準之苐二細調控制信號。此等比例組件和積分組件150，係共同運作來調整其VCO 132所提供之輸出時鐘#號154的相位和頻率，其比例組件14〇在功能上，可針對上述之輸出時鐘信號154做相位調整，以及其積分組件 5 150在功能上，可針對上述之輸出時鐘信號154做頻率調整。誠如所例示，其PLL 130係被配置為一低顫動時鐘信號倍乘器，其可被使用在一些類似高速串列資料傳輪之應用中。就此而論，其VC0 132在配置上，可在一大體上等於上述REFCLK 146之頻率的倍數(N)之頻率下，提供上述之 10輸出時鐘信號154。其VCO 132係包括：一第一組可接收一第一細調控制信號142之電壓可調制式電容單元格156、一第一組可接收一第二細調控制信號152之電壓可調制式電谷單元格158 '和一第三組可接收一粗調控制信號162之電壓可調制式電容單元格16〇。 15 其粗調控制電壓信號162,可提供其VC0 132為提供一輸出時鐘信號154而使其頻率可使此PLL 13〇能在程序、電源供應器電壓、和溫度變動、其設計程序期間之電路模型化中的不確定性、用以調整其系統測試所需之refclk 1扑的頻率所需之彈性當中使輸出時鐘信號154鎖定至refclk 20 I46所需的一個調制範圍。其回授分頻器135，可使上述之輸出時鐘信號154除以N，藉以提供一diVCLK 148，使其頻率大體上等於上述輸出時鐘信號154之頻率除以N。其序列式PFD 136,可提供一“上，，(UP)信號164和一“下，，(DN)信號 166 ’彼等各係具有一基於REFCLK 146和DIVCLK 48之狀 16 1295125 態0 其比例組件140，係包括一耦合在一節點170和一相聯結之電流源172間的開關168，以及在配置上可響應上述之 UP信號164而斷開及閉合。其一開關174係使耦合在節點170 5 與一相聯結之電流源176中間，以及在配置上可響應上述之 DN信號166而斷開及閉合。其電流源172係使耦合在其開關 168與一電源供應電壓(VDD) 178中間，以及其電流源176係使耦合在其開關174與其接地端之間。其一 NOR邏輯閘 180,可在一對輸入端處，接收彼等REFCLK146和D1VCLK 10 148，以及可在一輸出端處，提供一RESET信號182。其比例組件140，進一步係包括一重置開關184和一比例電壓電容器（Cp) 186。其重置開關184，係耦合在節點170 與一參考電壓（VREF) 188之間，以及在配置上可響應一 RESET信號182斷開及閉合。此重置開關184係屬常閉型， 15 藉以使Vref编合至節點170，以及使其比例電壓電容器 186 ’正常維持在一大體上等於vREF之電壓位準下。在一實施例中，VREF係處於一在GND與VDD間而對應於其VC0 132 之第一組電壓可調制式電容器單元格156的電容性調制範圍之中心的位準下。其電容器186為一可被採用來提供其第 2〇一細調控制信號142之比例電壓位準的適當阻抗組件之範例。其積分組件150，進一步係包括一開關19〇，其係耦合在一節點192與一相聯結之電流源194中間，以及在配置上可響應上述之UP信號164而斷開及閉合。其一開關196係耦 17 1295125 合在上述節點192與一相聯結之電流源198中間，以及在配置上可響應上述之DN信號166而斷開及閉合。其電流源 194’係耦合在其開關196與vDD 178之間，以及其電流源198 係耦合在其開關196與接地端之間。其積分組件15〇進一步 5係包括一積分電容器（CJ 200，其在配置上可提供上述第二細調控制信號152之積分電壓位準。第3圖係一可例示第2圖所所例示之pll 130之比例組件140的範例性運作。此時序圖25〇係例示其比例組件14〇於 DIVCLK 148滯後REFCLK 146時之運作。彼等REFCLK 10 146、DIVCLK 148、UP信號 164、DN信號 166、充電泵電流 (亦即，其電流源172所提供）、RESET信號182和其電容器186 兩端之比例控制電壓的波形代表值，係分別指明在252、 254、256、258、260、262、和264處。時間係以X-軸線表示，以及其依據特定波形之電壓或電流，係以Y-軸線表示。 15 當上述REFCLK 146之上昇緣266,被其序列式PFD 136 偵測到時，上述之UP信號164，將會如268處所指，使自接地電位（GND)被設定至其供應電壓VDD。此將可使其開關 168閉合，以及出自其電流源172之充電泵電流，將會如270 處所指，經由節點170流至其電容器186。而且，在僅REFCLK 20 146為HI之下，其NOR邏輯閘180之輸出端處的RESET信號 182，將會如272處所指，使自VDD被設定至其揍地電位 (GND)，而使其常閉式開關184斷開，以及使VREF與節點170 分離。在VREF與節點170分離之下，其電流源172所出之充電泵電流，將會開始將電荷加至其比例電壓電容器186，以 18 1295125 及此電容器186兩端之比例控制電壓，將會如274處所指，開始線性攀昇至一大於VREF之電壓位準。當上述DIVCLK 148之上昇緣275，被其序列式PFD 136 偵測到時，上述之UP信號166，將會如276處所指，使自接 5 地電位（GND)被設定至其供應電壓VDD。此將可使其開關]74閉合，以及其電流源176會將電流引導至其接地端。在其電流源172與176大體上相匹配之下，其自電流源172流進節點170内之電流量，將會被其電流源176“排離，，，以及其結果將會如277處所指，無淨電流流至其電容器186。結 1〇果，將無額外之電荷加至其電容器186，此電容器186兩端之比例控制電壓位準，將會停止上昇，以及將會如278處所指，穩定在一大於VREF但小於VDD之位準。在彼等UP和DN信號164和166兩者均處於VDD下，其序列式PFD 136，在此序列式PFD 136(舉例而言，參照第1圖 15之序列式PFD 36)之内傳播延遲後，將會如280和282分別所指’將該等UP和DN信號164和166兩者設定至GND。其UP 化號164之脈波寬度，係如284處所指，較上述DN信號166 之脈波寬度，超出彼等REFCLK 146與DIVCLK 148間之相位差(Δφ)。

2〇在已渡過上述REFCLK 146之半周期後，該REFCLK 146將會如286處所指，變遷至接地電位。在大約已渡過上述DIVCLK 148之半周期後，該DIVCLK 148將會如288處所指’變遷至接地電位。在REFCLK 146和DIVCLK 148兩者均處於接地電位下，其NOR邏輯閘18〇之輸出端處的RESET 19 1295125晕·日修正替換頁信號182，將會如290處所指，被設定成Vdd。此可使其重置開關184再次閉合，以及復可使其比例電壓電容器186放電，以及使其電容器186兩端之比例電壓位準，如192處所指，線性下滑回SVREF。 5 其積分組件之運作，並非由第2圖之時序圖250來例示。然而，其積分組件150之電容器200，係以一類似第1圖之電容器58的方式來充電，而基於彼等UP和DN信號164和 166之狀態，使電荷加減進出於電流源194和198。波形294表示比例組件14 0之阻抗組件為一電阻器而非 10 電容器186時，在節點170處所提供之比例控制電壓。在此種結構中，該電阻器係耦合在節點170與VREF之間，以及 NOR邏輯閘182和重置開關184係自比例組件14〇移除。誠如波形294所指，上述電阻器所提供之比例電壓脈波296具有一等於上述相位誤差284之寬度。此比例電壓脈波296，如 15 波形260所指，係與其電流源172所出之電流脈波相一致，以及係具有一較Vref超出其電阻值乘以其電流位準之乘積的值。雖然一電阻器可被採用來提供上述之比例控制電壓，上述之電壓脈波296，如上文在第1圖中所說明，在大小和 20 時間間隔上，可能會將一些顫動脈衝串導入上述之輸出時鐘信號154内。採用電容器186作為其比例組件HO有關之阻抗元件，相較於一電阻器’係屬一較佳之實施例。誠如波形264所例示，其電容器186所提供之比例控制電壓脈波，相較於一電阻性元件所提供之電壓脈波296，將會隨時間而 20 1295125 變寬。在一於DIVCLK 148滯後REFCLK 146時與上述 REFCLK 146之上昇緣266的偵測相一致之相位更新的開端，其比例組件140，係藉由斷開其重置開關184，使節點 5 170與VRef隔離，而呈一第三態。其電流源172接著會將一電流饋送進節點170内，以及上述之相位差（△(()) 144，係使積分進其電容器186上面，而造成其電容器ι86内和因而之節點170上面，儲存一偏離\^肝之電壓。其節點170將會保持在此種第三態情況中，直至彼等 10 REFCLK 146和DTVCLK 148兩者均被禁能為止，此時，其重置開關184係呈閉合，以及其電容器ι86將會放電至 VREF。其比例組件140之運作的淨效應，係為產生一電壓脈波，使其相對於VREF之波幅，正比於REFCLK 146與DIVCLK 148間之輸入相位差（Αφ) 144，以及使其時間間隔為上述 15 REFCLK 146之周期的某一受控分量。當電流源172提供電流給電容器186時，雖然其比例組件140會執行一起始積分，由於電容器186會在每一相位更新之别放電，其先前相位更新之相位差並無淨積分。此起始積分亦發生於一相對於其相位更新速率之短時段期間 20内’以及因而不會被PLL感測到。藉由提供一電壓脈波，使其波幅正比於其輸入相位差，以及使其時間間隔為其輸入參考時鐘信號之一受控分 ϊ，此依據本發明之比例組件14〇,可提供一具有相位領前補償之PLL 130,其可相較於一就相位補償採用一標準串聯 21 1295125 連接式之電阻器和電容器的傳統式PLL，降低其顫動脈衝串對系統性能之效應。藉由使其比例控制電壓脈波隨時間而變寬，此電壓脈波之幅度，可就一相對於一系列之Rc負載所提供的控制電壓之給定相位領前補償而使降低，藉以降 5低其VC〇 I32之輸出時鐘信號154中的顫動脈衝串之幅度。其充電泵迴路濾波器138之比例組件140,亦可提供_ 具有其他利益之PLL 130。由於上述比例控制電壓脈波之時間間隔，係由其具有較大工作周期之時鐘信號（亦即， REFCLK I46或DNCLK M8)，來加以決定，其充電泵迴路 10濾波器138之有效增益，可由其REFCLK 146和|)gcLK 148 之工作周期，來加以調變。此可使其充電泵迴路濾波器138

I 提供一增益，使其在上述脈波時間間隔由DNCLK 148來決定下’無感於一所提供之REFCLK 146的變化工作周期。上述比例控制電壓脈波之較低電壓幅度，亦可緩和其 15電流源口2和176中之非理想性。一金屬氧化物半導體(M〇s) 電晶體，為一電壓控制式電流源之一範例。理想上，此種 MOS電晶體之電流傳導特性，應不會受到其汲極和源極端子兩端之電壓的影響。然而，事實上，由於上述MOS電晶體結構之非理想性所致，其汲極至源極之電流，係依據其 20 汲極至源極之電壓而定。藉由降低此MOS電晶體電流源之汲極或源極端子處的電壓之變動的幅度，本發明可降低其汲極-源極電壓之變動，以及因而可提昇其電流源之性能。此在低電壓深次微米CMOS技術中尤為真實，其中之電流源，係具有一極低之輸出電阻。 22 1295125 使其比例電壓脈波隨時間而變寬，亦可使其充電果迴路濾波器138之比例組件140，能對其PLL 13〇提供—大相位領丽補償，此使用一傳統式充電泵迴路濾波器，諸如第工圖中之充電泵迴路濾波器38，係無法達致。此在一此其中迴 5路穩定性係屬重要而顫動性能則否之情況中要求大量可用相位領前補償的應用中，係屬有用。而且，其比例組件140,就相位領前補償，並不需要一電阻器，諸如電阻器56。電阻器係難以單石積體化進一實際積體電路中，以及由於其有效率具現體有關之面積需求〇和7或特定之程序技術特徵所致，可能會貴得離譜。而且，誠如下文更詳細之討論，電阻器很難使可規劃，以及較不易就調制PLL動態做處理。一PLL之關鍵運作特性為其頻寬，其基本上支配著此 PLL之響應時間，或者其vc〇究能多快地追蹤其輸入參考 15時鐘信號中之變化。蚊-PLL之頻寬，通常包括兩項雜訊源，内在雜訊和外來雜訊。外來雜訊通常係呈為其輸入參考時鐘信號中之顫動的形式。通常，該PLL僅追蹤其輸入參考時鐘信號而非顫動中之緩慢移動變化，係為所希望的。 2為達成此，一低PLL頻寬係為所希望的。内在雜訊係因其 2〇 PLL内之電路而產生。通常，使PLL能修正其内部所產生雜訊，係為所希望的。換言之，使PLL能就其本身加以修正，係為所希望的。為達成此，一高PLL頻寬係為所希望的。此兩相反之需求，將造成一最佳化之難題。通常，達成某種最佳之頻寬，使其拒斥外來雜訊，同時追蹤至少某 23 1295125 些内在雜訊，係為所希望的。因此，要能就不同之應用，控制一 PLL之頻寬，係為所希望的。參照上文之方程式1，上述串聯連接式電阻器56和電容器58 之總阻抗，係指明為R+1/sC之總和。以一公分母重寫此一 5 總和，將產生一表為（sCR+l)/sC之總阻抗，其中，sCR+1 係代表上文所說明之前饋零值。因此，其電阻和電容之大小’規定了其PLL之頻寬有關的截止頻率。所以，其pll之頻寬’可藉由控制上述電阻器56之大小，來加以調整。然而，由於上述依據本發明之一實施例的充電泵迴路濾波器 10 I38，並未包括一相位補償電阻器，諸如電阻器56，其比例組件140所提供之相位補償量，勢必要加以控制，以便調整上述PLL 130之頻寬。第4圖係一可例示一依據本發明之一實施例的充電泵迴路;慮波器300之示意圖，其係採用多重之比例組件 15彼等可選擇被致能’藉以控制其充電泵迴路濾波器綱所提供之相位補償。誠如所例示，此充電I迴路濾波器3⑻，係包括N個表為34此至34〇N之比例組件和一積分組件35〇。每一比例組件340，係包括一耦合在一節點370與一相聯結之電流源372間的開關368。其一開關374，係耗合在其 2〇節點谓與-電流源挪中間。其電流源372，係搞合在其開關368與一電源供應電壓（Vdd) 378之間，以及其電流源 376 ’係麵合在其開關374與接地端之間。其一職邏輯間細’可在一對輸入端處，接收一參考時鐘信號(REFCLK) 346和-除得之回授時鐘信號(DVCLK) 348，以及係具有一 24 1295125 輸出端。其一重置開關384，係耦合在其節點370與參考電壓（VREF) 388之間，以及其一比例電壓電容器386，係搞合在其節點370與接地端之間。每一比例組件340進一步係包括：一第一AND邏輯閘 5 400、一第二and邏輯閘402、和一OR邏輯閘404。其第一 AND邏輯閘4〇〇,可在一第一輸入端處，接收來自一相聯結類似第3圖之序列式PFD 136的序列式PFD之UP信號364,可在一第二輸入端處，接收一對應之致能信號406，以及可在其輸出端處，提供一開關控制信號給其開關368。其第二 10 AND邏輯閘402 ’可在一第一輸入端處，接收一來自上述相聯結之序列式PFD的DOWN信號366，可在一第二輸入端處，接收上述對應之致能信號406，以及可在其輸出端處，提供一開關控制信號給其開關374。其OR邏輯閘404，可在一如408所指之第一輸入端處，接收一反相之致能信號 15 406,可在一第二輸入端處，接收其NOR邏輯閘380之輸出，以及可提供一RESET信號382給其重置開關384。每一比例組件340a至340N，可接收一個別之致能信號 406a至406N。當其比例組件340之對應致能信號406被宣告為HI時，其AND邏輯閘400和402，可分別使彼等UP和 20 DOWN信號364和364，傳遞給其開關368和374。而且，在其致能信號406被宣告為高邏輯位準下，其在408處之反相值必然為L0，以及其OR邏輯閘404之輸出端處的RESET信號382，係具有一基於其NOR邏輯閘380之輸出的狀態。因此，當其致能信號406被宣告為HI時，其比例組件340，將 1295125 會在一如上文以第2圖所說明之比例組件140者的類似方式中運作，藉以提供一比例控制電壓，給一相聯結之VCO中的對應組之電壓可調制式電容器單元格410，諸如第2圖所例示之VCO 132中的組156。

5 當其比例組件340之對應致能信號406被宣告為LO 時，其AND邏輯閘400和402，將會分別阻隔彼等UP和 DOWN信號364和364,不使傳遞至其開關368和374。而且，在其致能信號406被宣告為LO下，其在408處之反相值，必然會被宣告為HI，藉以令上述之RESET信號382，無論其 10 NOR邏輯閘380之輸出如何，而使其開關384閉合。在其開關384斷開下，其節點370係強制為vREF，以及一具有大體上等於VREF之位準的比例控制電壓，係使提供至其對應組之電壓可調制式單元格410。精由遥擇致此及禁能彼專比例組件340而使致能信號 15 4〇6通過之變化組合，其充電泵迴路濾波器3〇〇，將可控制一類似第2圖之PLL 130的相聯結之pll的相位補償。其積分組件350,進一步係包括一耦合在一節點392與一相聯結之電流源394間的開關39〇。其一開關396，係耦合在其節點392與一電流源398之間。其電流源394，係耦合在 2〇其開關390與Vdd 378之間，以及其電流源398,係耦合在其開關396與接地端之間。其一積分電容器399，係耦合在其節點392與接地端之間。其積分組件35〇，將會在一如上文以第2圖所說明之積分組件15〇者的類似方式中運作，藉以提供一積分控制電壓，給一相聯結之vc〇中的對應組^電 26 1295125 t 了調制式電容器單元格420，諸如第2圖所例示之vc〇 U2中的組158。雖然第4圖中之充電泵迴路濾波器3〇〇，係例示為具有一單一積分組件350，在其他之實施例中，此充包泵迴路濾波器300，可包括多重之積分組件35()，使彼等可在一類似上文就比例組件340所說明之方式中被選擇致能。在一實施例中，其比例組件進一步係包括：一耦合在其節點370與接地端間之常開式開關412，和一耦合在其節點370與vDD 378間之常開式開關414。其開關412在配置 1〇上，可響應一接地信號416而閉合，藉以使其節點372強制至接地電位，以及其開關414在配置上，可響應一Vdd信號 418而閉合’藉以使其節點372強制至VDD 378。此等開關412 和414，係被採用做測試用。每一比例組件34〇，可接收一些個別之信號416和418，使彼等比例組件340能做個別之測 15試。同理’在一實施例中，其積分組件350，係包括一開關 422和一開關424，前者在配置上可響應一接地信號426而閉合，藉以使其節點392強制至接地電位，以及後者在配置上可響應一 VDD信號428而閉合，藉以使其節點392強制至Vdd 378。雖然本說明書已例示及說明了一些特定之實施例，本 20技藝之一般從業人員理應理解的是，在不違離本發明之界定範圍下，有多種變更形式和/或等效具現體，可取代此等所顯示及所說明之特定實施例。此一申請案係意在涵蓋本說明書所讨論之特定實施例的任何改裝體或變更形式。所以，本發明係意在僅受限於申請專利範圍和其等價體。 27 1295125 【圖式簡單説明】第1圖係一可例示一傳統式充電泵鎖相迫路之範例^生實施例的方塊示意圖；第2圖係一可例示一採用依據本發明之相位债測器系 5 統的充電泵鎖相迴路之範例性實施例的方塊示意圖；第3圖係一可例示上述依據本發明如第2圖所所例示之相位债測器系統的範例性運作之時序圖：而第4圖則係一可例示一依據本發明之相位偵測器系統的範例性實施例之方塊示意圖。 10 【圖式之主要元件代表符號表】 30.··充電泵鎖相迴路(PLL) 54···第二電流源 32…壓控振盪器(VCO) 56.··電阻器 34...變容器 58...電容器 35···回授分頻器 130···充電泵鎖相迴路(pll) 36···序列式相位頻率偵測器 132···壓控振盪器(VCO) (PFD) 135···回授分頻器 38…充電泵迴路濾波器 136…序列式相位頻率摘測器 40···參考邏輯閂 (PFD) 42···回授邏輯閂 138…充電泵迴路濾波器 44...AND邏輯閘 140···比例組件 46…第一開關 142…第一細調控制信號 48···第一電流源 144…相位差(△((>；) 50…節點 146…輸入參考時鐘信號 52…第二開關 (REFCLK) 28 1295125 148…輸出時鐘信號(DIVCLK) 150…積分組件 152…第二細調控制信號 154.. .輸出時鐘信號 156…第一組電壓可調制式電容單元格 158.. .第二組電壓可調制式電容單元格 160···第三組電壓可調制式電容單元格 162.. .粗調控制信號 164.. .“上”(1^)信號 166.. .“下”(0叫信號 168.. .開關 170···節點 172.. .電流源 174.. .開關 176.. .電流源 178.. .電源供應電壓(Vdd) 180.. .NOR邏輯閘 182 ...RESET 信號 184…重置開關 186···比例電壓電容器(Cp) 188…參考電壓(Vref) 190.. .開關 192…節點 194.··電流源 196.. .開關 198.. .電流源 200.. .電容器 300…充電泵迴路濾波器 346···參考時鐘信號(REFCLK) 348···回授時鐘信號(DVCLK) 350…積分組件 364.. .UP 信號 366.. . DOWN 信號 378.. .電源供應電壓(VDD) 388.. .參考電壓(Vref) 390.. .開關 392…節點 394.. .電流源 396.. .開關 398.. .電流源 399…積分電容器 410.. .電壓可調制式電容器單元格 412…常開式開關 414…常開式開關

29 1295125 416.. .接地信號 418.. .VDD 信號 420.. .電壓可調制式電容器單元格 422.. .開關 424.. .開關 426.. .接地信號 428.. .Vdd 信號 340a-340N.··比例組件 368a-368N···開關 370a-370N···節點 372a-372N···電流源 374a-374N···開關 376a-376N···電流源 380a-380N...NOR 邏輯閘 382a-382N...RESET(重置)信號 384a-384N···重置開關 386a-386N·.·比例電壓電容器 400a-400N···第一 AND 邏輯閘 402a-402N···第二 AND 邏輯閘 4〇4a-404N...OR 邏輯閘 406a-406N···致能信號

30

Claims

1295125 拾、申請專利範圍： 1· 一種鎖相迴路(PLL),其係包括：一壓控振盪器，其係包括一變容器，其係具有一第一組在配置上可基於一第一控制電壓來調整一電容值 · 5 之電容單兀格，和一第二組在配置上可基於一第二控制電壓來調整一電容值之電容單元格；和一充電泵迴路濾波器，其在配置上可接收一第一和第二更新信號，彼等各係至少具有一基於第一時鐘信號籲與第二時鐘信號間之相位差的狀態，以及係包括： 10 一第一組件，其在配置上可在一更新周期期間，調整一彳κ跨一阻抗兩端而來自一基於該等第一和第二更新信號之狀態的參考位準之電壓，以及可在此更新周期結束前，將此橫跨上述阻抗兩端之電壓，回傳給該參考位準，其中橫跨該阻抗兩端之電壓，係由上述之第一控 15 制電壓所組成；一第二組件，其在配置上可基於其第一和第二輸入春信號之狀態，來調整一電容器兩端之電壓，其中橫跨該電谷器兩端之電壓，係由上述之第二控制電壓所組成。 2·如申請專利範圍第i項之PLL，其中之阻抗，係由一電容 —. 20 器所組成。 · 3·如申請專利範圍第i項之PLL，其中之第一時鐘信號，係由一輪人參考時鐘信號所組成，以及其第二時鐘信號，係由一回授時鐘信號所組成。 4·如申請專利範圍第1項之pLL，其中之第一控制電壓，大 31 1295125 體上係正比於其相位差。 5. 如申請專利範圍第1項之PLL，其中之第二控制電壓，大體上係正比於其相位差之積分值。 6. 如申請專利範圍第1項之PLL，其中之第一控制電壓，可、 5 調整其第二時鐘信號之相位。 _ 7. 如申請專利範圍第1項之PLL，其中之第二控制電壓，可調整其第二時鐘信號之頻率。 8. 如申請專利範圍第1項之PLL，其中之更新周期期間，係鲁由其第一時鐘信號之時鐘信號周期所組成。 10 9.如申請專利範圍第1項之PLL，其中之橫跨阻抗兩端之電壓，係具有一就一基於其第一和第二時鐘信號之時間間隔而調整來自其參考位準所得的位準。 10.如申請專利範圍第1項之PLL，其中之第一組件在配置上，可提供上述之第一控制電壓，而使其位準響應一第 15 一測試信號，大體上等於接地電位，以及響應一第二測試信號，大體上等於其電源供應電壓，以及其中之第二馨組件在配置上，可提供上述之第二控制電壓，而使其位準響應一第一測試信號，大體上等於接地電位，以及響 . 應一第二測試信號，大體上等於其電源供應電壓。 / 20 11.如申請專利範圍第1項之PLL，其中之第一組件係包括： ·- 一耦合至一電源供應電壓之第一電流源；一第一開關，其係耦合在此第一電流源與一輸出節點之間，以及在配置上可基於其第一更新信號而斷開及閉合； 32 1295125 一耦合至接地端之第二電流源；一第二開關，其係耦合在此第二電流源與其輸出節點之間，以及在配置上可基於其第二更新信號而斷開及閉合； 5 一耦合在電源節點與接地端間之電容器，其中橫跨此電容器之電壓，係由上述之第一控制電壓所組成；一NOR邏輯閘，其可在一對輸入端處，接收其第一和第二時鐘信號，以及可在一輸出端處，提供一重置信號；和 10 一第三開關，其係耦合在其輸出節點與一參考電壓之間，以及在配置上可基於此重置信號而斷開及閉合。 12. 如申請專利範圍第11項之PLL，其中之第一電流源，可於其第一開關閉合時，提供一自其電壓源至輸出節點之電流，以及其中之第二電流源，可於其第二開關閉合 15 時，提供一自其輸出節點至接地端之電流。 13. 如申請專利範圍第11項之PLL，其中之第二組件係包括：一耦合至一電源供應電壓之第一電流源；一第一開關，其係耦合在此第一電流源與一輸出節 20 點之間，以及在配置上可基於其第一更新信號而斷開及閉合；一耦合至接地端之第二電流源；一第二開關，其係耦合在此第二電流源與其輸出節點之間，以及在配置上可基於其第二更新信號而斷開及 1295125 閉合；和一耦合在輸出節點與接地端間之電容器，其中此電容器之電壓，係由上述之第二控制電细u 如申請專利範圍第13 ^ 。於直當„ 之第-電流源，可 ^弟1關合時，提供-自其電壓源至輪出節點之時:：及其中之第二電流源，可於其第二開關閉合徒供一自其輸出節點至接地端之電流。 15::專利範圍第1項之。LL，其中之峨迴路據波器 10 15 20 多數之第-組件’彼等在配置上各可期間’基於該等第—和第二更新一、〜L，调整來自多考位準而橫跨一對應阻抗兩端之電壓，以及可在此更新周期結束前，將此橫跨上述阻抗兩端之電壓°，回1專給該參考位準，其中橫跨該阻抗兩端之電壓，係包括一可控制其壓控振蘯器之對應組的電容器單元格之第一控制電壓，以及其中多數第—組件之每—第—崎，: 配置上可被聊雜《能，如娜其PLL之相位領前補償。 16.如申請專利範赚項之PLL，其中之充㈣迴路滤波器係包括：多數之第二組件’彼等在配置上各可基於該等第一和第二輸人信號之狀態，調整_電容器兩端之電壓，其中橫跨此電容H兩端之電壓，係包括—可控制其壓控振盪器之對應_電容H單元格之第二控制電壓，以及其 34 1295125 中之每一第二組件，在配置上可被選擇致能或禁能。 17. —種有關一包括一内含一具有一第一組可基於一第一控制電壓來調整一電容值之電容器單元格和一第二組可基於一第二控制電壓來調整一電容值之電容器單元 5 格的變容器之壓控振盪器的鎖相迴路之充電泵迴路濾波器，此種充電泵迴路濾波器，在配置上可接收一第一和第二更新信號，彼等各至少具有一基於一第一時鐘信號與一第二時鐘信號間之相位差的狀態，此種充電泵迴路濾波器係包括： 10 一第一組件，其在配置上可在一更新周期期間，基於該等第一和第二更新信號之狀態，調整來自一參考位準而橫跨一第一電容器兩端之電壓，以及可在此更新周期結束前，將此橫跨其第一電容器兩端之電壓，回傳給該參考位準，其中橫跨其第一電容器兩端之電壓，係包 15 括一第一控制電壓；一第二組件，其在配置上可基於其第一和第二輸入信號之狀態，來調整橫跨一第二電容器兩端之電壓，其中橫跨此第二電容器兩端之電壓，係由上述之第二控制電壓所組成。 20 18.如申請專利範圍第17項之充電泵迴路濾波器，其中之第一控制電壓，大體上係正比於其相位差。 19.如申請專利範圍第17項之充電泵迴路濾波器，其中之第二控制電壓，大體上係正比於其相位差之積分值。 2(λ如申請專利範圍第17項之充電泵迴路濾波器，其中之第 1295125 一控制電壓，可調整其第二時鐘信號之相位。 21. 如申請專利範圍第17項之充電泵迴路濾波器，其中之第二控制電壓，可調整其第二時鐘信號之頻率。 22. 如申請專利範圍第17項之充電泵迴路濾波器，其中之更 5 新周期期間，係由其第一時鐘信號之時鐘信號周期所組成。 23. —種可使一包括一具有一第一組可基於一第一控制電壓來調整一電容值之電容器單元格和一第二組可基於一第二控制電壓來調整一電容值之電容器單元格的變 10 容器之壓控振盪器的充電泵迴路濾波器運作之方法，此種方法係包括：接收一第一和第二更新信號，彼等各係至少有一基於一第一時鐘信號與一第二時鐘信號間之相位差的狀態； 15 提供上述具有一位準大體上正比於其相位差之第一控制信號；以及提供上述具有一位準大體上正比於其相位差之積分值的第二控制信號。 24. 如申請專利範圍第23項之方法，其中提供第一控制信號 20 係包括：在其更新周期期間，基於該等第一和第二更新信號之狀態，調整來自一參考位準而橫跨一電容器兩端之電壓，以及可在此更新周期結束前，將此橫跨上述電容器兩端之電壓，回傳給該參考位準，其中橫跨該電容器兩 36 1295125 端之電壓，係由上述之第一控制電壓所組成。 25.如申請專利範圍第23項之方法，其中提供第二控制信號係包括：基於該等第一和第二輸入信號之狀態，調整一電容 5 器兩端之電壓，其中橫跨此電容器兩端之電壓，係由上述之第二控制電壓所組成。

37