[go: up one dir, main page]

TWI294165B - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
TWI294165B
TWI294165B TW094117769A TW94117769A TWI294165B TW I294165 B TWI294165 B TW I294165B TW 094117769 A TW094117769 A TW 094117769A TW 94117769 A TW94117769 A TW 94117769A TW I294165 B TWI294165 B TW I294165B
Authority
TW
Taiwan
Prior art keywords
semiconductor
electrode
pad electrode
semiconductor wafer
substrate
Prior art date
Application number
TW094117769A
Other languages
English (en)
Other versions
TW200605279A (en
Inventor
Takashi Noma
Original Assignee
Sanyo Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co filed Critical Sanyo Electric Co
Publication of TW200605279A publication Critical patent/TW200605279A/zh
Application granted granted Critical
Publication of TWI294165B publication Critical patent/TWI294165B/zh

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50Constructional details
    • H04N23/54Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011Manufacture or treatment of image sensors covered by group H10F39/12
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80Constructional details of image sensors
    • H10F39/804Containers or encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00Constructional details of devices covered by this subclass
    • H10F77/40Optical elements or arrangements
    • H10F77/407Optical elements or arrangements indirectly associated with the devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00Constructional details of devices covered by this subclass
    • H10F77/50Encapsulations or containers
    • H10W72/012
    • H10W74/129
    • H10W70/60
    • H10W72/251
    • H10W72/29
    • H10W72/536
    • H10W72/5363
    • H10W72/923
    • H10W72/9445
    • H10W72/952
    • H10W90/754

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Dicing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

1294165 九、發明說明: 【發明所屬之技術領域】 本發明是關於—種半導體裝置及其製造方法,特別是 關於封裝料導时置及Μ造方法。 【先前技術】 近年來,在封裝型半導體裝置中,CSP(Chip Size 曰ackage :晶片尺寸封装)備受矚目。CSP係指具有與半導體 ^曰片的外形尺寸大致相同大小的外形尺寸之小型封裝。 *、^已知有BGA(Bali Grid Array:球柵陣列)型的 =體裝置為CSP的—種。&腿型半導體裝置係在封裝 I!玻:ΐ : t以格子狀排列複數個由銲錫等金屬構件構成 曰^糕子,且與搭载於封裝體的其他面上的半導體 曰日片電性連接。 將此黯型半導體裝置組裝於電子機器時, = 端子壓接於電路基板(例如印刷基板)上的配 #部電I。以電性連接半導體晶片與搭載於電路基板上的外 * .. ,’習知的封裝型半導體裝置的-例係針對習知例 、之BGA型丰遂雕姑白 1夕j 千V肢裝置,蒼照圖面來說明。第26圖 知例之BG Α型丰導她驻要AA4 ,、構成白 該BGA型本^ 概略構成圖’ #26圖(A)係由 ’ y ¥脰裝置的表面側觀察的斜視圖。而且,第% 圖(B)係由該bga型的半導㉟梦 .ηΓΛ , 置的月面側觀察的斜視圖。 -BGA型半導體裝置1〇1係在第一及 美 102、103之間,使丰莫财曰^ in^ ^ 1 坂㈤基板 使丰Vm日日片1〇4措由環氧樹脂1〇5a 3]7]〇9 5 J294165 C而成。在此,在半導體晶片】04的一主面之表面上形 成,未圖示的電子裳置(electricdevice)。而且,在第二 ^基板103的-主面上,亦即繼型半導體裝置ι〇ι的 月面上,以格子狀配置有複數個導電端子。此導電端 子106係經由第二配線11〇與半導體晶片丨〇4相連接。對 數條f二配線11G分別連接有由半導體晶片104的内 。立出的第-配線’以進行各導電端子⑽與半導體晶月 104的電性連接。 針對此BGA型半導體裝置1〇1的剖面 圖二細地說明。第-圖係顯示沿著切割線⑷二^ 3刀告|J成各個晶片的BGA型半導體裂置1〇1的剖面圖。 在配置於半導體晶片! 〇 4的表面的絕緣膜⑽上配設 2 一配線1G7。此半導體晶片叫係藉由樹脂層购與 弟—玻璃基板102接著。而且’此半導體晶片⑽的背面 係错由樹脂们05b與第二玻璃基板1〇3接著。 而;^,第一配、線107的—端係與第二配線110相連 接。此第二配線110係由第-配線107的-端延伸於第二 玻璃隸1Q3的表面。而且,在延伸於第:玻璃基板m 上的弟一配線11Q上形成有球狀的導f端子106。 上述技術係揭示於例如以下的專利文獻卜 [專利文獻1 ]曰冰^牲矣9 Π A 〇 尽特表20〇2-512436號公報 【發明内容】 (發明所欲解決之課題) 仁疋衣"^只上述習知例之封裝型半導體裝置101 317109 6 1294165 8才,有包含於該製造方法的製程變得較為複雜的問題。據 此’發生製造成本增大之問題。 ^而且,上述半導體裝置101係因其構造複雜,故無法 仔到充分的可靠性。例如由於半導體裝置101的第一配線 10,與第二配線110的接觸面積非常小,故第二配線110 =在此接觸部分斷線之虞。而且,第二配線1丨q的階梯覆 应(step coverage)也有問題。 方带 。V體裝置101因係藉由其背面的導電端子1〇丨 與電路基板面相對向連接而安裝,故會發生該半導體裝置 的4貝斜或偏移之問題。因此,未圖示的 =(〜ge—ledDev咖電料合元件)等受光元件 t由於上述傾斜或偏移,使攝影時的像產生模糊。 可避免如上述的製造成本的增大之封裝型半導體裝 、4已矣有藉由接合線(b〇ndi叩^ )連 曰 ^與電路練之半導體裝置。但是,在這種半 ·=表面上未配設有保護層,而使該表面露出。此保護層 '予以二: ’在5亥保護層的表面即使附著塵埃,也能 予乂洗/?_也就是說,因未配 導體裝置中,合發生^ “土 在該半 度降低之問題表面的未圖示的電子褒置等的可靠 因此’本發明係在封裝型半導财置及其製 令,儘可能不使製造成本增大, 无 儘可能抑制半導體裝置安裝時的傾斜\ Η提高’而且, 3Ι7Ι09 7 1294165 —(解決課題之手段) 本叙明的半導體裝置乃鑒於上述課題所研創者 明係載置於形成有外部電極的電路基板半㉒置§ 其特徵係包含:電子穿w,报士认*.曾咖千卜版裝置’ 體晶片的表面;第— 產干登包極’由該雷早駐要μ 乂山 面.形成於半導體晶片的表 寺脸(或树脂層),形成於半導體晶片的表面.以及 托仏主工 持(或树月日層),而露出第一銲墊電 / 士,… ’墊電極與外部電極係電性連接。 在此 支持體係由玻璃其起、$ γ 』 線穿透的欲其政士細類塑膠基板或使紅外 、,果穿透的矽基板中的任一個所構成。 中本發明的半導體裂置之特徵為:在上述構成 + ¥月豆晶片的背面側與電路基板面相對向 且 述弟一開口部中露出的 且在上 部連接配線相連接。 W與外部電極係經由外 或者,本發明的半導體裝置 中’具有形成於在上述第—開口部露出ϋτ 的導電端子,半導體晶片的背_電二:f電極上 並且導雷p工& A1_月凹例电路基板面相對向, 電極係、㈣外部連接配線相連接。 中,具有二:::半?體裝置之特徵為:在上述構成 的導電端子,半導體曰^本“η的弟一#塾電極上 丁守Aa日日月的表面側盘雷々且 並且導雷Μ Τ囬惻”兒路基板面相對向, 、电而子與外部電極係直接連接。 .而且,本發明的半導體裝置之特徵為除了上、 外,還包含:第二銲塾電極,在半導體曰==述構成 % 丁 7月旦日日片的表面之中,沿 317109 8 1294165 /著。亥半〒體晶片的第一邊及第二邊的端1 配線層,形成於半導體』;::表:=犧 產于墊電極與第二銲墊電極第_ 、 '接第 脂層),而露出第1曰執予/ —開口部’貫穿支持體(或樹 向路出弟—知墊電極的表面,·以 於在第二開口部露出々筮— 冷电知子,形成 半導體穿置之::Γ 上。在此,本發明的 午版忒置之将谜為··在上述構雜 盘電路其;τ¥»如拟人 月且阳片的表面側 接。 而子與外部電極係直接連 而且,本發明的半導體裝置的势 •準備藉由切到綠剑八 衣仏方法之特徵係包含: 板;Γ二形成有第—銲墊電極的半導體基 程;藉=1=接著支持體(或形成樹脂層)之製 ,形成貫穿支持體且露出該第 切判,蔣车道雕H 衣耘,以及稭由沿著切割線的 料¥體基板分割成各個半導體晶片之 支持體係由玻璃基板、丙烯 、 ♦的石夕基板中的任-個所構成/員土私基板或使紅外線穿透 而且’本發明的半導體置 ‘上述制、止古土 士 ^ 不I日]衣仏方法之特徵為:在 '衣 中,在將半導體基板分割成各個半導體曰片 的製程前,包含.於右笛ρ, Α 似干¥版日日片 &道+弟一開口部露出的第—銲墊電極上形 成導電端子之製程。 卞主!壮上办 :且,本發明的半導體裝置的製造 方法中,在準備形成右 力曰#; 〜衣& 含……- 干墊電極之半導體基板後,包 分離的第 …刀丄康附近,成以預定的間隔 勺弟一-h極之製程;在半導體基板的表面,形成 317109 9 1294165 經圖案化的配線層’俾連接第—銲 之製程;藉由選擇性去除支持 $ ° 銲塾電極 貫穿支持體且露出第二鲜塾:的々形成樹月旨層),而形成 及於在筮一„立 極的弟二開口部之製程;以 製程。 弟一鲜墊琶極上形成導電端子之 (發明的功效) 依照本發明,藉由支持體或樹 表面受到保護,免使丰^破置的 同時,經由配設於上述支持"1=濕氣的影響。與此 電性連接半導體晶片表的第-開口部,可 Lt 。弟在f墊電極鱼雷路其此 Μ ’半導體裝置的製程會比習知 ς 1。错 本發明,因半導體裝置的構造單純,故:二如果依照 導體裝置的構造複雜時所恭斗 丁 U可此抑制該半 梦刑主、曾邮 生的可靠度降低。因此,在封 破土 h體裝置及其在封 謀求該半導體裝置的可靠度的提高。吏衣㈣雜,而可 而且,依照本發明,因半導曰 等構成的支持體所保護,故在被由 、埃等辭污,也能將m / 面即使附著塵 '子褒置為陶:光::在此,形成於半導體晶片的電 持體…: 時,即使微小的塵埃殘留於該支 像連結隹點。攄/ 表面到受光元件的光程差造成 "、、,,,,據此’可提高半導體裝置的良率。 其^ f J'依知本發明,以使半導體晶片的背面側盥電路 方式’將半導體裝置載置於電路上路 m仏在習知例之半導體裝置中所發生的安裝(形成 317]〇9 Ϊ294165 '於半導體裝置的背面之導言+ 半導體褒置的傾斜或2而子與電路基板的連接)時的 而且’以使半導轉曰 古斗、时丄…,· V 片的表面側與電路基板相對内ώΑ 傾:U 1體裝置載置於電路基板上時,上述安掌時的 ==習知例之半導體裝置大致同樣地發ΐ: 配的電子裝置為CCD等受光元件時,笋由 配4應於受光元件的位置的電猎由 於受光元件的上方的透锫准 伋〇又光齒,以配設 声诚* 透鏡為基準,可得到較深的焦點深 又據此,將半導體裝置安裳於電路基板上以作為… 透鏡等構成的相機模址日*, 為由上述 ^ '、,、 可丛罝減少該相機模組的厚戶。 著該第.依照本發明,在半導體晶片的表面之中,二 接的第_俨叛, 丨〜攻有與弟一鋅墊電極電性連 塾電極上的第二開口部形 )子、工此第二銲 體晶片的第n + w ¥^而子’可電性連接半導 1〇c的端部在電路^ 錯因+導體晶片 半導體|置安^1同樣地保持,故可儘量抑制在將 且,;裝於電路基板時所產生的傾斜或偏移。而 而分別^種類的焊塾電極分別當作測試用、安裝用 【實施方式】 Η * f著在十對本發明第一實施形態之半導體裝置,參昭 =:明'。本實施形態之半導體裝置的製造方法係例如' 態之半::1卜第1圖至第6圖係說明本實施形 月且、白、衣造方法之剖面圖。而且,第7圖係說 ]] 317109 1294165 ·明本實施形態之半導體裝置及其製造方法之剖面圖。 而且,第1圖至第7圖係顯示在後述的切割製程被分 1勺預疋的接鄰晶片的邊界(亦即未圖示的切割線附近)中 的2導體基板1〇的剖面。而且,在第〗圖至第7圖中,在 半‘體基板1 〇的表面形成有未圖示的電子裝置。其中,未 ,不的电子裝置例如為CCD(Charge c〇upled ,電 荷搞合元件)等受光元件。 ^ _ 最初,如第1圖所示,在半導體基板10的表面隔著 未圖示的層間絕緣膜(例如由 :SG(Borophospho silicate Glass,硼磷矽玻璃)等構成) 形成銲墊電極11。此銲墊電極u例如由鋁、鋁合金、銅 等金屬層構成。此外,在包含銲墊電極u的半導 1〇上,在使該銲塾電極U的一部分露出的狀態下^有 由氧化矽膜或氮化矽膜等構成的未圖示的鈍化膜 (passivation film)。 而且,在包含銲墊電極u的半導體基板1〇的表面 上’塗佈由例如環氧樹脂構成的樹脂層12。接著,經由此 樹脂層12,在半導體基才反1〇的表面接著基板狀或膠帶狀 的支持體13。此支持體13具有預定的厚度。而且,支 體13係支持半導體基板1G ’並且具有保護半導體基板10 5、且,寻X光元件 時,必須以半導體基板10(半導體裝置完成後為晶片❿ 的表面的該未圖示的裝置(devic:e)受光。因此,支持體 317109 12 1294165 -具有例如玻璃基板般透明或半透明的特性較佳。亦即 ^體13最好是由光學上透明或半透明的玻璃基板、丙婦等 4基板或使紅外線穿透的石夕基板等形成。或者支持體η 右具有透明的特性,則為其他的基板狀或膠帶狀者均可。 :且’關於樹脂層12也—樣’具有透明或半透明的特性較 、类S日々未圖丁的%子U不為*光元件時,無須使用具有 〆半透明特性之樹脂層12及支持體13,使用呈有不 =日月特性之樹脂層12及支持體13也可以。例如以具有不 t明特性之金屬或有機物構成的基板狀物或膠帶狀物當作 支持體1 3使用也可以。 与日士此進行利用受光元件之未圖示的電子裝置的攝 在支持體13的表面即使附著塵埃㈣污,因上述薪 π造成的攝影缺陷由於可藉由支持體13的上述預定厚 度,而減少到可忽視的程度,故不成為問題。、子 >伞,著在此支持體13被接著的狀態下,依照需要進 Ο體基板10的背面的钱刻,亦即所謂的背面研磨 (^ackgr ind! ng)。然後,以酸(例如Ηρ與确酸等的混合液) 畜作钱刻劑(etchant)使用,來银刻半導體基板1〇的背 =據此’可去除因背面研磨所發生的半導體基板W的機 ^傷層,可改善形成於半導體基板1G的表面之未圖 二=% ί1 ϋ % H 〇在本實施形態中’半導體基板工〇 的_加工的厚度為13〇”左右,惟此厚度可依照未圖 不的電子裝置的種類適宜地選擇。 317109 13 1294165 接著,如第2圖所示,在支持體13的表面上選擇性 =二阻層14。亦即光阻層14係在對應銲墊電極心 位直具有開口部而形成。 。^ 士第3圖所示,以光阻層14作 進行支持體13的選擇性去除。此支持體13的選紐去除 例如可藉由以氫氣酸⑽,drogennu〇ri_^^ =虫亥Kdry etching)進行。藉由此支持體i3的選擇性去 乂,以形成有貫穿支持體13的開口部。其中,樹脂層u ^ ^部的底部露出,銲墊電極11會與樹脂層1 2相接。 接者,如第4圖所示,選擇性去除在支持體 口部露出的樹脂層12。藉由此樹脂層12的選擇性去’幵 以形成有貫穿支持體13及樹脂層12的開口部15。:中, 在該開口部15的底部露出銲墊電極u。 ’、 _ 樹脂層12的選擇性去除例如藉由以有機溶劑為 溶液的浸潰㈣來進行較佳。其中,上述則時,光^ 14也可以被去除,惟當作敍刻的遮罩使用也可以。先阻; :;當作遮罩使用時’光阻層14係在姓刻後。層 樹脂層12的選擇性去除藉由其他濕式勉刻 巧 :亍伽广樹脂層12的選擇性去除藉由物 (ashing)處理進行也可以。藉由此樹脂層_ 除,以形成有透過支持體13及樹脂層12露出銲墊 的f幵1 口部15。 兒按i 1 317]〇9 14 Ϊ294165 此外,對應銲墊電極n的位置中的支 層12的選擇性去除藉由—次㈣刻進行也可=及樹脂 支持體13及樹脂層12,以光阻層14作為遮罩匕時,對 預定的蝕刻溶液或蝕刻氣體的濕式蝕刻或乾:丁利用 接著’如第5圖所示,於在開口部15的底‘ 銲墊電極11上形成有金屬層16 -。路出的 / μ .、 % 7蜀摩1 6例如益丄μ 屬=金也(^由此上以素的化合物形成者較佳。或者曰,金 屬層16也切由上述以外的其他金屬形成。 孟 接著,如第6圖所*,在金屬層16上有 子1 7。在此,導带i山;# + + ϋ 有‘黾端 或者導=二7不由^㈣13的表面突出而形成。 成同面L:: 的表面突出,而與該表面 ”。此時,在以。此外,亦可省略形成導電端子 =’在開口部15中露出有金屬層16。 最後,如第7圖所示,沪荽车m ^ 基板Η)分判成车道雕 。者未圖不的切割線將半導體 •半導體事置二: 〇C。如此,完成本實施形態的 示的以:;的半導體裝置係被安裝於形成有未圖 •示的電路二二二未圖不的電路基板上。此時,未圖 .成有導電‘子二部電極係與導電端子17電性連接。未形 電性連接。 可,該未圖示的外部電極係與金屬層 體13如=體形態之ί導體裝置中,藉由支持 性損傷或〜版Βθ C的表面受到保護,免於受到物理 的開口 的影響、,並且經由貫穿該表面的支持體13 J’可電性連接銲墊電極u與電路基板。據此, 3]7]09 15 1294165 v =導:裝置的構造及製程變為單純,與該半導體裝置的構 =相情形比較,可提高可靠性。亦即,不會增大制造 欣本’㈣謀㈣半導體裝置的可靠性的提高。、 接著,針對將本實施形態之半導體裝置安裝於電路爲 板上的情形,參照圖面來說明。第δ圖 土
的半導體裝置的頂視圖。而且,第9m/8二施形態 -,. 回加/σ者弟8圖的X-X 、在的剖面圖。此外,在第8圓由> 邱曰ΰ 1n 弟8圖中係令略電路基板1A及半導 φ脰日日片10c以及用以連接此等電路基板u及半導髀曰 1 〇c的各構成要素以外的圖示。 足θθ 士如第8圖所示’在例如印刷基板的電路基板以上載 图+導體晶片10c。在電路基板_成有外部電極2〇 此外部電極關案在第8圖及第9圖中係被簡略 而且’半導體晶片1〇c係使未形成有支持體Μ側的 ’亦即背面與電路基板…目對向而被載置。而且,在 Ί體晶片1Ge的表面之中’在受絲域iQi形成有例如 翁曰寺受光元件之未圖示的電子裝置。另—方面,在半導 .=曰片l〇c的表面之中,在受光區域1〇i以外的區域露出 =於士開口部15的導電端子17。或者,未形成有導電端 千17時係露出其下層的金屬層16。 而且,半導體晶片l〇c的導電端子17與電路基板的 卩兒極20例如藉由接合線21連接。或者取代接合線 21 ’使用形成有導電圖案而成的未圖示的可撓性薄片 xible sheet)或膠帶(tape),連接導電端子1 7與電路 317109 16 1294165 基板的外部電極20也可以。而且,未形成有導電端子r 時’金屬層16與電路基板的外部電極2〇例 21相連接也可以。 安口、果 而且’如第9圖所示’在電路基板1A之中载置有半 導體晶片心側的主面,亦即表面,覆蓋半導體晶片10c 而配设有鏡筒部30。在鏡筒部3〇之中,對應半導體晶月 :。c :叉先區域i。i上的位置,設有會使外光射入的開口 ^此開π料隔著使較波長透射的滤光鏡 向的半導體晶片=;面 例的半導體裝置之突起狀的= 趙晶片1〇c的傾斜或偏二二由除半導 可律晉、辟备夕像此稭由上述傾斜或偏移, ,模糊。1用未圖不的電子裝置進行攝影時的像發生 側的ΓΙ' :电路基板U之中,未載置有半導體晶片1()c 電子穿置之cc:背面,安裝有用以處理來自例如未圖示的 电子裝置之CCD的影像信號之Dsp〇)igitai &㈣ 量號處理器)晶片40也可以。此時,可儘 1A的面二j虹日日片1〇C及DSP晶片4〇時所需的電路基板 1A的面積抑制為較小。 土攸 係如施形態之半導體裝置的電路基板上 口及弟11圖所不的構成而進行也可以。第10 317]09 17 1294165 » 圖4 4兄明本實方备并 m ^ '八 +導體裝置的頂視圖。在此,繁If) 圖係由電路基板中, 口在此弟10 觀察時的了貝視圖。而ΓίΓ之側的主面,亦即由表面 的剖面圖。此外,在第1η 糸沿者第10圖的γ-γ線 及第9圖所H 圖及第11圖中’針對與第8圖 复m 構成要素係附加同-符號,並省略 且,在第10圖中,省略電路基㈣及4體 日日片l〇c及用以連接此箄恭 汉干—組 的各構成要素以外的圖示板1β及半導體晶片i0c 及之側隹电路基板1B之中,外光所不 外部電極20的圖荦俜在筮1n门°电極20的圖案。此 示。 卞係在(1G圖及第11圖中被簡略地圖 - 而且,在電路基板1R的北 半導妒日Μ1η γ Ιβ的月面載置有半導體晶片10c。 千等版日日片10c係將形成有岁牲雕 馨面載置成盥電路美柘115 、版3之側的主面,亦即表 響 啊且从只书路基板JB的背丄 1 0c的導電端子丨7 p | …。在此,半導體晶片 •接。电而子Π知與電路基板1β的外部電極2〇直接連 % 而且,半導體晶片1 Q将 電路基板1Β的受光窗lw露出此^其又光區域101由 被載置於電路基板1B的背面,也康^即使半導體晶片1〇C 射入到受光區域1〇1。 也此透過受光窗1W使外光 而且,如第11圖所示,,+抑 有半導體曰Min在电路基板1B之冲,未載置 9片1〇。之側的主面亦即表面,配設有鏡筒部 317109 1294165 • 30,俾覆盖半導體晶片。在鏡筒部30之中,在對應半 導體晶片10c的受光區域i〇i上的位置設有會使外光射入 的開口部。在此開π部’隔著使敎波長穿透的滤光鏡 31,配設有彙集外光於受光區域1〇ι的透鏡犯。 在此,透鏡32與半導體晶片1〇c的受光區域1〇1之 焦點距離必須具有依照透鏡32的性能之預定的長度的焦 點距離。因此,必須大大地取出預定的焦點距離時,該焦 點距離變成增加由透鏡32及半導體晶片1Qc等構成的相機 板組的厚度(亦即鏡筒部3 〇的高度)之原因。相對於此,在 ΐ 11圖所示的實施形態巾,因光穿透電路基板1B的受光 函i〇w’而被導入半導體晶片1〇c的受光區魏,故 基板1B的厚度變成上述預定的焦點距離的一部分。據1 Γ吏相機㈣的厚度僅減少上述電路基板㈣厚度的部’ 而且’、安裝於本實施形態之半導體裝置的電路 ?里入形成於電路基板的凹部内而進行也可以。^ 對此時的丰導#駐¥ 接者,i 繁〗二 的安裝,參照圖面來說明。第12圖 乐14圖及第18圖係用以 圖 頂視圖。而且,笛1Q θ — 戶'也办心之+導體裝置ό 弟1 3圖、第15圖及第1 9圖八έ I / 12圖、第14圖及第18圖的 別係沿著〗 圖及第17圖係說明, 線的剖面圖。而且,第1 十义 說乐14圖及第15圖的半導俨裝罢从⑷ 方法的剖面圖。 且羞置的製土 作為2 =圖及第13圖所示,在電路基板1C的内部, ''疋圖案的外部電極用的金屬層,例如Cu層、。 19 317109 1294165 :d與預疋的樹脂層一起被最。 '面(盥透铲日斟a 且4 且,在電路基板1C的表 礼、透鏡32相對向之側)形成有内包半 層於此半導#曰Η〗n 、且日日片1 0 c及4: 处立 片10c的各層的全體之大小的凹邻们。雖 ;:^Η1的形成未被特別限定,惟可藉由例如利二定的 行的電路基板lc的切削等而進行。 -J用錢孔進 此外,在凹部H1的底部中,如圖所示 声 的一部分也可以,而 路出Cu層20m • 士 而且,露出樹脂層者也可以。伯曰、 日宁的Cu層20m並不是使用於盥^狀 仁疋’此 •裝置之^、“立 女裝於電路基板的電子 放置之電性連接的外部電極。此 包卞 惟例如F1安儿々☆ CU層20m未被特別限定, 隹例如圖木化成島狀,俾覆蓋半導 Μ 丁 體,且並一邱八+ 日日片1 〇c的平面的全 者也可以/刀延伸到電路基板1C的邊緣,在其侧面露出 相對内’使其底部與半導體晶片10c的背面 相對向而载置有半導體曰 _ i半導麵日H C。而且,在凹部H1的側壁 響”千V體晶片1 〇c之間存在介 土 導體裝置的製程中所使用的二$ 空間填充有在半 •谬(_erflll)22。 Μ树脂等有機材料’亦即填 而且’半導體晶片l0c的導雷 干办 的外部雷杯9n心-丄 0導電&子Π與電路基板lc >τ々包極20係經由例如接八 成有導電端子17時,開連接。而且,未形 U盥外邻恭朽刈m 15内的金屬層16或鮮墊電極 Μ^2()例如經由接合線2!連接也可以。 載^且在本實施形態中’如第14圖及第Η圖所示, 且U H1円的半導體晶片10C的薛墊電極η與電路 3]7109 20 1294165 “二:C广外部電極2〇係藉由例如包含銀(Ag)粒子的導電 二水bast士e)2lp依照預定的圖案印刷而成的配線連接 半導時如第16圖所示,半導體基板及疊層於此 广= 板lc &邛與半導體晶片10。的背面相對向,在電路基 板ic的凹部H1載置有半導體晶片i〇c。 •空問;!且^凹部到側壁與半導體晶片…之間存在 接°亥工間填充有填膠22。然後’與銲塾電極11 ^卜連接’由開口部15内延伸至電路基板ic的外部電極 性塗漿叫依照職的圖案而印刷。導電 R1 此’半導體晶片10c被安襄於電路基板ic的凹部 n Λ形與半導體晶片10〇被安裝於電路基板的表面上的 二下,透鏡32與半導體晶片10c的受光區域⑻ ,等槿2延長L據此,可使由透鏡32及半導體晶片10c *被延具^相機柄組的厚度(亦即鏡筒部30的高度)減少該 =…距離部分,亦即僅至少半導體晶請的厚度部 :如半導體晶片10c及疊層於此半導體晶片1〇。 0.85, 1〇c '又光[^域1 Q i白勺隹點距離兔 ^ ^ ^ ^ ^ ^ 3 0 ^ ) A TV5 ^ ^ ^ # ^ j I θ υ Θ]阿彳又)為上述焦點距離的約β 3]7]09 2] I294165 * 分之i的距離部分。 ~ u而且,在凹部H1的底部露出Cu層20m s夺,藉由在 接一與半導體… 層 晶片i〇c動作時所產生的熱易傳導於Cu ‘性1:化二=1卜部。結果,可儘量抑制因熱容易使電性 、CD等受光元件的性能劣化。 需要::拉此時,⑸層20m與半導體晶片10c的背面未必 化石夕=接觸。例如在半導體晶片10c的背面形成有由氧 膜,半導:^續等構成的未圖示的絕緣膜,經由該絕緣 在A曰曰片他的背面與&層2〇m相接也可以。而且, 的北底部未露出㈣施時,半導體晶片W係 、使其$面與凹部H1的底部的樹脂相接也可以。 再者,本實施形態之半導體裳置的另—種安裝的方式 2埋入形成於電路基板的背面(亦即不與透鏡心目對向的 主面侧)的凹部而安裝也可以。 也以說,如第18圖及第19@所示,在電路基板d =内^層有例如,來作為具有預定圖案的外部. =用的金屬層。而I,在電路基板1D的一部份區域形成 兵+導體晶片10c的受光區域1〇1相同或大致相同的寬 f的開口部之受光窗1W。而且’在電路基板㈣背面形 、有内包半導體晶片10c及疊層於此半導體晶片iQc的各 層的全體之大小的凹部H2,俾包圍受光窗^。而且,在此 凹部H2的底部露出Cu層20m。雖然凹部H2的形成未被特 別限定,惟可藉由例如利用預定的輪出的雷射照射進行的 317109 22 I294165 •電路基板1D的蝕刻,戎利κ 削等而進行。 — ,#孔進行的電路基板ID的切 且凹σ卩把的底部與半導體 向,且導恭炉工π t 干绎版曰日片10c的表面相對 H厂’與⑸層20m係藉由未圖示的導電性塗 L 在凹部H2内載置有半導體晶片…。在凹Γ/ηΓ 的側壁與半導體晶片1〇 5 1Uc在凹 有在半導3存在工間時,在該空間填充 /亦即填膠22。 勺衣乳Μ脂等有機材料, ♦面ΐ::形下’也與半導體晶片10c安裝於電路基板的 表面上的情形比較,透鏡沾极 ⑻Λ 1 光區域 1C的# ^ , 兄,相較於在形成於電路基板 僅凹^的广Γ 4Η1載置半導體晶片10 c的情形,更延長 可使=2的電路基板1D的厚度的部分之距離。據此, (亦於π 2及半導體晶片1GC等構成的相機模組的厚度 1鏡甸部3G的高度)僅減少該被延長的距離的部分。 ►接I,針對本發明第二實施形態之半導體裝置,參照 θ面來况明’本實施形態之半導體裝置的製邊方法係例如 方式而進行。第2Q圖至第22圖係說明本實施形態 V脰裝置的製造方法的剖面圖。此外,第2〇圖至第 22圖係顯示在後述的切割製程被分割的預定的接鄭晶片 =邊界(亦即未圖示的切割線附近)中的半導體基板10的 剖面L,且,在第20圖至第22圖中,在半導體基板1〇 的表H3形成有未圖示的電子裝置。其中未圖示的電子裝置 饭。又為CCD等党光元件或受光元件以外的電子裝置。 317109 23 1294165 丄取初,如第20圖所示,在半導體基板1Q的表面隔著 不圖不的層間絕緣膜(例如由贿(石朋填石夕玻璃)等 形成鲜塾電極11。此等半導體基板10及料電極u係呈 有^第-實施形態之半導體基板1Q及銲墊電極u同姻 構成。此外,在包含銲墊電極u的半導體基板1()上
使該銲墊電極1 1的一部分霞屮沾壯k τ ^ L 丨刀路出的狀恶下形成有由氧化矽 月吴或氮化矽膜等構成的未圖示的鈍化膜。 而且,在包含銲墊電極u的半導體基板1〇的表面 上,形成由例如環氧樹脂構成的樹脂層52且, =係支持半導體基板10,並且具有保護半^ 其中,對於上述未圖示的電子裝置為如CCD等受光元 “’樹脂層52由透明或半透·質構成者較佳,並厚度 例如以20 // m至30 # m左右形成較佳。 又 然後,依照需要進行半導體基板1()的背面研磨,缺 以酸(例如HF與石肖酸等的混合液)當作餘刻劑使用,'來 的ΪI::f T 1。的背面。據此’去除因背面研磨所產生 板!〇 / 機械性損傷層,並改善形成於半導體基 板10表面的未圖示的電子裝置的特性。 接[如第2]圖所示’在樹脂層52 擇 地形成光阻層54。亦即光阻戶5 &擇胜 位置具有開口部而形成 “對應銲塾電極11的 :二’:第2 2圖所示,進行樹脂層5 2的選擇性去除。 树月曰層52的選擇性去除例如藉由乾式钱刻或濕式㈣進 317109 24 1294165 ,订U其中,貝施上述姓刻時,光阻層Μ係當作姓刻的 或予以去除亦可。総層54當作遮罩使用時,光 ^ 在被钱刻後被去除。藉由此樹脂層52㈣擇性去 二二形成有貫穿樹脂層52的開口部55。其中在開口部 5 5的底部露出銲墊電極η。
然後,雖未圖示,但名R 上形成盥第—實施开p 5路出的銲墊電極π 1fi恶同樣的金屬層16。而且,在金屬層 f成只第一實施形態同樣的導電端子17亦可。s 成半圖示的切割線,將半導體基板」°分, BB C。如此’完成本實施形態的半導體妒詈 所完成的半導體裝置储安 裳置。 的圖案之未圖示的電路基板; ’對於形成於在半導體晶片10c表面 圖-的電子裝置並非為受光 0:表面的未 電路基板1不同,益須在 1 _弟一貫施形態的 如上所、f — 在电路基板設置受光窗1W。 該表面的樹脂層52的開口部55 + 中,經由貫穿 與電路基板。據此,半導體w可电性連接銲塾電極11 千W褒置的構造複雜 早、、屯 亦即,不會增大4比較,可U可靠性。 性的提高。錢成本,而可謀求該半導體裝置的可靠 接著,針對本發明第二 圖面來說明。本,开施形態之半導體裝置,表昭 以下述方式而進行。第23HJ:以置的製造方法係例如 弟糊及第24圖係用以說明本實施 3]7]09 25 1294165 ,形態之半導體裝置的製造方法的剖面圖。此外,第23圖及 第24圖係顯示在後述的切割製程被分割的預定的接鄰晶 片的邊界(亦即未圖示的切割線附近)中的半導體基板1 〇 的剖面。而且,在第23圖及第24圖中,在半導體基板10 的衣面形成有未圖示的電子裝置。在此,未圖示的電子 4置係為CCD等受光元件以外的電子裝置。 最初,如第23圖所示,在半導體基板丨〇的表面隔著 _未圖示=層間絕緣膜(例如由BPSG等構成)形成銲墊電極 11二此等半導體基板10及銲墊電極n係具有與第一實施 之半導體基板1Q及録墊電極u同樣的構成。此外, 塾電極11的半導體基板10上,在使該鮮墊電極 等構成露出的狀態下形成有由氧切職氮化石夕膜 寺構成的未圖示的鈍化膜。 、 . *且,在包含銲墊電極11的半導體基板1〇 .二形成由感光性材料構成的感 : •感光性光阻層62係用 62而且,此 .護半導體基板10的功能。/ v月豆基板10,並且具有保 …徭然後’依照需要進行半導體基板1。的背面研;^ 後,以酸(例如HF與硝 人月面研磨,然 刻半導體基板10的背面。、5液)當作餘刻劑使用,姓 接著’如第24圖所干一丄 在感光性光阻層62的—=猎由使用遮罩的曝光及顯影, 係形成於感光性光阻声62 :成開口邛65。此開口部65 在開,的底部係;極”的位置。 3】7]〇9 26 1294165 然後’雖未圖示,但在開口% 上形成盥第一每路出的銲墊電極π 16上::二 態同樣的金屬層16。而且,在金屬層 P未Hr實施形態同樣的導電端子17亦可。最後, 心。如此:心、!,將半導體基板10分割成半導體晶片 體裝置係被安裝於形成右去岡—aa ^ 兀成的+ v 一 、形成有未圖不的外部電極的圖案之未圖 二電路基二”…的方式與第—實施形態相同= :置受形態的電路基㈣不同,無須在電路基板 兮主如上所述,在本實施形態的半導體裝置中,經由貫穿 ;=,且層62的開,,可電性連接: 單純,盘該=首基雜板。據此,半導體裝置的構造及製程變為 靠性較’可提高可 :;性::高:會增大製造成本’可課求該半導體裝置的 •置的卜方述第―、第二及第三實施形態之半噴 置的1造方法中,在形成鋥執命 ,頂讳岡张-珉知墊包極的製程中,如第25圖的 ,面_的鲜塾電極於半導體基板的表 以。此外,在第巧圖中僅顯示完成的半導體裝置 法體曰曰片10c的表面。此時的半導體裝置的製造方 ‘主:°以下述方式進行。也就是說,雖未圖示,但在例 1 ^月^乍板=的表面上,如上述實施形態所示形成錄塾 二/ 导塾電極’而且,沿著未圖示的切割線的 成女裝用銲墊電極18當作第二銲墊電極。安裝用 317109 27 1294165 - 銲墊電極】只、、,L益 /〇令+導體基板的表面的切宝^ 有預定的間隔而形成較佳。 ’切告m附近’具 接著’在半導體基 極u與安裝用鮮墊電極1δ/Λ㈣成電性連接録墊電 被經圖幸化而= 線層19°此配線層係 18。 形成,俾連接銲墊電極丨1與安裝用録墊電極 口部15、55、65)。_ 士干塾兒極11的第一開口部(亦即開 去除支#μ 。同時(或者在各個製程中)藉由選擇性 ί除支持體13、樹脂層52或感光性光阻声62二= 安裝用銲墊電極18的失円一 w 層62 ’形成露出 二開口部露出的安 女展用鋅墊電極18上,形成去同-ΑΑ、餘; 端子。同時依照需要在銲㈣極的導電 端子。最後,料導鳥板1G分 導^圖示的導電 成半導體裝置。此時,安參用^ = + ¥體晶片10c’完 >晶片i〇c的矣。 電極18係形成於半導體 該第—邊及苐二邊的端部。 將形成於 女忒方、未®不的電路基板上時係 4方、女裝料墊電極18(亦 =㈣端子連接於電路基板的外部;未 二;Τ η(亦即第-銲墊電極)或形成於其電極上的導 II 不㈣路基板的外部電極連接,而在半導體掌置 的各種測試時可當作測試用電極使用。 襄置 此% ’可經由安裝用銲墊電極 脂層52、設於残光性光芦 々支持體13、樹 編生先阻層62的開口部(亦即第二開口 317109 28 1294165 # i, c的第邊及第二邊的端部因在電路基板上被同 :呆持’因此可儘量抑制在將半導體裝置安 板%所生的傾斜或偏移。而且 、包路基 極分別當作測試用、安裝用分別使用。種頸的鮮塾電 據此,半導體裝置的構 半導體褒置的構造成本增大,二不會使該 性的提高。 °,、求w +蛤肢裝置的可靠 【圖式簡單說明】 第1圖是說明本發明裳 造方法之剖面圖。 弟—一悲之半導體裝置的製 第2圖是說明本發明裳 ^ 造方法之剖面圖。 弟—貫施形恶之半導體裝置的製 第3圖是說明本發明笛 — 造方法之剖面圖。 貫施㈣之半導體裝置的製 造方明本發明第-實施形態之半導體裝置的製 二::明本發明第-實施形態之半導體裝置的製 遠方:=明本發明第-實施形態之半導體裝置的製 第7圖疋說明本發明第施形態 製造方法之剖面圖。 ^裝置及其 第8圖是說明本發明第—實施形態之半導體裝置的了頁 317109 29 1294165 胃 視圖。 第9圖是沿著第8圖的X-X線的剖面圖。 第10圖是說明本發明第一實施形態之半導體裝置的 頂視圖。 第11圖是沿著第10圖的Y-Y線的剖面圖。 第12圖是說明本發明第一實施形態之半導體裝置的 頂視圖。 第13圖是沿著第18圖的Z-Z線的剖面圖。 • 第14圖是說明本發明第一實施形態之半導體裝置的 ,頂視圖。 第15圖是沿著第20圖的Z-Z線的剖面圖。 第16圖是說明本發明第一實施形態之半導體裝置的 製造方法之剖面圖。 第1 7圖是說明本發明第一實施形態之半導體裝置的 製造方法之剖面圖。 φ 第18圖是說明本發明第一實施形態之半導體裝置的 頂視圖。 ^ 第19圖是沿著第24圖的Z-Z線的剖面圖。 ^ 第20圖是說明本發明第二實施形態之半導體裝置的 製造方法之剖面圖。 第21圖是說明本發明第二實施形態之半導體裝置的 製造方法之剖面圖。 第22圖是說明本發明第二實施形態之半導體裝置的 製造方法之剖面圖。 30 317109 1294165 _ 第23圖是說明本發明第三實施形態之半導體裝置的 製造方法之剖面圖。 第24圖是說明本發明第三實施形態之半導體裝置的 製造方法之剖面圖。 第25圖是說明本發明第一、第二及第三實施形態之 半導體裝置的頂視圖。 第26圖(A)及(B)是說明習知半導體裝置的示意圖。 第27圖是說明習知半導體裝置的示意圖。 •【主要元件符號說明】 , ΙΑ、1B、1C、1D 電路基板 I w 受光窗 10 半導體基板 10c 半導體晶片 10i 受光區域 II 銲墊電極 φ 12 樹脂層 13 支持體 :· 14、54 光阻層 、15、55、65 開口部 16 金屬層 17 導電端子 18 安裝用銲墊電極 19 配線層 外部電極 31 317109 20 1294165 20m Cu層 21 銲接線 21p 導電性塗漿 22 填膠 30 鏡筒部 31 濾光鏡 32 透鏡 52 樹脂層 62 感光性光阻層 101 半導體裝置 102 第一玻璃基板 103 第二玻璃基板 104 半導體晶片 105a 、105b環氧樹脂 106 導電端子 107 第一配線 108 絕緣膜 110 第二配線 m、 H2 凹部

Claims (1)

  1. !294165 十、申請專利範圍: 1 ’ -:半導體裝置,係載置於形成有外部電極的電路 上者,其特徵係包含: 土板 電子裝置,形成於半導體晶片的表面; 第一銲墊電極,由前述電子裝置 導體晶片的表面; 且形成於半 支持體,形成於前述半導體晶片的表面. 電極部’貫穿前述支持體且露出前述第一鋒塾 2· 曱η月專利耗圍g i項之半導/接 體係由破璃美妬、兩陡祕相¥ 具中’ W述支持 玻絲板、㈣酸㈣膠基板或紅外 夕基板中任一個所構成。 牙透的 3. 上者,其特徵係包含·· i路基板 ,子襄置’形成於半導體晶片的表面,· 第一銲墊電極,由前述電穿 導體晶月的表面; 于$置延伸,且形成於半 樹脂層,形成於前述電子裝置上及包含 墊_上的前述半導體晶月的表面,·以及1以-銲 第一開口部,貫穿前述樹脂 電極的表面, 路出刖述第一銲墊 …:工第:銲墊電極與前述外部電極係電性連接 3】7109 33 1294165 層係由感光性樹脂所構成。 5· n專利範圍第〗項至第4項中任一項 置’其中,前述丰導夺月旦裝 面相對向, 4的以側係與前述電路基板 且在前述第一開口部露出的前述第一焊盘 刖处外部電極係經由外部連接配線相連接。 /、 Ϊ申二專= 圍第1項至第4項中任-項之半導體展 /、中,/、有形成於由前述第—開口部露出 墊電極上的導電端子, 、 ‘于 對向 前述半導體晶片的背面側係與前述電路基板面相 配線:::導電端子與前述外部電極係經由外部連接 η 專利範圍第1項至第4項中任一項之半導體裝 ”中,具有形成於由前述第—出的' 塾電極上的導電端子, ρ路出的弟-銲 向,前述半導體晶片的表面側係與前述電路基板招對 如申^前料電料錢❸卜部電㈣直接連接。 包公專利範圍第丨項或第2項之半導體裝置,其中, 、,第二銲墊電極,在前述半導體晶片的 =半導體晶片的第-邊及第:邊的端部,以= 隔分離形成; 只疋白勺間 317109 34 1294165 配線層,形成於前述半導體晶片的表面,> 第一銲墊電極與前述第二銲墊電極; < ^ ^ 弟一開口部,貫穿前述支持體且露出前 電極的表面;以及 昂一鲜墊 導電端子,形成於由前述第二開口 二銲墊電極上。路出的丽述第 士申,月專利乾圍第3項或第4項之半導體裝 包含: 八丫, =銲塾電極,在前述半導體晶片的表 則抖導體晶片白勺第-邊及第二邊的端部,以中二 隔分離形成; 預疋的間 Μ配線層,形成於前述半導體晶片的表面 弟—銲墊電極與前述第二銲墊電極; 妾則述 電極及貫穿前述樹脂層且露出前述第二料 二』形成於由前述第二開口部露出的前述第 範圍第8項之半導體裝置,其 面側與前述電路基板面相對向,並且 η如申::二電端子與前述外部電極係直接連接。 乾圍第9項之半導體I置,其中,前述半導 一=面側係與前述電路基板面相對向,並且 ι2 -種=^電端子與前述外部電㈣直接連接。 ^裝置,係在形成有外部電極及凹部的電路基 317109 35 j294165 板,置成埋入该凹部者,其特徵係包含: ,子裝置,形成於半導體晶片的表面; 弟—銲墊電極’由前述電子裝置延 導體晶片的表面; 成於半 支持體,形成於前述半導體晶片的表面、 ::開Π部,貫穿前述支持體且露 Π 兒極的表面, 、昂一“墊 而且别述弟一鲜塾雷;(:¾伽^ ,L 接。 極與“外部電極係電性連 13·如申請專利職第12項之半導 持體係由玻璃美柘玉κ * 、置八中,前述支 Λ. 土板、丙烯酸類塑膠基板或红孙綠 勺矽基板中任一個所構成。 一 '' 4可穿透 Μ·—種半導體裝置,係在形成 板,載置成埋入該凹部者有其=:二及含凹部的電路基 電子裝置,形成於半導麵曰μ · 取万、牛¥體晶片的表面; 導 一鋅墊電極,由前述電 晶片的表面; 叙置延伸,且形成於半 墊 ^脂層,形成於前述電
    且路出前述第一辉塾 極上的前述半導體、::置上及包含前述第-輝 中第一開口部世日日片的表面’·以* 電極的表面, 而且岫述第一銲墊電極虚 掊。 共别迷外部電極係電性連 】5·如申請專利範圍第]4項 卞分紅衣置,其中,前述樹 3]7109 36 1294165 , 脂層係由感光性樹脂所構成。 16·如申請專利範圍第12項至第15項中— 置,其中,前述半導體晶片的背 1 ^ ¥肢裝 的前述凹部的底部相對向,並且 &24電路基板 、十、外= 述第—開口部露出的前述第-輝墊電極與前 述外σ卩笔極係經由外部連接配線連接。 π.如中請專利範圍第12項至第15項中任—項 :,其中,具有形成於由前述第—開口部露:二 墊電極上的導電端子, 〇弟如 前述半導體晶片的背面側係與前述 述凹部的底部相對向, 攸日7月」 並且前述導電端子與前述外 接配線相連接。 α外μ極係經由外部連 18·如申請丨利範圍第16項之半導體褒置,1中, 預定:::::的侧壁與前述半導㈣之間填充有 前述係藉由導電性塗漿的印刷而與 ^于塾电極電性連接,且由前述第一開口部内延伸於 則述電路基板的前述外部電極上而形成。 .如申凊專利範圍第1 2項至第1 5首由 晉, 弟〗5項中任一項之半導體裝 八中1在前述電路基板的内部 屬声,且,一… 汉]円杨成有預定圖案的金 層^在則相部的底部露出前述金屬層的-部分, 在前述第一開口部露屮# g ^ 電端子, 丨路出的弗一銲墊電極上形成導 317109 37 1294165 刖述半導體晶片的表面側係與前述電路 述凹部的底部相對向,並且 ’月】 刖述導電端子與前述金屬層係直接連接。 20.如申請專利範圍第12項或第^項之半導體裝置,其 中,包含: 二、、第二銲墊電極,在前述半導體晶片的表面中,沿著 引述半‘體晶片的第一邊及第二邊的端部,以預定的間 隔分離形成; 配線層,形成於前述半導體晶片的表面,且連接前 述第—銲墊電極與前述第二銲墊電極; 第二開口部,貫穿前述支持體,而露出前述第二銲 墊電極的表面;以及 一 導電端子,形成於由前述第二開口部露出的前述第 一銲墊電極上。 .如申請專利範圍第14項或第15項之半導體裝置,其 中,包含: ’、 第
    搞分離 二銲塾電極,在前述半導體晶片的表面中,沿著 ^體晶片的第一邊及第二邊的端部,以預定的間 形成; 配、、表層,形成於前述半導體晶片的表面,且連接前 述第—4曰袖+ 知墊電極與前述第二銲墊電極; 细第—開口部,貫穿前述樹脂層,而露出前述第二銲 塾電極的表面;以及 &电端子,形成於由前述第二開口部露出的前述第 38 317109 1294165 ' 一銲墊電極上。 22.=申請專利範圍第別項之半導體裝置,其中,在前述 ^路基板的内部形成有預定圖案的金屬層,且在前述凹 砵的底部露出前述金屬層的一部分, 岫述半導體晶片的表面側與前述電路基板的凹部 底部相對向,並且 。 薊述導電端子與前述金屬層係直接連接。 .· 3· $申請專利範圍第21項之半導體裝置,其中,在前述 ^路基板的内部形成有預定圖案的金屬層,且在前述凹 邵的底部露出前述金屬層的一部分, 則述半導體晶片的表面側與前述電路基板的凹部 底部相對向,並且 " 2 W述導電端子與前述金屬層係直接連接。 、 種半‘體裝置的製造方法,其特徵係包含: - 準備藉由切割線劃分,且形成有第一銲墊電極的丰 • 導體基板; 厂 在4述半導體基板的表面接著支持體之製程; - +稭由選擇性去除前述支持體,形成貫穿前述支持體 路^訕述第一銲墊電極的第一開口部之製程;以及 藉由沿著前述切割線進行切割,將前述半導 分割成各個半導體晶片之製程。 I如申凊專利範圍第24項之半導體裝置的製造方法,其 乃L支持'肢奋由玻璃基板、丙稀酸類塑膠基板或紅 卜、泉可牙处的石夕基板中的任一個所形成。 317109 39 1294165 26. -種半導體裝置的製造方法,其特徵係包含· 導體2藉由㈣線劃分’且形成有第—銲墊電極的半 ±在i 3則述弟一銲墊電極上的前述半導體基板的 衣面上形成樹脂層之製程; 且# :ί選擇性去除前述樹脂層,形成貫穿前述樹脂層 路出河述第一銲墊電極的第一開口部之製程, ·以及 分前述㈣通進行㈣,將前述半導體基板 刀剎成各個半導體晶片之製程。 27. t申^利範圍第26項之半導體裝置的製造方法,其 Q ,刖述樹脂層係由感光性樹脂所構成。 28. ==專利範圍第24項至第27項中任一項之半導體裝 “If,其中,在將前述半導體基板分割成各個 牛V脰晶片的製程前,包含: 鈉述第㈤口部露出的前述第一銲墊電極上 乂成‘電端子之製程。 29. =請專利範圍第24項或第25項之半導體裝置 力法5其中, 含:在準備形成有第-銲塾電極之半導體基板後,包 ^^”述半導體基板表面❸刀割線附近,形成以預 疋的間隔分離的第二銲墊電極之製程; 芦,蚀在ΓΛ半導體晶片的表面,形成經圖案化的配線 、接則述第二銲墊電極與前述第一銲墊電極之製 317109 40 1294165 程; 且露出前二述支持體,形成貫穿前述支持體 -由;述;第二開°部之製程;以及 形成導電端子之二心出的前述第二薛墊電極上 3〇m利範圍第26項或第27項之半導體 彳 r包含中,在準備形成有第-鲜塾電極之半導體:: 定的表面的切割線附近,形成以預 々弟一知墊電極之製程; 層,俾在^前半十導體基板的表面,形成經圖案化的配線 程;s处弟一銲墊電極與前述第一銲墊電極之製 =選擇料除前述_層,形成 脂 ::ϊ第:鲜塾電極的第二開口部之製程二 彤成*::述弟二開口部露出的前述第二銲墊電極上 形成導電端子之製程。 工 31.如申請專利範圍第24 置的製造方法,並中1供 中任一項之半導體農 載置成在一+〃、中’準形成有凹部的電路基板,且 在4凹部埋人有前述半導體晶片。 進月專利乾圍第28項之半導體裝置的製造方法,1 埋成有凹部的電路基板,且載置成在前述凹部 里入有則述半導體晶片。 33.如申請專利範圍第29項之半導體裝置的製造方法,其 317]〇9 41 1294165 中,準備形成有凹部的電路基板,且載置成在前述凹部 埋入有前述半導體晶片。 34.如申請專利範圍第3()項之半導體裝置的製造方法,盆 中’準備形成有凹部的電路基板,且魅成在前述凹部 埋入有前述半導體晶片。 3]7]09 42
TW094117769A 2004-06-10 2005-05-31 Semiconductor device and manufacturing method thereof TWI294165B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004172603 2004-06-10
JP2005117857A JP4660259B2 (ja) 2004-06-10 2005-04-15 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW200605279A TW200605279A (en) 2006-02-01
TWI294165B true TWI294165B (en) 2008-03-01

Family

ID=35033492

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094117769A TWI294165B (en) 2004-06-10 2005-05-31 Semiconductor device and manufacturing method thereof

Country Status (5)

Country Link
US (1) US7397134B2 (zh)
EP (1) EP1605519A3 (zh)
JP (1) JP4660259B2 (zh)
KR (1) KR100712159B1 (zh)
TW (1) TWI294165B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1447844A3 (en) * 2003-02-11 2004-10-06 Axalto S.A. Reinforced semiconductor wafer
TW200737506A (en) * 2006-03-07 2007-10-01 Sanyo Electric Co Semiconductor device and manufacturing method of the same
JP4840770B2 (ja) * 2006-07-04 2011-12-21 セイコーインスツル株式会社 半導体パッケージの製造方法
WO2008018524A1 (fr) * 2006-08-11 2008-02-14 Sanyo Electric Co., Ltd. Dispositif à semiconducteur et procédé de fabrication
JP5010247B2 (ja) * 2006-11-20 2012-08-29 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
DE102008052244A1 (de) * 2008-10-18 2010-04-22 Carl Freudenberg Kg Flexible Leiterplatte
JP2010103300A (ja) * 2008-10-23 2010-05-06 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP5887901B2 (ja) * 2011-12-14 2016-03-16 富士電機株式会社 半導体装置及び半導体装置の製造方法
KR102037866B1 (ko) * 2013-02-05 2019-10-29 삼성전자주식회사 전자장치
US9997554B2 (en) * 2014-12-24 2018-06-12 Stmicroelectronics Pte Ltd Chip scale package camera module with glass interposer having lateral conductive traces between a first and second glass layer and method for making the same
WO2017105498A1 (en) * 2015-12-18 2017-06-22 Intel IP Corporation Interposer with conductive routing exposed on sidewalls
US20190058081A1 (en) * 2017-08-18 2019-02-21 Khaled Ahmed Micro light-emitting diode (led) display and assembly apparatus
WO2021200094A1 (ja) * 2020-03-31 2021-10-07 ソニーセミコンダクタソリューションズ株式会社 半導体装置
WO2025229933A1 (ja) * 2024-04-30 2025-11-06 三井化学株式会社 構造体の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01280330A (ja) * 1989-03-31 1989-11-10 Hitachi Ltd 半導体装置
JP3234666B2 (ja) * 1993-03-02 2001-12-04 株式会社東芝 半導体集積回路装置
JPH0982850A (ja) * 1995-09-13 1997-03-28 Toshiba Corp 半導体パッケージ装置およびその製造方法
JPH1050915A (ja) * 1996-08-06 1998-02-20 Hitachi Ltd 半導体装置及びその製造方法
IL123207A0 (en) 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
JP2000156429A (ja) * 1998-07-07 2000-06-06 Taiyo Yuden Co Ltd 半導体パッケージ
JP3813747B2 (ja) * 1998-09-28 2006-08-23 ローム株式会社 バンプ形成方法
JP2000208547A (ja) * 1998-11-12 2000-07-28 Nec Corp 半導体装置におけるバンプ補強構造およびその形成方法
JP4415443B2 (ja) * 2000-02-07 2010-02-17 ヤマハ株式会社 集積回路装置とその製法、及び、半導体ウエハ乃至保護基板の積層体
TW441134B (en) * 2000-03-06 2001-06-16 Lin Hung Ming Chip photosensor assembly
JP3414388B2 (ja) * 2000-06-12 2003-06-09 株式会社日立製作所 電子機器
US6630736B1 (en) * 2000-07-27 2003-10-07 National Semiconductor Corporation Light barrier for light sensitive semiconductor devices
US6541837B2 (en) * 2001-02-09 2003-04-01 International Business Machines Corporation Charge-coupled device wafer cover plate with compact interconnect wiring
JP3888854B2 (ja) * 2001-02-16 2007-03-07 シャープ株式会社 半導体集積回路の製造方法
JP3916407B2 (ja) * 2001-03-21 2007-05-16 松下電器産業株式会社 積層型電子部品実装済部品の製造方法、電子部品実装済完成品の製造方法、及び電子部品実装済完成品
JP2002313696A (ja) * 2001-04-13 2002-10-25 Hitachi Ltd パターン形成方法及び半導体集積回路装置の製造方法
JP3640625B2 (ja) * 2001-07-02 2005-04-20 新光電気工業株式会社 半導体装置と半導体装置用フイルムキャリア
WO2004013698A1 (en) * 2002-08-02 2004-02-12 Bae Systems Information And Electronic Systems Integration Inc. High-density interconnection of temperature sensitive electronic devices
JP3732194B2 (ja) * 2003-09-03 2006-01-05 沖電気工業株式会社 半導体装置

Also Published As

Publication number Publication date
US7397134B2 (en) 2008-07-08
EP1605519A2 (en) 2005-12-14
TW200605279A (en) 2006-02-01
US20050275093A1 (en) 2005-12-15
KR100712159B1 (ko) 2007-04-30
EP1605519A3 (en) 2009-01-14
JP4660259B2 (ja) 2011-03-30
JP2006024891A (ja) 2006-01-26
KR20060048288A (ko) 2006-05-18

Similar Documents

Publication Publication Date Title
TWI294165B (en) Semiconductor device and manufacturing method thereof
TWI292610B (zh)
TWI261343B (en) Semiconductor device and method of manufacturing the same
TWI237897B (en) Method for making solid imaging element
TWI377667B (en) Module for optical apparatus and method of producing module for optical apparatus
TWI338911B (en) Stacked structures and methods for fabricating stacked structures and semiconductor devices
US8592831B2 (en) Integrated circuit device
KR100616670B1 (ko) 웨이퍼 레벨의 이미지 센서 모듈 및 그 제조방법
TW201101471A (en) Solid-state imaging device comprising through-electrode
TW200814288A (en) Semiconductor device and manufacturing method thereof
TWI351742B (en) Semiconductor device and manufacturing method of t
CN100546021C (zh) 半导体装置及其制造方法
JPH07169796A (ja) 半導体装置とその製造方法
TW200845339A (en) Semiconductor device and manufacturing method thereof
TW201117345A (en) Semiconductor device and camera module
US20110304003A1 (en) Semiconductor device, camera module, and manufacturing method of semiconductor device
CN100524725C (zh) 半导体装置及其制造方法
JPH10178046A (ja) 半導体チップの実装方法
JP2007042879A (ja) 半導体撮像装置およびその製造方法
TWI351759B (en) Semiconductor device and method for making same
TW201225275A (en) Rear-face illuminated solid state image sensors
JP4544902B2 (ja) 半導体装置及びその製造方法
JP2007242813A (ja) 半導体装置及びその製造方法
TW200947652A (en) Semiconductor chip package structure for achieving positive face electrical connection without using substrates and a wire-bonding process
KR101457883B1 (ko) 플립 칩 구조물 및 그 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees