TWI294084B - Data acquisition method, computer system and machine readable storage media using the same - Google Patents

Description

1294084

【發明所屬之技術領域】 f發明有關於—種資料讀取方法，特別有關一種可避 ^夕的封包&頭以提高傳輸效率之資料讀取方法。 【先前技術】 . 一般來說’在—電腦系統中或電腦系統之間，可以藉 由不同方式來傳送資料，在某些系統中，將資料係被集合 、〖來當作封包來傳送。例如，周邊元件互連（peripheral omponent Interconnect Express，PCI Express)就是一 I ，可將資料封包化再加以傳送的協定，但無論使用何種協 、 封包的傳送都需要某種程度的額外負擔（〇 v e r h e a d)。 、舉例來說’某些種類的封包係需要標頭（h e a d e r )，來 記載與内容及/或封包之要求者相關的資訊。就pc!

Express來說，來自pc i Express端點裝置之一個讀取要求 封包會被分成複數筆處理要求（叫^ 4QW alignment transactions) ’來偵測（sno〇p)CPU及/或由系統記憶體 (DRAM)中讀取資料。由cpu或系統記憶體所回傳的每一個 資料區段D1〜DN ’都會被封裝成一回傳之傳輸層封包 PKT1〜PKTN ’再經由鏈結層（data link layer)與實體層 • (physical layer)，傳送到 pci Express 端點裝置，如第1 圖中所示。然而，此種方法將會產生過多的封包標頭 Η1〜HN，使得資料傳送的效能減少，且封包返回之延遲 (Non- Posted round-trip Latency)增力口 ° 【發明内容】 有鑑於此，本發明之首要目的，係在於避免過多的封

〇608-A40470twf(n2);VIT05-0093;DENNIS.ptd 第 6 頁 1294084

包標頭，以提高傳輸效率。 、^達成上述目的，本發明提供一種資料讀取方法，應 =於^合PCI -Express協定之一電腦系統，電腦系統具有 匯/;IL排耗接至一端點裝置（e n d ρ 〇 i n t )，本方法係包括根 據來自端點裝置之一讀取要求，取得一第一資料。然後， 於一傳送等待週期時，由第一資料中，取出符合一第一資 料長度之資料，再包裝符合第一資料長度之資料至一傳輸 層封包中，且將傳輪層封包之長度由一預設長度修改為第 y資料長度，其中第一資料長度係大於預設長度，且傳送 等待$期係發生於匯流排被佔用時、回傳之資料順序產生 錯亂k或目前匯流排上正傳輸屬於其它虛擬通道之封包 時。 根據上述目的，本發明亦提供一種機器可讀取儲存媒 體，用以儲存一電腦程式，該電腦程式用以執行一資料讀 取方法，應用於符合PCI-Express協定之一電腦系統，電 腦系統具有一匯流排耦接至一端點裝置，其資料讀取方法 包括下列步驟，包括根據來自上述端點裝置之一讀取要 求，取得一第一資料。然後，於一傳送等待週期時，由第 • 一資料中，取出符合一第一資料長度之資料，再包裝符合 第一資料長度之資料至一傳輸層封包中，且將傳輸層封包 之長度由一預設長度改為第一資料長度，其中第一資料長 度係大於預设長度，且傳送等待週期係發生於匯流排被佔 ，用時、回傳之資料順序產生錯亂時或目前匯流排上正傳輸 屬於其它虛擬通道之封包時。

0608-A40470twf(n2);VIT05-0093;DENNIS.ptd 第7頁 ⑧ 1294084 五、發明說明（3) 根據上述目的，本發明亦提供—種電腦系統，係符合 X = ess協定，該電腦系統包括_pc卜Express匯流 一，—端點裝置，耦接PCI-Express匯流排；一橋接單 ΐ自Εχρ:!Γ匯流排耗接至端點裝置，用以根據 億、乒& 、之一頃取要求，取得—第一資料，並且於一 ::„時’ *第一資料中’取得符合一第一資料長 貝#，再包裝符合第—資料長度之資料至—傳輸層 ^ ’且將傳輸層封包之長度由_預設長度改為第一資 ^ ί Γ ’ #將傳輸層封包傳送至端點裝置，其中第一資料 長度大於預設長度，且傳送等待週期係發生於 匯流排被佔用時、回傳之資料順序產生錯乳 、首1L二er時或目前匯流排上正傳輸屬於其·它虛擬通 迢之封包時。 明顯讓i發明之上述和其他目的、特徵、和優點能更 Λ', ’：、 文特舉—較佳實施例，並配合所附圖示，作 評細說明如下： ρ 【實施方式】 _第2八圖係為本發明之電腦系統之一實施例。如圖所 ，二電月^系統200Α係包括一中央處理單元（cpu)2i〇、一橋 接早凡22〇、一系統記憶體230、二端點裝置 (endpoin*t)241 與 243 以芬,ρ ρ τ ν ν 考押π - Qin / 1 及PCI Express匯流排250。中央 ,早兀係错由—匯流排261耦接至橋接單元220，而 糸統S己憶體230係藉由一匯流排263耦接至橋接單元以。。 舉例來說，橋接單元22〇係可為一 pci Excess之根裝

⑧ 1294084 五、發明說明（4) 置（root device)，而端點裝置241與243係可為PCI Express週邊裝置，例如含有乙太網路（Gigabit Ethernet)或圖形加速卡（Accelerated Graphics Port)之 ί/〇裝置。於本實施例中，橋接單元22 0係為一北橋晶片 組’而糸統§己憶體2 3 0係可為一動態隨機存取記憶體 _ (DRAM)，但非用以限定本發明。 ， 第3圖所示係為本發明之資料讀取方法之步驟流程 圖。首先，當橋接單元220收到來自端點裝置241或243之 傳輸層封包（transaction layer packet ;TLP)時，則會 ⑩將接收到之傳輸層封包放入一要求佇列（TLp reqUest queue)Ql中’如步驟S3 0 0。舉例來說，橋接單元22 0會將 端點裝置241或243所發出之傳輸層封包依序放入佇列Q1 ; 於本貫施例中’封包TLP1係由端點裝置241所發出，且封 包TLP1含有一讀取要求。 接著’於步驟S3 02中，橋接單元“ο係由要求佇列 提出（pop) —傳輸層封包，例如封包TLpl。於是橋接 單元220會根據封包TLP1中之讀取要求，產生複數筆處理 要求（8QW or 4QW alignment transacti〇ns)來偵測 L (snoop)中央處理裔21 〇及/或讀取一系統記憶體230以取 知TLP1所要求的資料，並將取得的資料放入一佇列（TLP tracking queue)Q2中。舉例來說，若封包几？1要求讀取 二段16QW資料長度之資料，橋接單元22〇則會產生一第一 處理要求用以取得8QW資料長度之資料，以及一第二處理 ，要求去取付其餘8QW資料長度之資料。或者是說，橋接單 ⑧

1294084 五、發明說明（5) 元220可產生四個處理要电 資料。 处要衣分別用以取得4QW資料長度之 處理說若每中一/處二 段，則直接取得所需之%料早區I10儲存有所需之資料區 230 ;若中央處理單元21。：=;二不：去讀取系統記憶體 絲々卜立麻a 〇，又有所需之資料區段，則再由系 、、先圯fe體230中取得所需之資料區段。 產生SI:签Ϊ接單元2 20係根據封包TLP1中之讀取要求， 產生後數筆處理要求，由中央處 ，得：應广資料區段，Dln放入仔二 1 * :TLP1所要求的資料係由資料區段D10〜Dln所 H Η母一資料區段010〜Mn係具有一預設長度，例 = 8QW quad word)2f料長度。此外，橋接單元22〇可再 根據封包TLP2中之讀取要求，由中央處理器21〇或系統記 憶體230取得由資料區段（D2〇〜D2n)所組成之資料，並放入 佇列Q2。同樣地，橋接單元22〇可再根據其它封包 TLP3 TLPn，由中央處理器21〇或系統記憶體23〇取得由複 數資料區段所組成之所需的資料，並放入佇列Q2。 . 再者，於步驟S304中，若橋接單元21〇根據資料區段 D10欲產生回傳封包至端點裝置241 ，而pn Express匯流 排被閒置時，橋接單元210則直接將資料片段Μ〇，包裝成 符合PCI Express協定之一傳輸層封包ρκτ〇(如第4圖中所 不），並傳送至端點裝置241。一般來說，傳輸層封包ρκτ〇 除了真實的資細0之外，更包含有—標獅μ以記載封

1294084 “五、發明說明（6) 包中之資料長度（length)、訊息型式（message type)、資 料要求者編號（requestor ID)…等資訊。由於傳輸層封包 PKT0僅包括資料段D10，所以標頭HD1中所記載的資料長度 就是資料區段D1 0之資料長度，即預設長度。 再者’步驟S30 6中，若橋接單元21〇根據資料區段 D10，欲於一傳送等待週期，產生回傳封包至端點裝置241 時，橋接單元210係由第一資料d 1〇〜Dln中，取出符合一第 一資料長度之資料，再包裝符合第一資料長度之資料至一 傳輸層封包中，且將封包之長度由一預設長度修改為第一 ⑯資料長度，並將此傳輸層封包傳送至端點裝置2 41。一般 來說’傳送等待週期係發生於匯流排2 5 〇被下行封包 (downstream TLP)或鏈結層封包（data Hnk layer package ;DLLP)佔用時、由中央處理單元2i〇回傳之資料 順序產生錯亂時或目前位於匯流排2 5 〇之封包屬於其它虛 擬通道（與第一資料所屬通道不同）時，例如第一資料屬於 一第一虛擬通道’而目前匯流排25〇正在傳送的封包並不 屬於第一虛擬通道。 舉例來說’橋接單元2 1〇係將資料區段D1〇〜D12包裝至 & 一傳輸層封包PKTla(如第4圖中所示）中，並將傳輸層封包 PKTla之標頭HDa所記載的資料長度修改成資料區段 D10〜D12之總長度’然後將封包傳][)]^1[1&傳送至端點裝置 _ 241 °或者是說’橋接單元21〇係將資料區段Dl〇〜Di4包裝 至二傳輸層封包PKTlb中並將傳輸層封包PKTlb之標頭HDb 所圮載的資料長度改為資料區段D丨〇〜D丨4之總長度。

1294084 、發明說明（7) 也就是說，於本發明中橋接單元2 1 〇係根據是否發生 傳送#待週期，重覆步驟S304與S306，將根據同一讀取要 求所取得之資料區段D 1 〇〜])1 n，包裝成複數傳輸層封包 PKTO、PKTla或PKTlb，並將這些封包傳送至端點裝置 2 4 1 〇 要注意的是，傳輸層封包p K T1 a或傳輸層封包ρ κ T1 b中 -之^料長度係大於預設長度（即傳輸層封包ρ Κ τ 〇之資料長 度）’但傳輸層封包PKTla或傳輸層封包PKTlb中之資料量 不能大於PCI-Express協定之最大負載容量（Maximum

Payload Size)。 於本實施例中，橋接單元2 1 〇係將3個資料區段或5個 二貝料區段’包裝至傳輸層封包PKTl a或傳輸層封包ρΚτlb 中j但並非用以限定本發明，在不超過pci Express協定 之最大負載容量的情況下，傳輸層封包PKTla或傳輸層封 包PKTlb可包含更多的資料區段。 習知技術中，由CPU或系統記憶體（DRAM)所回傳的每 一個資料區段，都會被封裝成一具有標頭之傳輸層封包。 而在本發明之資料讀取方法中，數個資料區段係可包裝一 ⑩個封包中，且使用同一個標頭（header)，因此可避免過 的封包標頭’以提高匯流排之傳輸效率。 第2B圖係為根據本發明之電腦系統之另一實施例。 • 2B圖所示之電腦系統2〇〇B係與第2A圖所示之電腦系統 相似，除了系統記憶體230係藉由匯流排263耦接至中 -理單元210並非橋接單元22〇。 、~

1294084 .五、發明說明（8) ---- 第2B圖所示之電腦系統200B亦可實行前述之資料讀 方法，即橋接單元210係於匯流排25〇被下行封包 、 (downstream TLP)或鏈結層封包（DLLP)佔用時^由中央严 理單元21 0回傳之資料順序產生錯誤時或目前位於其它卢处 擬通道時（與第一資料所屬通道不同），將根據同一讀/要 求所取得之資料區段，包裝成複數不同大小之傳輸層封 _包，並將這些封包傳送至同一個端點裝置，於此不再累 述。 / 第2C圖係為本發明之電腦系統之又一實施例。第沉圖 ⑩所示之電腦系統20 0C係與第2A圖所示之電腦系統2〇〇A相 似。其中中央處理單元210係藉由匯流排26ι耦接至晶片組 270，例如北橋晶片組，系統記憶體23〇係藉由匯流排262 耦接至晶片組270，橋接單元220係藉由匯流排263耦接至 晶片組2 7 0。 於此實施例中，橋接單元220係為一PCI Express橋接 器（PCI Express switch)。同樣地，第2C圖所示之電腦系 統2 0 0C亦可實行前述之資料讀取方法，即橋接單元22〇係 於匯流排2 5 0被下行封包（d 〇 w n s t r e a m T L P)或鏈結層封包 你（DLLP)佔用時、由中央處理單元21 〇回傳之資料順序產生 錯誤時或目前位於其它虛擬通道時（與第一資料所屬通道 不同），將根據同一讀取要求所取得之資料區段，包裝成 複數不同大小之傳輸層封包，並將這些封包傳送至同一個 端點裝置，於此不再累述。 . 第5圖係表示依據本發明實施例之資料讀取方法之電

0608-A40470twf(n2);VIT05-0093;DENNIS.ptd 第 13 頁 1294084

1294084 ^圖式簡單說明 【圖示簡單說明】 第1圖係為一習知傳輸層封包。 第2 A圖係為本發明之電腦系統之一實施例。 第2B圖係為本發明之電腦系統之又一實施例。 第2C圖係為本發明之電腦系統之再一實施例。 * 第3圖係為本發明之資料讀取方法之一流程圖。 . 第4圖係為本發明之傳輸層封包。 第5圖係表示依據本發明實施例之資料讀取方法之電 腦可讀取儲存媒體示意圖。 jp【主要元件符號說明】 PKT0 〜PKTN、PKTla、PKTlb :傳輸層封包； m 〜HN、HD1、HDla、HDlb :標頭； D1〜DN、D10〜Din、D20〜D2n :資料區段； 2 0 0 A〜2 0 0 C :電腦系統； 210 中央處理單元； 220 橋接單元； 230 系統記憶體； 241、243 :端點裝置； 2 5 0 : P C I E X p r e s s 匯流排； 2 6 1〜2 6 3 :匯流排； 2 7 0 ·晶片組，

Ql、Q2 :佇列； 5 0 0 :儲存媒體； 5 2 0 :電腦程式。 ⑧

0608-A40470twf(n2);VIT05-0093;DENNIS.ptd 第 15 頁

Claims (1)

1294084 六、申請專利範圍 1 · 一種資料 之一電腦系統， 裝置（endpoint) 根據來自上 料； 於一傳送等 一第一資料長度 上述資料至一傳 TLP)中，且將上 |上述第一資料長 度0 讀取方法，應用於符合PCI—Express協定 上述電腦系統具有一匯流排耦接至一端點 ’其中上述方法包括下列步驟·· 述端點裝置之一讀取要求，取得一第一資 待，期時，由上述第一資料中，取出符合 之貧料，再包裝符合上述第一資料長度之 輸層封包（transaction layer packet 述傳輸層封包之長度由一預設長度修改為 度’其中上述第一資料長度大於預設長 八2.如申請專利範圍第丨項所述之資料讀取方法，其中 =有^述第一資料之上述傳輸層封包係藉由上述匯流排之 、、第一虛擬通道來傳送，且上述傳送等待週期係發生於上 述匯流1被佔用時、回傳之資料順序產生錯亂（〇ut 〇；f o r d e r)日守或目剷位於上述匯流排之封包不屬於上述第一虛 擬通道時。 、3 ·如申請專利範圍第1項所述之資料讀取方法，其中 4上述符合第一資料長度之資料係不大於PCI-Express協定 之最大負載容量（Maximum Payload Size)。 4 ·如申請專利範圍第1項所述之資料讀取方法，更包 ，括將上述傳輸層封包傳送至上述端點裝置。 5 ·如申請專利範圍第1項所述之資料讀取方法，更包 • 括·

0608-A40470twf(n2);VIT〇5-〇〇93;DENNIS.ptd 第16頁 1294084 六 申請專利範圍 根據來自上述端點裝置之一讀取要求’產生複數筆處 理要求（8QW 〇r 4QW alignment transactions)來偵測 (snoop) 一中央處理器及/或讀取一系統記憶體，以取得上 述第一資料；以及 將上述第一資料放入一佇列中。 6 ·如申請專利範圍第1項所述之資料讀取方法，其中 ^上述匯流排未被佔用時，係由上述第一資料中，取出符 合上述預設長度之一資料片段，包裝成一傳輸層封包並傳 送至上述端點裝置。 、斤7.如申請專利範圍第6項所述之資料讀取方法，立中 符口上述第一資料長度之上 料係由符合上 之複數資料片段所組成。 义預汉長度 8 · —種機器可讀取儲存體，用以儲存— = 腦程式用以執行一資料讀取方法，應、用於=私式 Express協定之一電腦系統，上述電腦系统且3 ▲排耦接至一端點裝置，其下、有一» 包括： 貝,τ#刀/左匕栝下列步驟， 根據來自上述端點裝 (,料； 於一傳送等待週期時 一弟一資料長度之資料， 上述資料至一傳輸層封包 由一預設長度改為上述第 長度係大於上述預設長度 置之一讀取要求 ，由上述第一資 再包裝符合上述 中，且將上述傳 一資料長度，其 ’取得一第一資 f中’取出符合 第一資料長度之 輸層封包之長度 中上述第一資料

1294084 六'申清專利範圍 9 ·如申請專利範圍第8項所述之機器可讀取儲存媒 體’其中上述資料讀取方法中，含有上述第一資料之上述 傳輸層封包係藉由上述匯流排之/第一虛擬通道來傳送， 且上述傳送等待週期係發生於上述匯流排被佔用時、回傳 之資料順序產生錯亂時或目前位於上述匯流排之封包不屬 於上述第一虛擬通道時。 1 0.如申請專利範圍第8項所述之機器可讀取儲存媒 體’其中上述資料讀取方法更包栝： 根據來自上述端點裝置之/讀取要求，產生複數筆處 ⑩理要求來偵測（snoop) —中央處理器及/或讀取一系統記憶 體’以取得上述第一資料；以及 將上述第一資料放入一佇列中。 Π ·如申請專利範圍第8項所述之機器可讀取儲存媒 體’其中上述符合第一資料長度之資料係不大於 PCI-Express協定之最大負載容量（Maximum Payload Size) ° 12.如申請專利範圍第8項所述之機器可讀取儲存媒 體’其中上述資料讀取方法更包括將上述傳輸層封包傳送 φ至上述端點裝置。 1 3 ·如申請專利範圍第8項所述之機器可讀取儲存媒 體，其中上述資料讀取方法更包括於上述匯流排未被佔用 時，由上述第一資料中，取得符合上述預設長度之一資料 片段，包裝成一傳輸層封包並傳送至上述端點裝置。 1 4·如申請專利範圍第1 3項所述之機器可讀取儲存媒

0608-A40470twf(n2);VIT05-0093;DENNIS.ptd 第18頁 1294084 六、申請專利範圍 體，其中符合上述第一資粗 褚μ县*去，次』丨 貝科長度之上述資料係由符合上述 預汉長度之稷數資料片段所組成。 a 1 5 · —種電腦糸統，係 DPT ^ 你付合PCI-Express協定包括： 一KU-Express 匯流排； 端點^置’耦接上述pCI—Express匯流排； 一橋接單元，藉由上述PCI-Express匯流排耦接至上 且根據來自上述端點裝置之一讀= 至上取 ^ , 貝料，並且於一傳送等待週期時，由上述第一資 料中，取得符合一第一資一次 、 貝料長度之資料至一傳輸層封包中’且將上述傳輸 曰、、I之長度由一預設長度改為上述第一資料長度，再將 上述傳輸層封包傳送至上述端點裝置，其中上述第一資料 長度大於預設長度。 、 1 6·如申請專利範圍第i 5項所述之電腦系統，其中含 有上述第一資料之上述傳輸層封包係藉由上述匯流排之一 第一虛擬通道來傳送，且上述傳送等待週期係發生於上述 P^I^Express匯流排被佔用時、所回傳之資料順序產生錯 亂日寸或目前位於上述匯流排之封包不屬於上述第一虛擬通 |道時。 1 7·如申請專利範圍第丨5項所述之電腦系統，其中上 述橋接單元係根據來自上述端點装置之一讀取要求，產生 ，數筆處理要求來偵測（snoop)〆中央處理器及/或讀取一 系統記憶體以取得上述第一資料，並且將上述第一資料放 入一佇列中。 0608-A40470twf(n2);VIT〇5- 〇〇93;DENNIS.ptd 第19頁 ------ 1~— I294084 述符人\如申晴專利範圍第1 5項所述之電腦系統’其中上 最大:第—資料長度之資料係不大於％1—Express協定之 ^ 载容量（Maximum Payl〇ad Size)。 述榉接…如申清專利範圍第1 5項所述之電腦系統’其中上 中，β取ΐ元更於上述匯流排未被佔用時’由上述第一資料 居# ^知符合上述預設長度之一資料片段，包裝成一傳輸 屬封包並傳诘5 μ、+、 寻迗至上述端點裝置。 述f 2·如申請專利範圍第1 5項所述之電腦系統，其中上 丨I蒈Γ a上述資料長度之資料係由符合上述預設長度之複數 貝枓片段所組成。 9 1 述中·如申睛專利範圍第1 5項所述之電腦系統，其中上 ^ _央處理器與系統記憶體係分別藉由一第一匯流排與一 匯流排耦接至上述橋接單元。 述2 2 ·如申請專利範圍第1 5項所述之電腦系統，其中上 ^ 央處理器分別藉由一第一匯流排耦接至上述橋接單 =，而上述系統記憶體係藉由/第二匯流排耦接至上述中 央處理器。 2 3 ·如申凊專利範圍第1 $項戶斤述之電腦系統，其中上 述橋接單元係為一晶片組。 、、24·如申請專利範圍第丨5項所述之電腦系統，其中上 述中央處理器與上述系統記憶體係藉由一晶片組耦接至上 .述橋接單元。 、、2 5 ·如申請專利範圍第2 4項所述之電腦系統，其中上 述橋接單元係為一 PCI Express橋接器（PCI Express

⑧ 1294084 六、申請專利範圍 switch) 〇 « Φ Ιϋϊ 第21頁 0608-A40470twf(n2);VIT05-0093;DENNIS.ptd