TWI291761B - Semiconductor device and method for making the same - Google Patents

Description

/291761 r九、發明說明： 【發明所屬之技術領域】 本發明係有關於半導體裝置及其製造方法，尤係有關 •於可將汲.源極間的擊穿電壓，予以精密控制的半導體裝 置及其製造方法者。[本文中，有將半導體裝置簡稱為「茫 置j之情形] & 【先前技術】 第21圖係表示習用離散（discrete)型半導體裝置的叫 面圖。圖中為M0SFET時，係於元件部j5】設有槽溝（t⑽⑻ '構造之M〇S電晶體140’在圍繞元件部151外圍的元件外 …周部i5〇，設有較通道層（channel layer)m為深且設有 與通道層134為同一導電型的護環（guard ring)i33，^缓 和元件部151周端部的電場集中。又為於閘極電極⑷施 加工間極電壓，將多晶石夕⑽灿㈣心接於閉極連結 電極14 8。 鲁纽以第21圖說明習用半導體裝置之製造方法如下： M〇SFET係於n+型石夕半導體基板131層積n-型石夕半導 體層等，以形成沒極區域132。且在表面形成的氧化膜一 部分，予以開口形成p型護環133。之後，同樣地形成 型通道層U4,並形成貫穿通道層m而到達沒極區域132 的槽溝137。 又將槽溝137内壁以閘極氧化膜141覆蓋，而設成由 充填於槽冑137的多晶石夕而成之閘極電極143，铁後，_ -部分多晶石夕⑷c引出基板上。在鄰接槽溝⑴的㈣ 317437 1291761 ί； r 134表面，形成η+型源極145，而在相鄰2個晶胞（cell)m 源極145間的通道層134表面及元件部外周設p+型本體區 域 144 〇 ’ 在閘極電極143上覆以層間絕緣膜146，設連接源極 145及本體區域144的源極電極（source electrode) 147，形 成一種以多個MOS電晶體140配列的元件部15 1。亦於形 成源極電極147時，形成連接多晶矽143c的閘極連結電極 148。（參照專利文獻1) 鲁（專利文獻1)日本·特開2〇〇4_31386號公報（第4圖） 【發明内容】 (發明所需解決的問題） 位於M0S型電晶體汲·源極間的擊穿電壓（BVDS， Breakdown Voltaeg between Drain and Source)，係表示電晶 體性能、規格特徵的重要裝置參數（device parameter)之 一。如第21圖之離散（discrete)型MOS場效電晶體中所 y，BVDS值基本上係由電晶體元件部（活性區域）151内的 pn結合之雜質濃度比而決定，也就是說；係由通道層134 與rf型半導體層132的雜質濃度比決定。但通道層134的 雜質濃度為決定電晶體之閾值電壓（threshold voltage)之主 要因素，因此，無法自由地變動通道層134的雜質濃度。 因此，以作為決定BVDS值的處理參數（process parameter)之 ιι·型半導體層（磊晶層，epitaxial layer)132 的 雜質濃度，及rf型半導體層的厚度進行控制。 尤於槽溝槽造的MOS電晶體時，因閘極電極143貫 λ!74λ7 1291761 :’穿通逼層134到達n•型半導體層132，該擊穿機構較為複 雜。也就是說；實際的BVDS值，不僅由通道層…與η 型半導體層132的雜質濃度比決定，亦受槽溝U7(閘極電 •極143)之深度及形狀的影響，而難以自由設定。 -且因BVDS值不僅無法控制於高精度，亦不能破定在 於元件部1 5 1的那一部分擊穿。 而且’已知其設在通道㉟134外周的護環m會缓和 兀件部151周端部的電場集中，而對耐壓的確保有效。狹 而也發現設置護環133時’將受護環133的接合耐壓影變， 有使BVDS不安定的狀況。 曰 例如，〉及·源極間施加於電壓時，空乏層㈣ 將擴大至晶片全面，使初期擊穿發生於晶片中心的元 件"”仁於拏牙後’將於晶片周緣的護環133擴大空 乏層，最後導致沒·源極間之擊穿位置為護環13^也就 是說：在擊穿初期係於靖s值較低的元件部151擊穿， 難唯因隨著空乏層的擴大而該擊穿位置移動，且 133才停止而成為終端。且隨著擊穿位置之移動，產生 值的變動現象（該現象稱㈣動㈣响 有電晶體之擊穿耐壓特性不安定的問題。 而 (為解決問題的手段） 本發明係有鑑於此課題而創作者， 其弟一個方案為具備：作為汲極區域的-導電型半導 體基板，設於上述基板表面的逆 B替#社士人，1 电i通逼層’經由絕緣 k接灰上述通道層而設的開極電極，及設在鄰接於上述 3】7437 7 1291761

閘極電極之上述通道層I 以及圍繞於上述元件部外月的_ =原郎域之兀件部； 、几旰冲外周的兀件外周部；設於 外周部的逆導電型周緣區域； 上：：件 域接觸的第I電極··設於周緣區域…:二=區 成為電性連接的第2電極，且將、、_ . L 1兀件外周部 引導至上述元件外周部解間之擊穿位置 叩宁以％決則述課題者。 其一個方案為具備：作為匁托p 0 , 基板，設於上if其故主 的一導電型半導體 丨連接…、二f表面的反導電型通道層，經由絕緣膜 ==:Γ開極電極，及設在鄰接於上述閘 及圍二3 層表面的導電型源極區域之元件部；以 圍％方；上述元件部外周的元件外周部； 周部的逆導電刑用鎊 、上边凡件外 電型區於上述周緣區域的周緣-導 電極丄= 之上述源極區域接觸的第1 〃述周緣一導電型區域接觸 外周部的擊穿電屡 ：' 使-件 #題者。 卞丨义拏牙电壓而予以解決前述 再且’上述周緣區域，将且古 的雜質濃度者。 料有’與上述通道層同程度 低雜ίί戶於上述周緣區域内，設有較該周緣區域為 隹貝/辰度之弟1逆導電型區域者。 雜質、、m ^方上述周緣區域内，設有較該周緣區域為高 才隹貝展度之第2逆導電型區域者。 同程上述周緣·導電型區域，具有與上述源極區域 1J私度之雜質濃度者。 3]7437 8 1291761 、其第二方案為具備：作為汲極區域的導電型半導體基 2 ’设於上述基板表面的逆導電型通道層，經由絕緣膜連 .命 · ]闸柽电極，及设在鄰接於上述閘極 - &通這層表面的導電型源極區域之元件部.以及 圍繞於上述元件部外& M L 兀仟。P，以及 邻的…广外周的兀件外周部；設於上述元件外周 4的逆導電型周緣區域；與 域接觸的第1雷搞· h 料W之上述源極區 带 ，連接於上述周緣逆導電型區域的第2 I::，使上述元件外周部較上述元件部為低電阻者而予以 解決前述課題者。 〇阪电I且者而予以 ，产A :方、上述周緣區域設有較該周緣區域為深，且雜質 展度為南的周緣逆導電區域者。 且雜貝 又於上述周緣區域之雜質濃度 同、且深度係較上述通道層為深者。 ^層為 的…上述元件部係包含；連接於上述通道層端邻而^ 的逆導電型護環者。 < ㈢$而冲而设 而且係將上述第〗電極 接者。 η上述弟2電極，予以電氣連 /、苐四方案為一種半¥ 汲極區域的逡士丨 ^置之製造方法，係在作為 層，以H有面設置逆導電型通道 部外圍的元件外圍部的半;：之二部’及圍繞該元件 ::於上述元件外圍部，形成;導電；=此方法具 及形成與上述周緣區诚芬L、… 1周，表區域之步驟， -r ^ 上述元件部電性連接带托AA at 而予以解決前述課題者。 电注運接电極的步驟 317437 9 J291761 1 區域導體之製造方法，係在作為沒極 形成配置有板表面設置逆導電型通道層，以 •的元件外圍邻的车…之元件部，及圍繞該元件部外圍 ，迷元:::=導體裝置製造方法，此方法具備：於上 成逆導電型周緣區域H於上^ 二電:=緣一導電型區域之步驟，及形成與: 電性連接之·極二接觸’且與上述元件部與上述元件部 η 乂驟，而予以解決前述課題者。 八弟八方案為一種半導 配置M〇S電曰曰〜…衣置之”方法’係形成為 ., Β版之兀件。卩’及圍繞該元件部外圍的-从 外圍部的半導體震 。 圍的轉 元件部汲極區坺具備：於作為上述 a 5 ¥屯型半導體基板表面形成逆導電型 通道層，且於上述元件外道 型 驟；形成經由絕緣^ 成㈣電型周緣區域之步 驟；在盘於上述⑽述通道層連接的間極電極之步 #電型源極^ !極鄰接的上述通道層表面，形成— 型區域夕、牛时^且农上述周緣區域表面形成周緣一導電 。。或之步驟’以及形成與上述 ： 電性連接的區域接觸’且與上述第】電極 7入、、电極乂驟而予以解決前述課題者。 低的^上迷周緣區域，形成較該周緣區域之雜質濃戶為 低的弟1逆導電區域者。 、又為 亦於上述周緣區域，形 高的第2逆導電區域者。 -周Μ域之雜質濃度為 且將上述元件外圍部之擊穿電塵形成為較上述元件部 ^174^7 10 1291761 之擊穿電壓為低者。 第七方案為一種半導體裝置之製造方法， 極區域的一導電型半導體基板表面設置乍及

以形成配置有MOS電晶體之元件部，及圍繞該=土層外 圍的元件外圍部的半導體裝置製造方法，此方法1借 ί述Π夕:圍部形成逆導電型周緣區域之步驟：形成盘I 予以解決前述課題者。 接的电極之步驟而 第八方案為一種半導體裝置之製造方法，係形 有MOS電晶體之元件部，及圍繞 & $ 圍部的半導體裝置製造方法，此方法具二=外 的：導電型半導體基板表面，形成逆導= 步i、成外周部形成逆導電型的周緣區域之 步驟述通道層連㈣ -導電m「 上述通道層表面，形成 1 的第?ΐΓΓ驟；以及形成接觸於上述源㈣ m ’及與上述周緣逆導電型區域連接， =琶極電性連接的第2電極之步驟而予以解決前述課題 亦於上述周緣區域形成較該周緣 的周緣逆導電型區域者。 辰度為间 層為，且’將上述周緣區域的雜質濃度形成為較上述通道 ^者:’且將上述周緣區域的深度形成為較上述通道層為 317437 1291761 再且，將上述兀件外周部的電阻值，形成 件部的電阻值為低者。 軚上μ兀 再且，將上述周緣區域與上述通道 予以形成者。 J步知中 (發明的效果） 如依本發明，第〗··係於元件外 :=广刚電厂堅低於元件部擊；電二=穿 擊料Γ元件部發生，而於元件外圍部 也就疋玩，可抑制bVDS值之變動 而可，MOS場效電晶體之擊穿耐塵特性安定。水， 弟2:使周緣區域的雜質濃度不同於通 度，以調整元件外周部的擊穿 。 5雜貝很 芦即可牙因此，不需變更通道 層即可心情應規以這之元件外周部 = 精細。也就是說，·可進行以通道層為規 _、空制 周部獲得所需财塵的裝置設計。 S 几件外 亦得將周緣區域的雜f濃度與通道層為同程度之 ’辰又’且在周緣區域内設置與周緣之： 1逆導電型區域，或第2逆導電型⑼辰度之弟 部之馨办μ 力1域，以調整元件外周 形成，L 1:因此，將周緣區域與通道層在同-步驟中 ^ —亦可獲得對應於規定耐壓的元件外周部之設計。 第3·· ||由在元件相部形賴道（tu職D接Ζ使元 件外周部較元件部為低電 在元件外周部發生。 …現象自初期擊穿起即 第4··實現高靜電破壞強度。為於元件外周部形成容 317437 ]2 1291761 Λ" :·易的發生擊穿（結合而才壓低）的ηρη接合，或形成AH 合’獲得擊穿時電阻值近於〇之μν(電流_電壓）特性。因 此’元件外周部之破壞電流（過電流)I〇s升高，故得以提高 半導體裝置之破壞強度。 第5 :周緣區域可與通道層，在同一步驟中形成。又 ^件外周部形成npn接合時，周緣n型區域得與源極區 =步驟中形成。因此，可利用現有處理流程，得以 k免遮罩之增加及處理步驟的增加。 弟6:在形成㈣結合時，可將周緣區域的源接 ^^。咖）區域與本體區域，以同—步驟形成。因此， 予周！p型區域的形成步驟，⑽ 方:提供一種可由精密 【實施方式】 兹將本發明的實施來能 >電晶體為例，參通道槽溝型_場效 ρ …、弟1至2〇圖予以詳述如下·· 以弟1圖說明本發明的给处^ 本發明的半導㈣置之構造者 圖:1圖I表不 要圖，唯將源極電極 ”圖為曰曰片之平面概 略而未表示。第7寻金屬電極層予以省 半導體裝置係具有；㈣擴^面圖。 表示於虛線内側的元件部21件。”1及元件外周部2〇，其 體40者。第工源極電極17 ^非列有多個職場效電晶 效電a邮4fl '丁'與元件部21上之各]VIOS場 电曰曰月豆40的源極15相連接而設。 M〇S% 317437 13 1291761 mos場效電晶體4 方的閘極連結電極18接門:a#错由設於其上 此，得於聰場效電曰〜=開極塾(pad)電極吻，由 穷又兒日日體40施加閘極電壓。 虛線外側之元件外周 ^ 域22係具有與通道二？〇,有周緣區域22。周緣區 太後 '、 ύ 同私度雜質濃度的逆導電型F μ …種實施形態中’周緣區域22 二=或， 型區域23，且設有盥哕月鉍扪r 表面5又有周緣η 1電極…而第2源極電極;觸接的第2源極 連接者。也就是說；在第2 ^^源極電極17成電性 在 源極電極19施加源極電位。 的區域為::::::°下不’將以虛線表示的護環3端部 為元件外周部=彳21，圍繞元件區域外周之區域即稱 設置=石ϋ之剖面圖所示’係於n+型石夕半導體基板上 、及極^ 了日日曰（epiteaxial layer)而成之η-型半導體層2為 ^半導^° M〇S場效電晶體4G係'形成於設於該表面 + ¥租層2)的通道層4。而通道層4係在汲極區域表 :爲以選擇性方式植人p型雜f，如蝴⑻之擴散區域。通 々4的平均雜質濃度為約1En/cm_3。唯於此時，各擴散 。或的雜質濃度分佈(proflle)，非必一定。因此，在以下 '、月中隸貝/辰度係以母一擴散區域平均該雜質漠度的 平均雜質濃度加以說明。 於通道層4外周，設有接於通道層4，且具有較通道 層4為高雜質濃度的護環（guard ring)3。 317437 ]4 1291761 槽溝8係穿過通道層4至汲極區域10。通常係於半 體層2上作成格子狀或條紋⑼咖)狀的圖樣(卿叫 在槽溝8内壁設閘極氧化膜u，埋設用以形成閘極電極 的多晶石夕（p〇lySilic〇n)。 閘極氧化膜11，係在至少連接槽溝 動電壓設成數百A厚度。因於閘極氧化㈣為絕緣膜2 設置於槽溝8内的閘極電極、： MOS構造。 卞守虹日2祅持而战為 ㈣電極13 m槽溝8埋設導電材料 ^ 懸如多^者。而於多㈣，為期求低電阻=2= =質，。且猶電極13，以連結部13a引出至= 18觸接。而㈣繞錄區域1G基板周圍的閘極連結電極 觸接於通道層4 閘極電極13係隔著閘極氧化膜n 而設成。 源極區域15，係在鄰接閘極 植入η+型雜質的擴散區”元:通，層4表面 第1源極_ 件部21的金屬之 ..a 要又於鄰接的源極區域15間夕、s :二、面’設有型雜質的擴散區域 二

使基板之雪办立〜 ,, ^ 145 U "固_電曰二之::亀的槽溝8圍繞部分成為 構成元件部θθ胞（eel】），將該晶胞集合多個，而 第1源極電極I 7，#眄芏成日日 鑛（啊价〇以辞Γ所1 ^層間絕緣層16 ’將紹金屬譏 )“所需形狀的圖樣之金屬電極，係覆蓋於 ]17437 15 I29l761 J件=二而與源極區域]5及本體區域Μ觸接。 兀卜圍部20設有周緣區域22岡給r a 據所需要的擊穿電屢之雜”戶？2。周緣區域22係由依 形態中，以與通道層4同 3 ，在本只施 &。麸後，在用鉍厂/ 又之iE17cm•之雜質濃度而 成…、俊，在周緣區域22表 焱之古、、貧+、 衣面植入與源極區域15同程 度之同/辰度（η )n型雜質（砷等 ^ lE21cn^3 ^ ^ λα 、 子，故成雜質濃度為1E20 多Itilcm私度的周緣n

0，使之盥第1或23。而於周緣η型區域 p 丨又昂i源極電極17 A 1觸接。 接的弟2源極電極j 9 如上述’藉由在周緣區域2 古 辦23,可在元件外圍部2〇开：面二置=度周緣η 水實施形態中，稱為 / η Ρ/η(/η )接合（於 二 Ρη接合）。然後，於元件部2卜由 通道層4及η·型半導體層2形& 由 ρπ接合)。 P n(/n )接合（以了稱為 周緣區域22係與通道層4 ¥斤述’周緣區域22係由所 又。雜貝很度。如丽 唯蕤A估田从广丄 而要擊牙電壓選擇該雜質濃产， :=周緣區域22之雜質濃度 二度 I:::，。〜接合之擊穿電壓較元二： 合二?在; 接合的擊穿特性，而第2B圖：二：:’弟,圖為― 如上述，若p型區域的:二:！的擊穿特性。 ^ ^ * f t ^ (BV).P # ρη # ' ^ ^ ^ 13Ρη # 接D的擊牙電壓（BVDS)為低。 3]7437 16 J291761 又因npn結合係較pn接合在特性 故可使擊穿時汲極電流之電阻為近於“0”。因此：’ 阻，將擊穿後的電流流出’因而 、，付以低電 能。 軚難以將電能變換為熱

^乃於超導電體流過大電流時，因電阻 樣。因npn接合在擊穿時之 ·、，' U 其對電性的過負荷耐性（靜電破壞強故得以提高 == 態中’該周緣區域22的雜質濃度係 二：為同知度，而且周緣n型區域 區域15之雜質濃度為同程度。 原極 導^ηΓ吏元件外圍部2〇之周緣11型區域23與n_半 命版層2間（npn接合）的盤空 極區拭η 、 牙電麼，經常較元件部21的源 ” ·汲極區域2間（ρη接合）擊穿電麼低。 部20由^在該構造中，初期擊穿通常係發生於元件外圍 二穿變動擊穿至終端的擊穿位置。因此，可避 # :„動的虫需動現象，而獲得安定的擊穿特性。又 及=3外側形成周緣區域22_，可分別選擇通道層* 周^域22的雜質濃度。因而，得以不影響元件部/， J仃使精密JBVDS控制。 由回ΖΓ1的擊穿’本質上並不是物理的破壞，而係可 而恭、、L塗而重複的現象。唯因閉極氡化膜薄而脆弱，因 ::又限’或有由焦耳熱的物理破壞的情形。也就是說： /减點來說’將元件部21破壞的誘因引導於元件外圍部 ’可控制電場集中，而使跪弱間極氧化膜的配置區域不 3]7437 17 1291761 ·* :會引起擊穿而有利。 …第3、圖係表示第2種實施形態。第从圖為平面圖， 2 圖為〜第3A圖中B-B線的剖面圖；唯因平面圖係與 f 1A圖大致相同故省略該說明。又因元件部係與第1 實施形態一樣故亦省略其說明。 、第2種實施形態，係在周緣區域22内設置較周緣區域 22為低雜質濃度的第j逆導電型區域者。 因ni-接合的耐壓，主要係由卩層雜質濃度決定，且 因P層雜—質濃度低時財壓增大。因而，於第1種實施形態 之構仏（第1圖）中，若有提升BVDS值之需要時，即以反 摻雜（co細eT-doping)由周緣區域Μ形成低濃度们的第 p 5L區域24，由此，降低npn揍合的p層雜質濃度，增大 BVDS值。唯於此時，亦需使第lp型區域的雜質濃度 低於通道層4之BVDS值。 、又 第2種貫施形態，亦係由周緣區域22、第I。型區域 ‘4及周、緣n型區域23 ’在元件外圍部2〇形成啊接合。 該特性略同於第2A圖者。換言之，使擊穿電壓低於元件 部21，可使擊穿發生在元件外圍部2〇。又於第2種實施形 態’亦可使元件外圍部20的擊穿電壓（财壓）高 ' 施形態者。 於弟4圖中表示第3種實施形態。其平面圖與第从 圖相同，而該B-B線的剖面，即如圖中所示。^ 第3種實施形態係於周緣區域22内設置高雜質濃度的 第2逆導電型區域34者。 、又 317437 18 1291761 若係於M〇s場效雷s雕、&丄， 度⑼以下)之耐⑽ 積體電路(LSI)程 路，在Μ〇ς π、Μ 為配合低電源電壓的大型積體電 件外=效電晶體需/2至3V的㈣時，即 士 6、耐壓（擊穿南壓）低於閘極氧化膜耐壓。 型區:Γ:’:：設置雜質濃度高於通道層4的第2逆導電 使元件且。由此，得以提冑ηρη接合之Ρ層雜質濃度， 便兀:外圍部20㈣壓（擊穿電壓）降低。 擊穿:或的雜質濃度相同時’ P11接合與—接合之 =牙，昼有十數V至數十V程度的充分之差距。因此，在 件外2件部21(Ρη接合)的擊穿電隸圍内，即可變化元 壓。卜圍^ 20(ηρη接合）的雜質濃度，❼自由地設計擊穿電 又如第5圖所示，可使周緣區域22的雜質濃度與通道 曰々：雜質濃度差異為宜。第5Α圖係表示低於通道層4 ^雜質遭度的周緣區域22，而於第5β圖表示較通道層4 鲁為局的雜質濃度之周緣區域22。 在第1種實施形態中，制用元件部21的製造步驟， 將周緣區域22及周緣-導電區域23予以形成（如後述）。 =如第2及第3種實施形態，需將元件外圍部2()的耐壓調 =時，可藉由第2逆導電型區域24、第3逆導電型區域34 變化周緣區域22的雜質濃度。換言之，如第5圖，將周緣 區域2 2本身的雜質濃度設成可獲得所需耐壓之程度，亦能 獲得同樣效果。 兹於第6圖表示第4種實施形態。第6八圖為該平面 317437 19 1291761 l f flAQ?P ^ ^ f 6A 1 C'C ® ® ° ^ ® ^ 施^ ^ 故劣略該說明’元件部21亦與第1種實 ^ I，因而省略該說明。 導電在由T深位置形成高濃度的逆 之t更深的地方’形成到達㈣半導體層2的高 派度（P )之周緣逆導電型區域25者。 所^緣P型區域25，具有較通道層4及護環3為高的雜 =’例如具有；1E2…E21W程度的平均雜質， 二1:广在周緣p型區域25表面，設於第2源極電極 觸接的源極觸接區域26。源極觸接區域26#為 =電=形成歐姆性觸接 :匕=周緣P型區域25的表面雜質濃度，為π·—。 也就疋說；源極觸接區域26實際上雖具有與周緣p型區 ϋ程度的雜質濃度（p+>但為形成歐姆性觸接區域記載 如述’在基板的㈣位置形成高濃度的㈣區域 體層内在⑽—化，形成—種近似於pm接合 一Ji（/ρ)接合（在本說明書中稱㈣道接合〜！ :道接合為一種高濃度的卯接合，電阻變低。因此， 為弟4種實施形態的構造，得以使元件外圍部2〇的 低於元件部21，因而得以誘導擊穿位置至元件外圍部:〇。 又如第7圖所示，可使周緣區域22的雜質濃度較通道 317437 20 1291761 '層4的雜質濃度為高濃度，使之往深處擴散為隧道接合， 此時，即可獲得與第6圖一樣的效果。 第8圖係表示第4種實施形態的周緣逆導電型區域 25(第7圖為周緣區域22)的摻雜量與八]3¥〇8的關係。圖 中之橫座標表示晶圓上之測定點。 △ BVDS為擊穿安定狀態時的耐壓值與初期耐壓值之 差值’而該差值愈小即表示變動愈少。 特就以3種劑量（dose)形成周緣p型區域25的18牧 晶圓（No.l至18)檢測該晶圓中9個測定點之abvds結果 如圖示〇 如上述，於第4實施形態中，其於任何時候的晶圓内 △ BVDS偏差小，因此，特性穩定。且可知劑量（d〇se 的右側方ABVDS偏差值小，因而變動少。 耐>1係由擊穿位置決定。若墼穿 — 疋右挛牙位置不同，即耐壓不 易女疋。例如；由元件部21開始擊穿，而且電流 件部21逐漸變化至元件外圍 ’、 攀為一定值。 …玄耐壓值不會成 右如丰貫施形 卜叫可ZU之冤阻低於元件邻 21，即可引導擊穿至所希望之 ·兀件邛 m ^ 置（兀件外圍部20)，即如 圖中所不，可使耐壓的變化為消失。 又因，㈣型賴道接合，由於接合心小 故付以提升對過電流、過雷厭 k包抓心电壓、靜電等電性過 而於本實施形態係就該第！ ' 、 $性。 -種實施形態，皆可提升對其電性二：隨態的任何 |迥負何的耐性者。故得 317437 21 1291761 r* r以實現高靜電破壞強度。 茲以參照第9圖說明其理由於後： 第9A圖係表示將成為超壓力（over stress)的電壓，予 以逐漸施加時之破壞電流I〇s變化的I-V特性，而於第9B 圖表示第9 A圖中之電阻值R與電壓的關係。在圖中的虛 線表示元件部21等為PN接合之情形，實線a為第1至3 種實施形態的npn接合之情形，實線b係表示第4種實施 形態的隧道接合（pin接合）之情形者。 _ 如第9 A圖所示，第1至3種實施形態的npn接合， 在擊穿後的電流增加最為急峻，其次為第4種實施形態的 隧道接合，而於元件部21等pn接合時最緩和。 且於此時的電阻與BVDS之關係，係如第9B圖所示， 在擊穿前雖皆表示高阻抗，但於擊穿後，即以npn接合、 隧道接合、pn接合的順序升高。且如下述，電阻愈降，愈 可將至破壞為止的過電流Ios增大。也就是說；到達裝置 •皮壞能量的時間愈長，因而，裝置愈不容易破壞。 首先’就半導體裝置的電性破壞之情形說明如下：半 導體裝置的電性破壞主因為熱能，其基本機制為由於發熱 而引起結晶格子之破壞，或導致閘極氧化膜等絕緣膜的絕 緣破壞。在MOS裝置之情形時，若設：破壞裝置的能量 為工作率P，即可將該工作率P，以[J/S]=P[W] =電流[A]x 電壓[V]予以表示。 若適用於結晶破壞時，電壓係由擊穿電壓（汲·源極間 耐壓BVDS)規範（第9B圖）故電流成為變數，結果為過電 22 317437 1291761 流i〇S的施加導致半導體裝置的破壞。 e並且，閘極氧化膜之絕緣破壞時，電壓係由氧化膜耐 ，（閉極氧化膜_ Βνοχ)規範，因此，電流成為變數， 結果，過電流（ios)之施加導致半導體裝置之破壞。 因此，破壞裝置的能量以，工作率p〇s=I〇sX BVDS或 P〇S=WB V〇x予以表示之。又因ρ=Ιχ Ε=ΐχ (ΐχ R)，即於 I曰x W/R中，破壞能量P〇s為恆定時，（I〇s)2=p〇s/R。也就 是說；由本實施形態的npn接合或pm接合，得如第9c 圖之箭印所示’隨著電阻值反的減少可增加破壞電流i〇s， 因而，可以說，不容易使半導體裝置破壞。 其次’就汲極.源極間的裝置破土襄予以說明之。bvds 為pn接合而這，同時亦表示擊穿時的電阻坡度。而於現實 的裝置原理’隧道接合亦同。也就是說；在第！至第*種 實施形態中，BVDS係表示擊穿時的電阻者。 由該電阻’電能變換為熱能’使裝置發熱。若該發孰 货量超過-定之限值，將使融點較低的轉ι}配線開始融 化。而該融化1呂金屬，融入石夕基板中導致汲.源極間的接 合破壞。為避免接合破壞’係以有效地減低擊穿時的接合 耐壓，即電阻R為宜。 良在第1至第3種實施形態中’係將元件外圍部20形成 為聊接合，以使擊穿時的電阻尺小於元件部⑴ 合，即可避免接合破壞。 於第4種實施形態，亦係將元件外圍部20形成為_ 接合，以使流過該接合之電流的電 ’’、、 J兒I丑K小於兀件部2 J的 1291761 pn接合，即可避免接合破壞。 因此’在本實施形態中，得 、古杜τ , ^ 侍以將至靜電破壞電壓的電 >瓜值I0S加大，而獲得高靜電破壞耐量。 種實施形態與第4種實施形態予以比較時，= 阻值最小，可知第！至第3種實施形態為較有^接“勺電 例^以元件部21之叩接合的電阻為 實施形態的元件外圍部2G之pm接合電 昂Μ 1至第3種實施形態的元件外圍 ，·而於弟 為約0.3。 ”〇之咐接合的電阻即 其次，將本發明半導體裝置的製造方 娜場效電晶體為例，示於第1〇:第2〇圖？：：道： 10至第13圖為第i種實施形態。 口 /、中，弟 第1種貫施形態的半導體裝置製造 臓電晶體的元件部及圍繞該元件部的元^由要配置 半導體裝置的製造方法。具備：於作為上、成_丄圍部形成 ，域的：導電型半導體基板表面形成逆導電 上述兀件外圍部形成逆導電型周緣區域之步^且於 絕緣膜而上述通道層連接的祕f極之切.7 ’成經由 開極電極鄰接的上述通道層表面，形成—導上述 域，且於上述周緣區域表面形成周緣_導電=:極區 驟’以及形成與上述源極區域觸接的二品知、之步 上述周緣-導電型區域，且與上述第】電=及接觸於 第2電極之步驟而成。 。电性連接的 在作為騎部域的— 317437 24 1291761 笔型半導體基板表面、， 圍部升f、酋干 逆導電型通道層’且於元件外 LJ P形成延導電型周緣區域之步驟。 等而型石夕半導體基板1(未圖示）上，設由層積蟲晶層 η型半導體層’而形歧極 乳化膜51及筠仆腺丄Α 丹力、王曲叹 定區域/这罩找形成用以形成護環之預 ⑽的植入能量為50KeV始之遽罩。以卩型雜質(如蝴 %里為50KeV，植入劑量為IE15至2£1 進仃硪子植入（第10A圖）。 氧^_罩哎後’施以熱處理’在開口部形成石夕局部 日士 Hrxidat观。fs】HeGn，L〇cos)氧化膜a，同 P 1而濩裱3外側為元件外圍部2〇。 量為=3除5氮化膜5 2 ’於全面以植入能量5 0 K e v，植入劑 ^ 叫⑽·2進行雜子植人，然後進行1100t; 擴散，於元件部21表面形成通道層4。 於同日m件外圍部20形成連接護環3 域i也就是說；周緣區域22係與通道層4的同—周= 予以形成，且具有同程度的雜質濃度（第l〇C圖）。 ...II圖）:形成經由絕緣膜與通道声 接的閘極電極步驟。 層運 以CVD &，在基板全面構成無摻雜矽酸踏破 (Non-doped Si]lcate Glass)的 CVD 氧化膜 5。之後，舜 去除槽溝開口部分的抗姓層㈣st)遮罩’將⑽氧化2 317437 25 !291761 切刻法去除一部分’以形成露 開σ部6(第11Α圖）。 k ^域4的槽溝 石夕半導體基板，以二2 %將槽溝開口部6之 穿通通道層4形成到達二:止體:^ 11β圖）。 η兀的槽溝（trenCh)8(第 以虛擬（dummy)氧化在槽溝8内 赢成氧化膜（未圖示），去除進行m及通逼層4表面形 •(etchlng damage) , ^ ^ ^ ^

氧化膜5。 *則虫刻法去除該氧化膜及CVD 再將全面予以氧化，在槽溝8 她，約至7。。“嶋化膜== 二面晶石夕層，設置得以殘留連結部Ua的遮罩後： 王面乾式姓刻。多晶㈣得為將含有雜質的多晶二 而成之層，也可為將未摻雜 、 ® I θ 形成埋設於槽溝8的閘極電極13，及遠 結部13a(第nC圖）。 电位U及連 在與上述閘極電極鄰接的上 "表面’形成—導電型源極區域’且於上述周緣區 域表面形成周緣.導電型區域之步驟。“ 开^露入出源極區域與周緣n型區域構成區域的抗钱層 = ’全面以植入能量140KeV，植入劑量5E15至 】5cm將n型雜質(如，砷[As])進行離子植入。此時， 亦同時於周緣區域22表面進行n型雜質的離子植入（第 317437 26 1291761 1 2 A 圖）。 、塵之以形成路出本體區域構成區域的抗蝕層遮罩 PR，將P型雜質（如，石朋[B])以植入能量4〇KeV進行劑量 2E15至/E15eni·2的離子植人。（第ΐ2β圖） 後王面堆知作為層間絕緣膜的硼麟矽酸鹽玻璃 酿心sph0SlHcateGiassBpsG^i6a_ 以900 C回燒’由該敎處理八 …、蜒理，为別將p型雜質、n型雜 予以擴散形成為鄰接样溢ς 、、 心冓8之源極區域15，同時在源極區 域15間形成本體區域14。再同時於 度的周緣η型區域23。唯源極 二❸辰 工姑Λ 7 π h 匕4 1 )及本體區域1 4的離 子植入，可不遷循上述順序得以交換。 由此，將被槽溝8圍繞的 m 晶胞㈣】），形成配置^ B \ $作為M〇S電晶體4〇的 ” 夕個晶胞的元件部21。而於元件邱

21 ’即由通道層4與 *於兀件。P 層2形成Pn接合。 然後，在兀件部21外周的元件 邱 _Ρ·型半動體層2與周緣區域 ° ，由基板1、 接合（第12C圖）。^2、周緣η型區域Μ形成啊 紅魏經沒形成與 电極’及接觸於上述周緣—導接觸的弟1 為電性連接的第2電極之步驟’且與第1電極成 在BPSG層16上，—凡里、 PR 置以規定圖樣開口的抗蝕屉、冷罢 R進仃蝕刻，再以900t回焯， 蝕層k罩 13八圖）。 几 > 成層間絕緣膜16(第 之後，將鋁（AI)金屬等 A鍍4置予以全面堆積，施 317437 1291761 ::所希望之形狀的圖樣’由此，將元件部2入 皿，而形成與源極區域15及本 王面覆 電極17。同時ΐί 觸接的第1源極 網吐 同可形成设於連結部13a上，且與遠处却

蜀接的閘極連接電；^ 18。再由同…P 13a 區域23觸接的 >虞2调朽千4 、，蜀層形成與周緣nS 楚！、「Η 祕％極19°該第2源極電極19 η 弟1源極電極17成電性連接者(第ΐ3Β圖）。 ⑽ =源極電極17係連接於第2源極電極Η， 之汲極笔壓施加，即於元件部21作 — 、疋 丨而於元件外圍邻〇 I 〆、Ρ妾σ —極體動作， 、卜圍4 20則作為ηρη接合二極體動作。 件外於歧之6彻時，則在擊穿電壓較低的元 所 4 20内發生擊穿。此乃如前述，周緣區域2 :二與通道層4的雜質濃度為同程度，由此條件，在： 圍420形成ηρη接合，而於元件部心）成叩接 敌0 然後，以該狀態終端擊穿。因而，在本實施形態中， 牛外圍部2〇形成啊接合，可自初期至終端止，於 兀牛外圍部20引起擊穿，而無擊穿位置的變動。 又如上述’僅變更通道層4及源極區域15形成的遮罩 PR，即可利用習用處理方式製造。因此，沒有遮罩及處理 製程的增加，得以使BVDS特性穩定化。 一 > 人5苓照第14及1 5圖說明本發明的第2及第3種 貝施幵〜之製造方法。其與第！種實施形態之製造方法重 複部分的說明即予以省略。 (第14圖）：與第1種實施形態一樣，形成護 317437 28 1291761 :·裱3、通道層4及周緣區域22。 在η型矽半導體基板丨上堆積磊晶層等η型半導體 層’形成為汲極區域2。 全面設置氧化臈51及氮化膜52，以抗蝕層pR，形成 用以形成護環之預定區域之氮化膜52之開口之遮罩。將p 型雜質（如硼[B])以植入能量5〇KeV進行，劑量1£15至 2E15Cm·2進行離子植入。去除抗钱層卩尺後，施以孰處理， 在開口部形成L0C0S氧化膜51s，同時，使硼擴散，以形 響成護環3(第14A圖）。 再去P示氧化膜52，全面以植入能量5〇KeV(B+)劑量 1E13至2E13cnT2植入硼離子。 之後’ ^置僅露出護環3外周—部分的抗钕層遮罩 叹。於露出的基板表面進行n型雜f (如術p])的反捧雜 (counter doping)。其植入能量為1〇〇KeV，植入劑量 至2E13cm·2程度（第14B圖）。 •然後，以〗1〇〇°C的熱處理，使硼擴散，在元件部21 表面形成通道層4。又於此時，同時在將元件外圍部2〇, 形成與護環3觸接的p型周緣區域22。而該周緣區域u 係具有與通道層4同程度的雜質濃度。又於周緣區域U 内形成較通道層4為低濃度的第】p型區域24(第μ 之後’進行與第1種實施形態同樣的第2至第4步驟， 即可獲得如第3圖所示的最終構造。^於元件部〕】，由通 道層4與η·型半導體層2形成pn接合，又於元件外圍部 337437 29 1291761 20，由基板1、η半導體層2與周緣區域22、第lp型區域 24、周緣n型區域23形成npn接合。 第15圖表示第3種實施形態的製造方法。 在第14B圖中’全面以植入能量50KeV劑量1E13至 jEI 3cm 2的植入離子（jg+)。 之後，僅露出護環3外周的一部分方式設置抗蝕層遮 罩PR，，以對露出之基板表面進行植入能量5〇KeV，劑量 1E13cm的p型雜質（例如獨）離子植入。 —之後以進行熱處理，在周緣區域内形成高濃度（p) 的昂2p型區域34，而在元件外圍部形成叩η接合。 ，然後，進行與第1種實施形態同樣的第2製程至第4 製程，獲得第4圖所示的最終構造。 緣於第2及第3種實施形態中，係依據擊穿電壓選擇周 f區域22的雜質濃度，因此，得以不變動 而獲得所需要的擊穿，誘導擊穿位置元: 後.16及17圖說明本發明的第4種實施形態於 .…、弟1種實施形態重複處，即省略該說明。 形成施形㈣半導體裝置製造方法，係用以製造 π的车、 電晶體元件部及圍繞元件部之元件外圍 的—導：：裝ί方法。具有：在作為上述元件部汲極區域 上述元導體基板表面，形成逆㈣型通道層，且於 由=牛相部形成逆導電型的周緣區域之步驟；形成叙 、㈣上述通這層連接的閘極電極之步驟；在與於上 317437 30 1291761 極鄰接的上述通道層表面，形成—導電型源極區 =之v ‘，形成接觸於上述源極區域的第1電極，及與上 、周、、水反導電型區域連4妾，且與上述第1電極形成電性連 接的第2電極之步驟而成。 在於作為上述元件部汲極區域的一導電型 半f紅基板表面，形成逆導電型通道層，而於上述元件外 ^、卩=成逆‘電型的周緣區域及該周緣區域之較該周緣區 ，為冰處之邛位形成雜質濃度高的周緣逆導電型區域的步 驟（第16圖）。 一、、在11型矽半導體基板〗（未圖示）上堆積磊晶層等n-型 半導體層，形成為汲極區域2。 、全面，置氧化膜51及氮化膜52，以抗㈣pR，形成 :以形成濩裱之預定區域之氮化膜52 _ 口遮罩。以植入能 量為5〇KeV進行，劑量旧5至2E15cnr2的p型雜質（如 朋B)離子植入。去除抗姓層pR後，施以熱處理，在開口 成LOCOS氧化膜51s，同時，使棚擴散，以形成護環 3(第 16A 圖）。 再去除氮化膜52，全面以植入能量5〇KeV劑量iei3 至3E 13cm 2植入觸（b+)的離子。 之後叹置僅絡出護環3外周一部分的抗蝕層遮罩 叹。於露出的基板表面進4fn型雜f (如，⑽的植入。盆 植入能量為l6GKeV’植人劑量1£15至則⑽·2程 16B 圖）。 然後 乂 11 〇〇 c的熱處理，使硼擴散，在元件部2】 317437 ^91761 开Μ =通運層4。又於此時，同時在將元件外圍部20， 传2㈣3觸接的ρ型周緣區域22。而該周緣區域^ 内側开 道層4同程度的雜質濃度。又於周緣區域22 側:成較通道層4為高濃度(ρ++)的周緣ρ型區域Μ。然 達η ^導體層2的周緣Ρ型區域25，將η•型半 部分Μ内在响—化，由如及周緣 域25,形成近似於ριη接合的隨道接合（第⑽圖）。 形成經由絕緣膜與上述通道層連接的閘極 二盖：广驟？與第1種實施形態的第2工程-樣，形成 y 、閘極氧化膜n、閘極電極13、連結部⑴(參照第 i 1 圖）〇 (第1 7圖）··在與閘極電極鄰接的通道層表 面，形成一導電型源極區域的步驟。 由源極區域的形成區域形成露出抗 :面以植入能量赚ev，劑量則至〜 _貝（如’砷（As))予以離子植入（第17A圖）。 繼之，形成露出本體區域的形成區域，及周緣區域22 的一部分的抗蝕層PR遮罩，以植入能量4〇KeV，劑量mb 至5E15cm-2將p型雜質（如’硼（B))予以離子植入（第ία 圖）。 之後，於全面堆積作為層間絕緣膜的bgsg(bη Phospho Silicate Glass)層 16a 約 6000 Α。再以議乞回熱， 由該熱處理’得使p型雜f、n型雜質分別擴散，在鄰接 於槽溝8的源極區域15，及源極區域15間形成本體區域 317437 32 1291761 :’ 14。同時在周緣區域22表面， 、曲 區域26。唯诉15;5太-成同浪度（P)的源極接觸 限於上述順序，可予以交換。$ 14的料植入’得不 胞（cetn此’其以槽溝8圍繞的區域為M〇S電晶體40的曰曰 個晶胞形成元件部21。而於元件部21中: =:及η·型半導體層2形成叩接合(第HC圖)。 於月形成與源極區域觸接的第1電極，及連接 万、周緣逆導電型區域，且與第 媒 •極的步驟。 -極為電性連接的第2電 與第1種實施形態的第4步驟一樣， 極17、閘極連处带描1S筮0、Ε ^成弟1源極電 電極17及第二Γ 電極19’將第1源極 第6圖） 電極19予以電性連接（參照第U圖、 第1源極電極17連接於第2调朽+ 極電舞日岑-心 #電極’且施加規定沒 j圍g部21即作為_合二極體動作，而元件 龜P以近似於Pm接合的隧道二極體動作。 然後，到達規定之BVDS時，即於墼穿+ ^ y 件外圍部2〇發生擊穿。此乃如上二周 在通道層4的雜質濃度為同程度’而於該條件下，、 在兀件外圍部20形成有隨道接合，且 接合之緣故。 #几件彳21形成np 然:J，以該狀態終止擊穿。因此，於本實施形態中， =二件外圍部2〇形成隨道接合，使由初期至終端止，在 兀圍部2〇弓1起擊穿。也就是說；無擊穿位置的變動， 317437 33 1291761 故亦無BVDS值的變動。 二因運接合可使電阻減少’因而，得 過電壓、靜電等電氣耐性。 并 14的又Λ t二’源極接觸區域2 6，係僅變更形成本體區域 區域= 形成。亦可於既有步驟僅追加周緣P型 ^或25的形成步驟可

特性的穩定化。 P 了錢因此’各易獲得BVDS 緣區域22的雜質濃度’若係與通道 度以:’即可將擊穿引導至元件外圍部2〇。 種實L:8:2。圖’係表示於上述第2種實施形態至第4 八〇中，使周緣區域22與 度，由另—步 、層4為不同的雜質濃 域22,以另—：：::Λ!…因將通道層4與周緣區 布而設計元件外圍部2。的侧度 的雜質漢度分 |，=8二為4第2種實施形態時的情形。首先-^ 間值的條件，予以離子植入通道層4的^罩=所需要 18B圖’設將周緣區域的形成區域開口 後’如弟 需要耐麗的條件，進行雜質之 此’以獲得所 …之情形，可不必進行反推雜(c〇二 較通道層為低濃度的雜質予以離子植入 冲叫），得將 理’如第18C圖，形成為通道層4及 / ’進行熱處 不需第1逆導電型區域24的形成 …域22。因此， 第叫第3種實施形㈣I，此時，將通道層的 1291761 雜質予以離子植入（第19A圖），再將較通 、曲 貪予以離子植入於周緣區域的形成區域、曰厂度的雜 施以熱處理’以形成通道層4及周 ：)。然後 \不而弟2延導電區域34的形成步驟。 ⑺ 罘20圖為第4種實施形態之情 雜質予以離子植人丨帛2f) A m 可，將通道層的 質予以離子:L 再將較通道層高濃度的雜 貝予以料植入於周緣區域的形成區 勺才隹 施以熱處理，以形成較通道層4為深的月^圖）。然後 丨圖）。因此，不需月鉍、#遙子；/、、、周、味區域22(第20c 又於繁Γ: 區域25的形成步驟。 _ + n纟2()®中’得將通道層4及周緣區域Μ 的離子植入予以變換。 以上所述之在第1至第4種會 環3的外側，設置與護環3連接的周缘^ 係於護 說明。唯不限於此，亦可例如域= ^型區域25。 I置周緣η型區域23,或周緣p 曰^於本發明的實施形態，係以n通道型MOS場效電 曰曰肢為{列，予I、』古分犯 y ° 。但衣將導電型為反向的MOS場效 電晶體亦可同樣實施。 亦可不限於MOS場效電晶體，若為IGBT等的絕緣閉 ，型半導體元件，即得以同樣實施，亦可獲得同樣的效果。

【圖式簡單說明J ，IA圖為說明本發明半導體裝置的平面圖。 第圖為說明本發明半導體裝置的剖面圖。 317437 35 1291761 弟2A圓為說明本發明半導體裝置的特性 弟2B圖為說明本發明半導體裝置的特性圖⑺。 弟3A圓為說明本發明半導體裝置的平面圖。 第3B圖為說明本發明半導體裝置的剖面圖。 f 4圖為說明本發明半導縣置的剖面圖。 f 5A圖為說明本發明半導體裝置的剖面圖⑴。 :5B圖為說明本發明半導體裝置的剖面圖⑺。 f 6A圖為說明本發明半導體裝置的平面圖。 f 6B圖為說明本發明半導體裝置的剖面圖。 ^第7圖為說明本發明半導體裝置的剖面圖。 ^ 8圖為說明本發明半導體裝置的特性圖。 弟9A圖為說明本發明半導體裝置的特性圖⑴。 第9B圖為說明本發明半導體裝置的特性圖（2)。 =9C圖為說明本發明半導體裝置的特性圖（3)。 41 (2) (3) 弟10A圖為說明本發明半導體裝置製造方法的剖面圖 弟10B圖為說明本發明半導體裝置製造方法的剖面圖 弟圖為說明本發明半導體裝置製造方法的剖面圖 弟11A圖為說明本發明半導體裝置製造方法的剖面圖 第11B圖為說明本發明半導體裝置製造方法的剖面圖 ^174^7 36 1291761 (2) 第MB圖為說明本發明半導體裝置製造方法 的剖面圖 (3) ⑴ (2) (3) ⑴ (2) 第16C圖為說明本發明半導體裝置製造方法的剖面 第17A圖為說明本發明半導體裝置製造方法的剖面 第17B圖為說明本發明半導體裝置製造方法的剖面 第17C圖為說明本發明半導體裝置製造方法的剖面 第18A圖為說明本發明半導體裝置製造方法的剖面 第18B圖為說明本發明半導體裝置製造方法的剖面 圖 圖 圖 圖 圖 圖 (3) 〇 第18C圖為說明本發明半導體裝置製造方法的剖 面圖 ⑴0 (2) (3) 第19A圖為說明本發明半導體裝置製造方法的剖面 第19B圖為說明本發明半導體裝置製造方法的剖面 第19C圖為說明本發明半導體裝置製造方法的剖面 第20A圖為說明本發明半導體裝置製造方法的剖面 圖 圖 圖 圖 (1)〇 317437 38 1291761 第20B圖為說明本發明半導體裝置製造方法的剖面圖 第20C圖為說明本發明半導體裝置製造方法的剖面圖 &第21圖為說明習用半導體裝置及其製造方法的 國〇 ° 【主要元件符號說明】 1 n+型矽半導體基板 2 半導體層 • 3 護環（guard ring) 4 通道層 5 CVD氧化膜 6 槽溝開口部 8 槽溝 10 沒極區域 11 閘極氧化膜 13 閘極電極 13a 連結部 14 本體區域 15 源極 16 層間絕緣膜 16a BPGS 層 17 弟1源極電極 18 An 閘極連結電極 18p 閘極墊（pad)電極 ~ 9 弟2源極電極 20 元件外周部 21 元件部 22 周緣區域 23 周緣η型區域 24 第ip型區域 25 周緣ρ型區域 26 源極觸接區域 34 第2ρ型區域 40 M〇S電晶體 51 氧化膜 51a 矽局部氧化的氧 Γ \i 51s LOCOS氧化膜 52 氮化膜 131 n+型矽半導體基板 132 及極區域 317437 39 1291761 133 護環 134 通道層 137 槽溝 140 MOS電晶體 141 閘極氧化膜 143 閘極電極 143c 多晶矽 144 本體區域 145 源極 146 層間絕緣膜 147 源極電極 148 閘極連結電極 150 元件外周部 151 元件部

Claims (1)

1291761 Λ-m ~ '申請專利範圍I 一種半導體裝置，係具有： :為汲極區域的-導電型半導體基板，· 设於上述基板表面的逆導電型通道層· 經由絕緣膜連接於上述通道層而設_極 設在鄰接於上述閘極電極之上述通道層表面1 電型源極區域之元件部；以及 ^的_ ，繞上述元件部外周的元件外周部； 設於上述元件外周部的逆導電型周緣區域； 與上述元件部之上述源極區域接觸的第！電極： 设於周緣區域上，盘μ、+一 的第2電極，且 ^上逑几件外周部成為電性連接 者 將汲極-源極間之擊穿位置引 導至上述元件外周部 2· 一種半導體裝置，係由具有： 鲁 作為汲極區域的導電型半導體基板； 設於上述基板表面的逆導電型通道層； 經由絕緣膜連接於上述通道層而設i開極電極，及 •,设在鄰接於上述閘極電極之上述通道層表面的導 ^型源極區域之元件部；以及 圍繞上述元件部外周的元件外周部，· 設於上述元件外周部的逆導電型周緣區域，· 設於上述周緣區域的周緣一導電型區域； 與上述元件部之上述源極區域接觸的第】電極： 317437 1291761 與上述周緣一導電型區域接觸的第2電極， 者。使元件外周部的擊穿電壓低於元件部之擊穿電壓 3. 如申請專利範圍第〗或第2項之半導體裝置，其中， 上述周緣區域，係具有； 與上述通道層同程度的雜質濃度者。 4. 如申請專利範圍第3項之半導體裝置，直中， :上述周緣區域内，設有較該周緣區 度之第1逆導電型區域。 β低嘁貝退 5. 如申請專利範圍第3項之半導體裝置，1中， 於上述周緣區域内，設有較該周緣區 度之第2逆導電型區域。' 5 '·’、问雜質濃 6. 如申請專利範圍第2項之半導體裝置，其中， 上述周緣一導電型區域，係具有· 與上述源極區域同程度之雜質濃度者。 魯 種半導體裝置，係由具有： 作為汲極區域的導電型半導體其板· 設於上述基板表面的逆導電型層，· 經由絕緣膜連接於上述通道層而設二 設在鄰接於上述閉極電極之上述通电Π 皂型源極區域之元件部；以及 S衣面的導 圍繞上述元件部外周的元件外周部· 設於上述元件外周部的逆導電型周緣區域. 1電 與上述元件外周部之上述源極區域接觸的第 42 1291761 極； ^接於上述周緣逆導電型區域的繁7 + 使上迷元件外周部較上述元件 =:極去 8. 如申請專利範 ^件。卩為低電阻者。 ^ L 弟或弟7項之半導體裝置，且中， 度為高的===較該周緣區域為™濃 9. 如申料利範圍第1或第7項之铸體裝置，苴中， 且'、罙戶上周緣區域之雜質濃度’係較上述通道層為高， 且冰度係較上述通道層為深者。 々门 I申=利範圍第】、2或第7項中任一項之半導體裝 逆導電包含’連接於上述通道層端部而設的 u:申::利範圍第卜2或第7項中任-項之半導體裝 % m、冑3^第1 i極與上述第2電極予以電性連接。 • 體裝置之製造方法’係在作為汲極區域的 =半導體基板表面設置逆導電型通道層，以形成配置 〇s電晶體之元件部，及圍繞該元件部外圍的元件 卜圍部的半導體裝置之製造方法，此方法具備： 酿於上述凡件外圍部，形成逆導電型周緣區域之步 驟，及 形成與上述周緣區域及上述元件部電性連接之電 極的步驟者。 Ή 7437 43 1291761 :· 13.:=;T方法，係在作為_域的-導電 Μ〇Λ ^面=逆_通道層，㈣成配置有 M〇S “體之兀件部，及圍繞該元 圍部的半導體裝置製造方法，此方法具備.、兀牛外 驟；於上述元件外圍部，形成逆導電型周緣區域之步 驟，：上述周緣區域表面，形成周緣—導電型區域之步 φ上，緣-導電型區域接觸，且與上述元件 口Ρ电性連接之電極之步驟。 、凡仟 種半㈣裝置之製造方法，係形成為配置恭曰 :之元件部’及圍繞該元件部外圍的二 體裝置製造方*,此方料備·· 卜®。卩的+導 柄二作為上述元件部汲極區域的-導電型半導體A 板表面形成逆導電型通道層，且於 版土 逆導電型料5域之步驟；、5部形成 驟；形成㈣料料上料制輯的㈣電極之步 、在與於上述閘極電極鄰接的上述通道声 ) 一導電型源極區域 θ ，形成 導電型區域之步驟，I及述周緣區域表㈣^ 述述源極區域連接的第1電極，及連接於上 = 一導電型區域，且與上述第1電極成電性連接二 弟2電極之步驟。 比逐接的 ^ 1 7^1^7 44 1291761 15·如申請專利範圍第13或第14項之半導體裝置製造方 法，其中， 於上述周緣區域，形成有較該周緣區域之雜質濃度 為低的第1逆導電區域。 16·如申請專利範圍第13或第14項之半導體裝置製造方 法，其中， 於上述周緣區域，形成有較該周緣區域之雜質潆产 為咼的第2逆導電區域。 士申-月專利範圍第12至14項中任一項之半導體裝置制 造方法，其中， 衣 將上述元件外圍部之擊穿電壓形成為較上述元 部之擊穿電壓為低。

或的一導電型半導體基 且方、上述元件外周部形 ^174^7 45 1291761 成逆導電型的周緣區域之步驟； :::由與上述通道層連接的閘極電極之步驟. 方；上述閘極電極鄰接的上述通道 ， —導電型源極區域之步驟； 、層表面，形成 形成接觸於上述源極區域的第厂 緣逆導電型區域連接，且 °及與上述周 的第2電極之步驟。1琶極形成電性連接 20.如申請專利範圍第12、18或1 — 置製造方法，其中， 、中任—項之半導體襄 :二述周緣區域形成有較該周緣 為南的周緣逆導電型區域。 作貝展度 i如申請專利範圍第」 置製造方法，其中，中任一項之半導體裝 1 上述周緣區域的雜f濃度形成為較上述通道層 二述周緣區域的深度形成為較上述通道層為深曰者。 •.=專利範圍第12、18或19項中任一:者 薏製造方法，其中， 卞諍版裝 23 上述元件外周部的電阻值，形成為較上述 %阻值為低者。 7〇 件部的 ·=請專·圍第12、18幻9項中任—項 薏製造方法，其中， 卞夺版裝 者將上述周緣區域與上述通道層’在同一步驟中形成 317437 46