TWI290375B - Die pad arrangement and bumpless chip package applying the same - Google Patents

Description

1290375 16768twf.doc/006 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種晶片接塾排列，且特別是有關於 一種應用於無凸塊式晶片封裝體的晶片接墊排列。 【先前技術】 隨著電子技術的日新月異，為強化電子元件的高速處 理化、多功能化、高積集化（integration)、小型輕量化及 • 低價化等多方面的要求，於是晶片封裝技術也跟著朝向微 型化及高密度化發展。習知之球腳格狀陣列（baU grid array, BGA)封裝技術經系採用封裝基板（卩此^弘加作 為積體電路晶片（IC chip)之承載器（carrier)，並利用 覆晶接合（flip chip bonding)或打線接合技術（wire bonding^等電性連線技術，將晶片電性連接至封裝基板之 頂面，並將多顆銲球（solderball)以面陣列（areaarray) 方式配置於封裝基板之底面。因此，晶片得以經由封裝基 板之内部線路及其底部的多個銲球，而電性連接至下一層 級之電子裝置，例如印刷電路板等。 然而，由於習知之BGA封裝技術必須利用高佈線密 度（high layout density)之封裝基板，並搭配覆晶接合或 打線接合等電性連接技術，因而造成訊號傳輸路徑過長。 因此，目前已經發展出一種無凸塊式增層（bumpless build-up layer，BBUL)之晶片封裝技術，其省略覆晶接合 或打線接合之製程，而直接在晶片上製作一多層内連線結 構（multi-layered interconnection structure)，並以面陣列 5 1290375 16768twf.doc/006 方式，在夕層内連線結構上製作銲球或針腳等電性接點， 用以電性連接至下一層級之電子裝置。 明參考圖1A’其繪示習知之—種無凸塊式晶片封裝體 的剖面示意圖。習知無凸塊式晶片封裝體100包括一晶片 110、-内連線結構120、一板狀元件13〇與多數個鲜球 140。晶片11〇配置於板狀元件13〇上，板狀元件13〇是作 為底板或支#層。請參考圖1B，其繪示圖1A之晶片盘内 連線結構的分解示意圖。晶片11〇具有多數個點狀接塾 112’這些餘娜112以面_方式排列並且配置於晶片 110之一主動面（activesurface) 114上。此外，這些點狀 接墊112包括訊號接墊、接地接墊與電源接墊。 請參相1A，内連線結構m亦配置於板狀元件⑽ 上，内連線結構120是以增層（build_up)的方式形成。内 12G具有一内部線路122與多數個接點接塾 接點触124 gi置㈣連線結構12()之 126上。必須說明的是’這些點狀接塾112與這些接點接 墊124兩兩之間是藉由内部線路122❿互相作電性連接。 12G包括多數個介電層128，多數個導電 孔道ma與多數個線路層122b。其中，這些導電孔道心 與多數個線路層122b構成内部線路122。這些導 122a分別貫穿這些介電層128 ’且介電層128與這:線二 層122b彼此交錯配置。兩個線路層咖之 -個導電孔道ma而彼此互相電性連接。此外，在這叫 點接塾124上配置這些_ 14〇，用以電性連接至下二層 6 1290375 16768twf.doc/006 級之$子裴置（圖1A未繪示）。 装曰Ϊ，i晶片之主動面上的電源接塾以及接地接塾會隨 二的縮小而大幅減少’如此並不利於大電源設計 曰曰：，例如中央處理器（CPU)。因此，習知之無 凸鬼式4封賴之晶#的離触的外型與排列方式有 必要加以改進。 【發明内容】 有鑑於此’本發明的目的就是在提供-種晶片接墊排 2 ’可應用於無凸塊式晶片封裝體，以增加電源或接地接 的輸出入截面積，進而提升無凸塊式封裝體的電氣特性。 基於上述目的或其他目的，本發明提出一種晶片接墊 排列，適於配置在-晶片之—主動面上，此晶片接塾排列 包括多數她狀接触至少—非雜接墊。非點狀接塾的 面積大於等於兩個點狀接墊的面積之和。 曰基於上述目的或其他目的，本發明提出一種無凸塊式 晶片封裝體，包括至少一晶片與一内連線結構。晶片具有 一晶片接墊排列，其配置於晶片之一主動面上，晶片接墊 排列包括多數個點狀接墊及至少一非點狀接墊，而非點狀 接墊的面積大於等於兩個點狀接墊的面積之和。此外，晶 片係鑲嵌於内連線結構中，内連線結構具有一内部線路與 多數個接點接墊，這些接點接墊係配置於内連線結構之一 接點面上，這些點狀接墊與非點狀接墊所組成族群之至少 係藉由内部線路而與這些接點接墊之至少一相電性連 1290375 16768twf.doc/006 如較佳實施例所述’上述之内連線結構例 匕括夕數m多數辦電孔道與乡數個線 這些導電孔道分別貫穿這些介電層，其中這些導ς 至少-的-端與非雜接㈣性連接。 ^ =

=係交錯配置，而這些線路層與這些導電孔i構= 。隱路，且_線路層之則域由_導電孔道之至少一 :電=接。此外，與非點狀接墊電性連接的導電“在 千仃於日日片之主動面的投影面上，其局部延伸路徑可盘立 2性連接之非點狀接㈣延伸職在投影面上的投影相 重®。 基於上述，本發明之無凸塊式晶片封裝 具有非點狀缝作為非訊號接墊，所以可以增力 墊，電源或接地接墊)的輸出入截面積，以 之松度，進而提升本發明之無凸塊式晶片封裝體的電氣 性。 ^為讓本發明之上述和其他目的、特徵和優點能更明顯 易懂，下文特舉多個實施例，並配合所附圖式，作細說 明如下。 ΰ 口 【實施方式】 、曰請參考圖2，其繪示本發明第一實施例之一種無凸塊 =晶片封裝體的剖面示意圖。本實施例之無凸塊式晶片封 裝體200包括至少一晶片21〇與一内連線結構22〇。晶片 210具有一晶片接墊排列212(見圖3)，其配置於晶片21〇 之一主動面214上。請參考圖3，其繪示圖2之晶片與内 8 1290375 16768twf.doc/006 連線結構的分解示意圖。晶片接墊排列212包括多數個點 狀接塾212a及至少一非點狀接塾212b，而非點狀接塾212b 的面積大於等於兩個點狀接墊212a的面積之和；換言之， 一個非點狀接墊212b為至少兩個或兩個以上相鄰之點狀 接塾212a合併而成。 请參考圖2與圖3’晶片210係鑲嵌於内連線結構 中，内連線結構220是以增層的方式形成。内連線結構22〇 具有一内部線路222與多數個接點接墊224，這些接點接 墊224係配置於内連線結構220之一接點面226上。晶片 210之這些點狀接墊212a之至少其中之一係可藉由内部線 路222而與這些接點接墊224之至少其中之一相電性連 接，或者晶片210之非點狀接墊212b亦可藉由内部線路 222而與這些接點接塾224之至少其中之一相電性連 内連線結構220例如包括多數個介電層228、多數個 導電孔道222a與多數個線路層222b。這些導電孔道222a 分別貫穿這些介電層228，其中這些導電孔道至少& 一 端與非點狀接墊212b電性連接。這些線路層U沘 些介電層228係交錯配置，而這些線路層222b與這此 道2瓜構成上述内部線路222 ’且兩個線路層222一b 之間係藉由這些導電孔道222a之至少—而電性連接。 清參考圖3 ’與非點狀接墊2! 2 b相電性 逼222a在-平行於主動面214的投影面上，導電妾孔=3 =部延伸路徑可與其所電性連接之非職接墊⑽的& 申路禮在該投影面上的投影相重疊。換言之，與非點狀 9 1290375 16768twf.doc/006 接墊212b相電性連接的導電孔道222a的外型可為槽狀 (slot)(圖3僅示意地緣示一條）。 進言之，若以功能區分，這些點狀接墊212a之至少一 例如為訊號接墊，而非點狀接墊212b例如為非訊號接墊 (接地接墊、電源接墊或其他類型之非訊號接墊）。若以 外型區分，非點狀接墊212b例如為環狀接墊、條狀接墊或 塊狀接墊等，如圖3所示。必須說明的是，本實施例之晶 • 片接墊排列212係用以舉例，並非用以限定本發明，換言 之’晶片接墊排列212可以因為點狀接墊212a與非點狀接 墊212b的數量或位置的不同而具有不同的排列形式，或可 以因為非點狀接墊212b的外型不同而具有不同的排列形 式’例如為上述多種非點狀接墊212b外型之任意一種、任 意兩種、…或任意多種的搭配。 值传一提的是’請參考圖2，在未配置電性接點230 至接點接墊224之情況下，這些接點接墊224可應用於塾 格陣列（LGA)類型之訊號輸出入介面。此外，在這些接 塾224上亦可分別配置一電性接點230，而本實施例之這 些電性接點230為導電球（conductive ball)，以提供球格 陣列（BGA)類型之訊號輸出入介面。另外，這些電性接 點230亦可是導電針腳（conductive pin)，以提供針格陣 列（PGA)類型之訊號輸出入介面，但是並未以圖面表示。 再者，這些接點接墊224可屬於同一圖案化之導電層，因 其製程係相同於這些線路層222b，所以這些接點接墊224 所形成之導電層亦可視為這些線路層222b之一。 1290375 16768twf.doc/006 請參考圖4,其繪示本發明第二實施例之一種無凸塊 式晶片封裝體的剖面示意圖。與上述實施例不同的是，本 實施例之無凸塊式晶片封裝體300例如更包括一散熱片 (heat spreader)340與至少一板狀元件350。板狀元件350 配置於晶片210與内連線結構22〇上，使得板狀元件350 在此可視為一搭載晶片210用之承載器（carrier)，而散 熱片340則配置於板狀元件35〇之遠離晶片21〇的一非電 • ，面356上，用以將晶片310所產生之高熱迅速地傳導至 散熱片340之表面。在此必須說明的是，在某些情形下， 散熱片340亦可直接配置於晶片21〇與内連線結構22〇 上，而省略板狀元件350的配置；或者在晶片21〇的運作 溫度較低下，亦可省略散熱片34〇的配置。換言之，散熱 片340與板狀元件350兩者可依設計需求擇一配置於晶片 210與内連線結構220上，或依序將板狀元件35〇與散熱 片340配置於晶片210與内連線結構22〇上。 μ 鲁板狀元件350具有多數個電極352，其配置於板狀元 件350之一電極面354上。此外，晶片21〇之這些點狀接 墊212a之至少其中之一係可藉由内連線結構22〇之内部線 路222而與這些電極352之至少其中之一相電性連接；或 者晶片210之非點狀接墊212b亦可藉由内連線結構22〇 之内部線路222而與這些電極352之至少其中之一相電性 ^妾。另外，這些電極352之至少其中之一係可藉由内部 …路222而與内連線結構220之這些接點接塾224之至少 其中之一相電性連接。 1290375 16768twf.doc/006 板狀元件350例如為板狀主動元件（pand-shaped active component)或板狀被動元件（panel_shaped passive component)，其中板狀主動元件例如是板狀電晶體元件， 而板狀被動元件例如是板狀電容元件、板狀電阻元件或板 狀電感元件等。值得一提的是，板狀元件35〇更可同時具 有主動元件部分與被動元件部分，而成為整合型之板狀元 件。此外，由於板狀元件350可以半導體製程或陶瓷燒結 製程來加以製作，所以板狀元件35〇的材質可為矽或陶瓷。 綜上所述，本發明之無凸塊式晶片封裝體因為其晶片 具有非點狀接墊作為非訊號接墊，所以可以增加電源或接 地接墊的輸出入截面積，以減少電流之密度，而提升本發 明之無凸塊式晶片封裝體的電氣特性。 ’ 雖然本發明已以多個實施例揭露如上，然其並非用以 限定本發明，任何熟習此技藝者，在不脫離本發明之精神 和範圍内，當可作些許之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。 又 【圖式簡單說明】 圖1A繪示習知之一種無凸塊式晶片封裝體的剖面示 意圖。 圖1B繪示圖1A之晶片與内連線結構的分解示意圖。 圖2繪示本發明第一實施例之一種無凸塊式晶片封裝 體的剖面示意圖。 圖3繪示圖2之晶片與内連線結構的分解示意圖。 圖4繪示本發明第二實施例之一種無凸塊式晶片封裝 12 1290375 16768twf.doc/006 體的剖面示意圖。 【主要元件符號說明】 100 :習知之無凸塊式晶片封裝體 110、210 :晶片 112、212a :點狀接墊 114、214 :主動面 120、220 :内連線結構 122、222 :内部線路 * 122a、222a :導電孔道 122b、222b :線路層 124、224 :接點接墊 126、226 :接點面 128、228 :介電層 130、350 :板狀元件 140 :銲球 200、300 :本發明之無凸塊式晶片封裝體 • 212 :晶片接墊排列 212b :非點狀接墊 230 :電性接點 340 :散熱片 352 :電極 354 :電極面 356 :非電極面 13

Claims (1)

1290375 16768twf.doc/006 十、申請專利範圍： 1·一種晶片接墊排列，適於配置在一晶片之一主動面 上，包括： 多數個點狀接墊；以及 至少一非點狀接墊，該非點狀接墊的面積大於等於兩 個該些點狀接墊的面積之和。

2·如申請專利範圍第1項所述之晶片接墊排列，其中 該些點狀接塾之至少一係為訊號接墊。 3.如申請專利範圍第1項所述之晶片接墊排列，其中 该非點狀接墊係為非訊號接塾。 4·如申請專利範圍第丨項所述之晶片接墊排列，其中 邊非點狀接塾係為接地接塾。 5·如申請專利範圍第丨項所述之晶片接墊排列，其中 a亥非點狀接塾係為電源接塾。 6. 如申請專利範圍第！項所述之晶片接塾排列，盆中 該非點狀触係為雜雜、絲触或塊雜塾/、 7. 種無凸塊式晶片封裝體，包括： 一至少-晶片’具有—晶片接墊排列，其配置於該晶片 ，-主動面上，該晶片接歸列包括多數伽狀接塾及至 二-非點狀接塾’而該非點狀接塾的面積大於等於兩個該 二點狀接墊的面積之和；以及 内連;二亥晶片係鑲嵌於該内連線結構中，該 a連、、泉、、、.構具有-内部線路與錄倾點接墊，节此 接塾係配置於_連線結狀—撫m雜接塾 14 1290375 16768twf.doc/006 與該非點狀接墊所組成族群之至少一係藉由該内部線路而 與該些接點接墊之至少一相電性連接。 8·如申請專利範圍第7項所述之無凸塊式晶片封裝 體，其中該内連線結構包括： 、 多數個介電層； “多數辦電孔道，分前穿該些介電層，其中該些導 電孔道之至少一的一端與該非點狀接墊電性連接；以及 多數個線路層，其與該些介電層係交錯配置，而唁些 線路層與該些導電孔道構成_部線路，且兩該些線路^ 之間係藉由該些導電孔道之至少一而電性連接。 9·如申請專利範圍第8項所述之無凸塊式晶片 其中與5亥非點狀接墊電性連接的該導電孔道在一平— 於該主動_投影面上，其局部㈣路徑與其所電性^ 之該非點狀接墊的延伸路徑在該投影面上的投影相重最 10. 如申請專利範圍第9項所述之無凸塊式晶片^ Ά亥導電孔道係為—導電槽（eGnduetives⑹）。、 11. 如申請專利範圍第7項所述之無凸塊式晶片 _ ，、中该些點狀接墊之至少一係為訊號接墊。 12=申請專利範圍第7項所述之無凸塊式晶片封裝 一 〃中该非點狀接墊係為非訊號接墊。 ^ 13. 如申料鄕㈣7項所述之無凸塊式晶 證，其中該非點狀接墊係為接地接墊。 裝 14. 如”專機㈣7項所狀無凸塊式晶片 "，、中该非點狀接墊係為電源接墊。 ^ 15 1290375 16768twf.doc/006 15·如中請專利範圍第7項所述之 其中該非點狀錄係為環狀、條狀接 體H申圍第7項所述之無凸塊式晶片封裳 17如申二‘:、丨’配置於該晶Μ與勒連線結構上。 體，更包括rH㈣7销叙無凸塊式晶片封裝 該板狀元件之二電】η有多數個電極，其配置於 該内連線結構上，二==元件係配置於該晶片與 所組成轉tf狀触及該非點狀接塾 少-相電性連接:―係猎由該内部線路而與該些電極之至 體利細第17項所狀無凸塊式晶片封裝 點接^ 5 “電極之至少—係藉由該内部線路而與該政接 點接墊之至少一相電性連接。 一按 體，1Λ如:請專纖圍第17項所狀無凸塊式晶片職 一匕—散熱片，配置於該板狀元件之遠離該晶片的 一非電極面上。 2〇·如申請專利範圍第17項所述之無凸塊式晶片封褒 其中該板狀元件係為板狀主動元件。 21·如申請專利範圍帛W項所述之無凸塊式晶片封裝 其中該板狀元件係為板狀被動元件。 22·如申請專利範圍第17項所述之無凸塊式晶片封裝 其中該板狀元件具有主動元件部分與被動元件部分。 23·如申請專利範圍第17項所述之無凸塊式晶片封裝 16 1290375 16768twf.doc/006 體，其中該板狀元件之材質包括石夕或陶究。 24·如申請專利範圍第7項所述之無凸塊式晶片封袭 體，更包括多數個電性接點，配置於該些接點接塾上。 25·如申請專利範圍第24項所述之無凸塊式晶片封裝 體，其中該些電性接點係為導電球或導電針腳。