[go: up one dir, main page]

TWI290285B - Sample screening methods for system soft error rate evaluation - Google Patents

Sample screening methods for system soft error rate evaluation Download PDF

Info

Publication number
TWI290285B
TWI290285B TW094128584A TW94128584A TWI290285B TW I290285 B TWI290285 B TW I290285B TW 094128584 A TW094128584 A TW 094128584A TW 94128584 A TW94128584 A TW 94128584A TW I290285 B TWI290285 B TW I290285B
Authority
TW
Taiwan
Prior art keywords
error
memory unit
read
write
memory
Prior art date
Application number
TW094128584A
Other languages
English (en)
Other versions
TW200708938A (en
Inventor
Shuen-Chao Kuo
Original Assignee
Powerchip Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powerchip Semiconductor Corp filed Critical Powerchip Semiconductor Corp
Priority to TW094128584A priority Critical patent/TWI290285B/zh
Priority to US11/389,132 priority patent/US20070043983A1/en
Publication of TW200708938A publication Critical patent/TW200708938A/zh
Application granted granted Critical
Publication of TWI290285B publication Critical patent/TWI290285B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52Protection of memory contents; Detection of errors in memory contents
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0403Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals during or with feedback to manufacture

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

-1290285 五、發明說明(1) — —【發明所屬之技術領域】 本發明係有關於一種資料檢測方法,且特別有關於一 種系統軟式錯誤之樣本篩選的方法。 【先前技術】 動癌、隨機存取記憶體(Dynamic Random Access Memory ’以下稱DRAM )的記憶單元是由一個金屬氧化半導 體(M*etal 〇Xide Semiconductor,M0S)電晶體和電容構 成,藉由,士中電荷的大小可以儲存π 0,,與,Γ的數位資 二ίϊϊ集積度(High Density)DRAM的研究時,發 隱現DRAM封裝材料中料_ 塑雷客中的蚀六Φ,放射性兀素所放射出的α粒子會影 i >破壞i 0 ^,何而改變儲存資料。相對於元件因為絕 (HardErr〇r),由於久性故障的硬式錯誤 荷的情形並非永久性破j y:粒子撞擊而影響電容電 誤(Soft Error )。軟式 二廷,破壞模式稱為軟式錯 誤,這種錯誤是可以更^ =决卩在讀取資料出現的讀取錯 料讀取出來。軟式錯誤經=幾次重試之後還是能將資 料,故通常稱為可更正的綠取二之後可以取得正確的資 對於高容量dram而言項由^誤。 P存電荷量也越來越小,因此:疋件越來越小,電容的儲 重,因此如何改善軟式錯誤的人^誤的問題將會越來越嚴 大的挑戰之一。同理,除了 崎將是提南DRAM集積度最 外,其他具有電荷儲存功能 M會產生軟式錯誤的問題之 體(SRAM )也都有軟式錯=的g g體如靜態隨機存取記憶
0532-A40421TWF(nl);pt.ap-348;ALEXCHEN. Ptd
(D 1290285 ^-- 、發明說明(2) 貫際上’ DRAM受到α粒子撞擊之德、止Λ 的方式有兩種。第一種如第1Α、1Β圖上;成;存内容, α粒子執跡140直接撞擊到記憶單元中的電容子沦者 =單元模式錯誤(cell _e error)的:二時人稱為 原本儲存電荷時("〇"),“粒 2隐早兀中 存電荷時("1"),激發的電子右环心原&本§己憶早兀中沒有儲 儲存狀態由"1"改變成"〇"。因+可此〜到記憶單元中而將 c憶单元訊號由"im的錯n — = ^會造成 示,與DRAM的感應放大器電 、 種如第1C圖所 式錯mbit line error)。 0動作/關稱為位元線模 電位由電容流向位元線230," 果予^線25〇開啟使得 子撞擊時會造成電位降低,、果位几線230受到α粒 理,而# f d 1降低因感應放大器電路210動作原 理,而使付感應放大器電路210 動^原 種模式下,會分別產就判斷異吊。在這 誤。 1 〇的錯誤和"〇" —Μ”的錯 行軟ΐ = ΐ :S=13和軟式錯誤以外,_在執 .錯誤),以致於在生產製造:本身内部的讀取 查,導致製造效率變低i;;;:;:刪請,多的檢 ::一種糸統軟式錯誤之樣本筛選的方法以解決上;Γ 第7頁 〇532-A40421TWF(nl);pt.ap-348;ALEXCHEN.ptd .1290285 五、發明說明(3) 【發明内容】 基於上述目的,本發每漁 誤之樣本篩選的方法,其包^ 1路了一種系統軟式錯 其包括複數記憶單元且每一記情(a )々:記憶體設備, 該等位址之順序對每一:兀、μ —位址;(b)依 ^ - # ^ ^ :寫入與讀取操作時沒有錯誤發生,:接著己上早70執行 後一記憶單元完成—寫入與讀取耆★判斷是否對最 後記憶單元完成$ _ ± ” ,( d)右尚未對該最 兀執仃一寫入與讀取操作;(e)若已、^下一圯憶早 成該寫入與讀取操作,則依該等位址之°順^己Jt:完 條件,若在對一目前之刼::⑴根據-第二測試 月b ?的錯誤發生,則接著判斷是否對最後—纪果j 一讀取操作;(g)若尚未對該最後記憶單元完1成;^70取70择 作,則繼續對下一印愔罝分拥—命 凡成及項取操 若已耕_ — a : ^ 執仃一寫入與讀取操作;(h) 順序針二二:’思早兀完成該讀取操作’則依該等位址之 順序對該兄憶體設備之每一記憶單元執行一 <)Λ據Γ第三測試條件’若在對一目前之記憶單元執行 該項取操作時沒有錯誤發生,則接著判斷是否對最後一記 ,單元完成一寫入與讀取操作;(〗)若尚未對該最後記憶 早元完成該寫入與讀取操作,則繼續對下一記憶單元執行 肩取操作’(k )若已對該最後記憶單元完成該寫入與讀 取操作,則接著判斷上述測試流程所花費的時間是否超^過
1290285 五、發明說明(4) 一預設時間;(1)若上述測試 — 設時間,則對下-記憶體設備二的時間超過該預 (心±若上述測試流程所花費的時間支超流程;以及 繼績對下一記憶單元執行一讀取操作°。、'"預設時間,則 【實施方式】 μ 為讓本發明之上述和其他目 易懂’下文特舉出較佳實施例,1配=,點能更明顯 說明如下。 —口斤附圖式,作詳細 本發明實施例揭露了一種系統軟式錯 方法。 樣本師選的 图,苦Α再間述傳統上檢測軟式錯誤率的流程 回,首先,將資料寫入記憶體設備中(步驟§ 所謂的資料,即如上文所述之DRAM的記憶=),這裡 "〇"或"1"的電荷。接著,讀取記憶體設備之單表:士 存的資料’並且判斷是否有寫入錯誤發生(步中儲 ㈡,=步驟S13 ’否則執行步驟S14。當寫入的資料 為 〇· 1· 〇· 1· ο. 1 ···” 而讀出的資料為,,〇· i· I L 〇· J ···,,時,
即表示發生寫入與讀取錯誤,故將該錯誤狀況記錄下來 (步驟S13 ),然後執行步驟sl4。 次接下來,若沒有發生寫入與讀取錯誤,則接著判斷所 有資料是否皆寫入與讀取完成(步驟s丨4 )。因測試系統 與測試板的關係是以矩陣方式排列,即每一行積體電路 (IC )資料皆對應於該測試系統之一位址。寫入時係依位 址順序將資料寫入,而讀取時也是依位址順序將資料讀取
〇532-A40421TWF(nl);pt.ap-348;ALEXCHEN.ptd 第9頁 1290285 •五、發明說明(5) 出=^因此,在本步驟中係判斷是否對每— =執行資料的寫入與讀取操作。 = 己憶單 否:當對目前位址(非為最後的= = 一貝才】的寫入與讀取操作,則接著回到步驟su'、早二完成 ^立+址之記憶單元執行資料的寫入與讀取摔作?下 〜,驟S14主要是在檢測所有資料是否可二驟 ,早兀與自記憶單元讀取,並且將有發生,姐利寫入記 單元標記(mark )起來,然後再 錯誤的記憶 關測試操作。 冉對正书的,單元執行相 接下來,依照位址順序對正常的記 作,並且判斷資料是否錯誤(步驟si 5 ' ―疋胃執行讀取操 步驟S1 6,否則跳到步驟S20。當_ 〇若一是,則執行 誤,接著判斷該錯誤為多位元(^ 1丨j心單元時發生錯 元(single-bit)錯誤(步驟Mg) 。錯誤或單位 則將對應之記憶單元標記起來(步驟^多位元錯誤, 一次如上文所述之寫入與讀取操二。,麸。接著再執行 若為單位元錯誤,則對該記憶單元=俊回到步驟S1 5。 測試並讀取之:以二 誤(步驟S18)。若發現可正常讀取資料5^否為讀取錯 暫時性的錯誤,而發生該暫時性錯π、竹表示該錯誤為 統本身的問題,或者是記憶單元因2的原因可能是測試系 所導致,表示該錯誤為讀取錯誤。彳、、=在雜訊(noise ) 所述之寫入與讀取操作,然後M f著再執行一次如上文 後姚到步驟S15。若仍無法正
0532-A40421TWF(nl);pt.ap-348;ALEXCHEN.ptd 1290285 .五、發明說明(6) 巧取資料’則接著判斷該錯 ,步㈣9 )。資料在寫入到DRAM的1;己式;^或硬式錯誤 或了來表示,如上文所述,當係以,|〇" 几中的電容時,可能導立 =擊到把憶單 舉例來說,若雷;Τ摊—八肀表不為1的資料變為” 〇,,。 α粒子撞擊到電容時,電荷量將二ν、Λ 2當 存狀態改變為"〇"。因此,當寫:上,:失而使得電荷儲 料為·· r時,即表干恭 ”、、勺貝料為f 〇 ”而讀出的資 的成因如前文所述,在此不再予以#式錯^或硬式錯誤 丨判斷操作後,接著再執行一次如所:士步:S19的 作,然後跳到步驟31 5。 斤逃之寫入與讀取操 接下來,當頃取目前之記恃、 S15 ),則接著判斷是否已讀取〜完對應所發生錯誤(步驟 元中的資料(步驟S2〇 )。若是,則:y有位址之記憶單 到步驟S15繼續讀取下一位址 恃?仃步驟S21 ’否則回 有位址的記憶單元,則接著判斷上^JV若6讀取完所 間是否超過一預設時間(如1〇〇〇小^,流程所花費的時 是,則回到步驟S11,以對下—,户触(步驟S21 )。若 〜步驟821相同的測試流程,否;傷執行與步驟S11 1下-位址順序的記憶單元。、]回到步驟S15 ’繼續讀取 根據上文所述,除了硬式伊
在執行軟式錯誤率測試的過程中,人式錯誤以外,DRAM 發生錯誤(如DRAM本身内部的讀取二=會因為其它問題而 製造過程中需對DRAM進行更多的於:决,以致於在生產 檢查,導致製造效率變低
0532-A40421TWF(nl);pt.ap-348;ALEXCHEN.ptd 第11頁 1290285 五、發明說明(8) ^三使用於測試流程中之測 確貫地將有問題的記憶單元办為嚴可,其目的在於 檢測軟式錯誤流程的效率。::广f來,:提高在後述 憶單元標記起來,鈇後爯斟 :有發生讀寫錯誤的記 操作。 後再對正常的記憶單元執行相關測試 接下來,再次對記愔雜% 作,並且根據相關測試= :執行讀取操 (步驟S35 )。若是,目,丨批一疋否有功此性的錯誤發生 S37。功能性的錯誤❹f行步驟S36,否則執行步驟 i Hg . θ —夺曰§己憶體設備内部功能1當的門 Μ。例如,將資料存入 Μ 1力月I、吊的問 資料即揮發掉。或者Η、a, t體汉備後,經過一段時間後該 導致發生的錯豸。同J二式系統本身的問題或外在雜訊所 來(步驟S36 ),缺德π的’將該功能性的錯誤狀況記錄下 作(步驟S37)。若9 所有位址之記憶單元完成讀取操 S35。步驟S37係判斷"V不則執行步驟S38 ’否則回到步驟 資料的讀取操作,當=對每一位址之記憶單兀完成執行 取操作,則接著執行步驟§有38位址之記憶單元完成資料的讀 .作,並且舻赭* :位址順序對正常的記憶單元執行讀取操 )。若是,則執行丄i tcT判斷資料是否錯誤(步驟S38 憶單元時發生錯誤,,否則跳到步驟⑷。#讀取記 (-Ui-bit)錯誤或接單者,斷該錯誤為多位元r S39)。若為多位元钭ί位元(Single~bit)錯誤(步驟 9辦,則將對應之記憶單元標記起來
0532-A40421TWF(nl);pt.ap-348;ALEXCHEN.ptd 第13頁 1290285 --- ,五、發明說明(9) (步驟S40)。接著再執行一次如上文所述之寫入與讀取 操作,然後回到步驟S38。若為單位元錯誤,則對該記憶 早元再次執行邊際測試並讀取之,以判斷該錯誤是否為讀 取錯誤(步驟S41)。若發現可正常讀取資料,表示該錯 =為暫時性的錯誤,而發生該暫時性錯誤的原因可能是測 $糸統本身,題^或者是記憶單元因為外在雜訊所導 ,表不該錯块為讀取錯誤。接著再執行一次如上文所述 之寫入與讀取操作,然後回到步驟S38 F再予)以瞽十Λ牛式錯誤的成因如前文所述,在此不 :头述、:,成步驟S42的判斷操作後,接著再執行- 接下來,當讀取目前之tL;回到步屬。 S38),則接著判斷是否已讀:早:時未發生錯誤(步驟 元中的資料(步驟S43 )。若g ^應所有位址之記憶單 到步驟S38繼續讀取下一位址=^,行步驟S44,否則回 有位址的記憶單元,則接著判思、單元。若已讀取完所 間是否超過一預設時間(如〗〇〇〇 ,測試流程所花費的時 是,則回到步驟S31,以對下一士立0$ )(步驟S44 )。若 〜步驟S44相同的測試流程,=憶體設備執行與步驟S31 下一位址順序的記憶單元。 、回到步驟S38,繼續讀取 利用本發明實施例之系統軟 可預先發現除了軟式錯誤以外之^ =誤之樣本篩選的方法 錯誤或系統與設備錯誤)。如二它類型的錯誤(如硬式 來,將可提高製程效率 第14頁 0532-A40421TWF(nl);pt.ap-348;ALEXCHEN.ptd .1290285 • •五、發明說明(10) —且降低製造成本。 雖然本發明已以較佳實施例揭露如上,然其並非用以 限定本發明,任何熟習此技藝者,在不脫離本發明之精神 和範圍内,當可作各種之更動與潤飾,因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。
0532-A40421TWF(nl);pt.ap-348;ALEXCHEN.ptd 第 15 頁 ⑤

Claims (1)

1290285 六、申請專利範圍 測11士 4 ΐ系統敕式錯誤之樣本篩選的方法,1適用私 測试流程中,包括下列步驟·· 々次,、適用於一 (a) 提供一記憶體設 記憶單元對應一位址; 、匕祜複數圮k早兀且每一 (b) 依該等位址之順序對一一 讀取操作; °己L、早凡執订一寫入與 (c) 根據一第一測試條件,若在對一口 執行該寫入與讀取操作時沒有錯 :」己;隐單元 >對最後—記憶單元完成-寫人與讀取操作;j接者判斷是否 ,,H若*尚未對該最後記憶單元完成該寫入盥續取4。 (e)若H Λ行—寫人與讀取操作; f "亥最後吞己憶單元完成該寫入盥接跑ρ〜 ,該等位址之順序對該記憶體設備二:呆_乍’ 一讀取操作; 可 °己隱早疋執行 (f )根據一第二測試條件,若在對一 執行該讀取操作時沒有功能性的 目二之=單元 否對最後厂己憶單元完成一讀取操作:生則接者判斷是 (g) 若尚未對該最後記憶單元完成 ’續對下'記憶單元執行-寫人與讀取操作'取#作’則繼 (h) 若已對該最後記憶單元完成該讀 等位址之順序對該記憶體設備之每一 ',則依該 操作; °己隐早疋執行一讀取 (1 )根據一第三測試條件,若在 執行該讀取操作時沒有錯誤發生,則引记單兀 无考刦斷是否對最後 1290285 .六、申請專利範圍 一記憶單元完成一寫入與讀取操作; 作,繼右:對未下對該f,記憶-單元完成該寫入與讀取操 ⑴若V 憶早70執行—讀取操作; 則接著二”最後記憶單元完成該寫入與讀取操作, 」者叫上述測試流程所花費的時以否超過〆預設時 則對記上述體則呈所花費的時間超過該預設時間’ (11〇若卜+ = 述(a)〜(k)之測試步驟;以及 .間,則繼綠對:測试流私所化費的時間未超過該預設時 2則1:對下-記憶單元執行一讀取操作。 筛選的二U利範圍第1項所述的系統軟式錯誤之樣本 七憶Ϊ更=根據該第-測試條件,若在對 則將該錯誤狀況:錄入與頃取操作時發生該錯誤, 筛選的方i i ^:I)項所述的系統軟式錯誤之樣本 該目前之記憶單元執行該讀若在對 决,則該功能性的錯誤狀況記錄起來。力^生的錯
0532-A4042nW(nl);pt.ap-348;ALEXCHEN.ptd 第18頁 ⑧ 1 締Λΐΐ請專利範圍第1項所述的系統軟式錯誤之樣太 師選的方法,其更包括下列步驟:入s决之樣本 (2)根據該第三測試條件,若 執行該讀取操作時發生錯誤判^ :,記憶單元 2 元錯誤或為一單位元錯誤;則接者娜錯誤為-多位 (⑵若該錯誤為該多位元錯誤,則將該記憶單元標記 1290285 六、申請專利範圍 起來;以及 (i 3 )若該錯誤為該單位元 〇 -邊際測試並讀取…當該二二:對該記憶單元執行 斷該錯誤為-軟式錯誤或-硬^ =為一讀取錯誤時,判 5 · —種儲存媒體,用以儲一 式包括複數程式碼,其用以栽 電月^程式’上述電腦程 上述電腦系統執行一種系統並且使得 該方法包括下列步驟: Λ錯佚之樣本篩選的方法, U)提供一記憶體設備,其 記憶單元對應一位址; 。括複數把憶皁元且每— (b)依該等位址之順序對每— 讀取操作; 0匕早疋執订一寫入與 (C)根據一第一測試條件,若在對一 執行該寫入與讀取操作時沒有錯誤發生,刖之/己憶早元 對最後一記情單元6成一耷 x 則接耆判斷是否 以、—成冩與讀取操作; (d)若尚未對該最後記憶單 作’則繼續對下一記憶單元執行一寫成:上入與讀取操 (e )若已對該最後記憶單元*成、官、喂喿作, 則依該等位址之# #哕$ γ /成 '"寫入與讀取操作, 一讀取操作;之順序…憶體設備之每-記憶單元執行 (f )根據一第二測試條件,若 執行該讀取操作時沒有功能性^'^記憶單元 否對最後-記憶單元完成-讀生’則接著判斷是 ⑷若尚未對該最後記憶翠元完成該讀取操作,則繼
0532-A40421W(nl);pt.ap.348;ALEXaiEN>ptd 第19頁
1290285 \六、申請專利範圍 續對下一記憶單元執行一寫入與讀取操作; (h) 若已對該最後記憶單元完成該讀取操作,則依該 β立址之順序對該記憶體設備之每一記憶單元執行一讀取 才呆作; 0 (i) 根據一第三測試條件,若在對一目前之記憶 一仃該讀取操作時沒有錯誤發生,則接著判斷是否對最後 一 §己憶單元完成一寫入與讀取操作; 心(j )右尚未對該最後記憶單元完成該寫入盥讀取摔 作,則繼續對下一記憶單元執行一讀取摔作/、靖取操 接者判斷上述測試流程所花費的時間是否超過一預設時 則針若上,測試流程所花費㈣間超過該預設時間, 貝J對下一^己憶體設備執行上述(a)〜(k)之測試步驟;以 間,貝::繼的時間未超過該預設時 J w己隐早70執行一讀取操作。 (rn护ϊ:ΐ專利範圍第5項所述的儲存媒體,其更包括 (c 1 )根據該第一測試條件, 义^ 匕括 _該寫入與讀取操作時發生哕二之記憶單元執行 ’來。 亥錯玦,則將該錯誤狀況記錄起 (f 1)7背ϋ專利乾圍第5項所述的儲存媒體,其更包括 C f 1)根據該第二測試條株,— ,、又a括 該讀取操作時發生該功能=對該目前之記憶單元執行 況記錄起來。 力“生的錯誤,則該功能性的錯誤狀 第20頁 0532-A40421TWF(nl);pt.ap-348;ALEXCHEN.ptd 1290285 六、申請專利範圍 8.如申請專利範圍第5項所述的儲存媒體,其更包括 下列步驟: (i 1 )根據該第三測試條件,若在對該目前之記憶單元 執行該讀取操作時發生錯誤,則接著判斷該錯誤為一多位 元錯誤或為一單位元錯誤; (i 2 )若該錯誤為該多位元錯誤,則將該記憶單元標記 起來;以及 (i 3 )若該錯誤為該單位元錯誤,則對該記憶單元執行 一邊際測試並讀取之,且當該錯誤非為一讀取錯誤時,判 ❿斷該錯誤為一軟式錯誤或一硬式錯誤。
0532-A40421TWF(nl);pt.ap-348;ALEXCHEN.ptd 第21頁
TW094128584A 2005-08-22 2005-08-22 Sample screening methods for system soft error rate evaluation TWI290285B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW094128584A TWI290285B (en) 2005-08-22 2005-08-22 Sample screening methods for system soft error rate evaluation
US11/389,132 US20070043983A1 (en) 2005-08-22 2006-03-27 Sample screening method for system soft error rate evaluation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW094128584A TWI290285B (en) 2005-08-22 2005-08-22 Sample screening methods for system soft error rate evaluation

Publications (2)

Publication Number Publication Date
TW200708938A TW200708938A (en) 2007-03-01
TWI290285B true TWI290285B (en) 2007-11-21

Family

ID=37768532

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094128584A TWI290285B (en) 2005-08-22 2005-08-22 Sample screening methods for system soft error rate evaluation

Country Status (2)

Country Link
US (1) US20070043983A1 (zh)
TW (1) TWI290285B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7844886B1 (en) 2006-05-16 2010-11-30 Altera Corporation Parallel processing error detection and location circuitry for configuration random-access memory
JP5939819B2 (ja) * 2012-01-31 2016-06-22 キヤノン株式会社 通信装置、通信装置の制御方法、通信システム、プログラム
US9600189B2 (en) 2014-06-11 2017-03-21 International Business Machines Corporation Bank-level fault management in a memory system
US9703630B2 (en) * 2015-06-08 2017-07-11 International Business Machines Corporation Selective error coding

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5422890A (en) * 1991-11-19 1995-06-06 Compaq Computer Corporation Method for dynamically measuring computer disk error rates
US6480982B1 (en) * 1999-06-04 2002-11-12 International Business Machines Corporation Computer RAM memory system with enhanced scrubbing and sparing
US6560725B1 (en) * 1999-06-18 2003-05-06 Madrone Solutions, Inc. Method for apparatus for tracking errors in a memory system
US7139942B2 (en) * 2003-07-21 2006-11-21 Sun Microsystems, Inc. Method and apparatus for memory redundancy and recovery from uncorrectable errors

Also Published As

Publication number Publication date
US20070043983A1 (en) 2007-02-22
TW200708938A (en) 2007-03-01

Similar Documents

Publication Publication Date Title
TWI220024B (en) Hierarchical built-in self-test for system-on-chip design
CN112331256B (zh) Dram测试方法、装置、可读存储介质及电子设备
US7707473B2 (en) Integrated testing apparatus, systems, and methods
US11461038B2 (en) Method, device and terminal for testing memory chip
CN112216339B (zh) Dram测试方法、装置、可读存储介质及电子设备
EP1132924A3 (en) Self-testing of magneto-resistive memory arrays
JP2009187214A (ja) 不良メモリを検出する電子機器、不良メモリ検出方法およびそのためのプログラム
KR20100031148A (ko) 누적 테스트를 위한 반도체 메모리 장치 및 이를 포함하는 시스템
TW446955B (en) The read/write memory with self-testing device and its associated test method
CN113035259A (zh) Dram测试方法、装置、可读存储介质及电子设备
CN109087681A (zh) 存储器设备、存储器系统和存储器设备的操作方法
CN108511029B (zh) 一种fpga中双端口sram阵列的内建自测和修复系统及其方法
TW559824B (en) System and method for assured built in self repair of memories
CN112466379B (zh) 存储器位映射关系确定方法、装置、处理器芯片及服务器
TWI290285B (en) Sample screening methods for system soft error rate evaluation
CN110956998B (zh) 一种存储器测试装置与系统
CN112349341B (zh) Lpddr测试方法、装置、可读存储介质及电子设备
CN106648969B (zh) 一种磁盘中损坏数据巡检方法及系统
CN102339648B (zh) 一种检错/纠错校验模块的检测方法及装置
US7747915B2 (en) System and method for improving the yield of integrated circuits containing memory
TWI847336B (zh) 測試裝置和其測試方法
CN118098334B (zh) 一种rram的故障测试方法
US11869612B2 (en) Device aware test for memory units
CN112802532A (zh) Dram测试方法、装置、可读存储介质及电子设备
TW588373B (en) Method of testing memory device