[go: up one dir, main page]

TWI289881B - Multilayer structure comprising a substrate and a layer of silicon and germanium deposited heteroepitaxially thereon, and a process for producing it - Google Patents

Multilayer structure comprising a substrate and a layer of silicon and germanium deposited heteroepitaxially thereon, and a process for producing it Download PDF

Info

Publication number
TWI289881B
TWI289881B TW94138355A TW94138355A TWI289881B TW I289881 B TWI289881 B TW I289881B TW 94138355 A TW94138355 A TW 94138355A TW 94138355 A TW94138355 A TW 94138355A TW I289881 B TWI289881 B TW I289881B
Authority
TW
Taiwan
Prior art keywords
layer
deposited
multilayer structure
sige
interfacial
Prior art date
Application number
TW94138355A
Other languages
English (en)
Inventor
Peter Storck
Original Assignee
Siltronic Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic Ag filed Critical Siltronic Ag
Application granted granted Critical
Publication of TWI289881B publication Critical patent/TWI289881B/zh

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Description

!289881 九、發明說明: 【發明所屬之技術領域】 - 本發明之標的為一多層結構,包括一基材及一異質磊晶沉積在 、 該基材上之矽與鍺層(siGe層)’該SiGe層之晶格常數與基材之晶 格常數不同。沉積在此類型之SiGe層上之石夕係呈雙軸應變的 (biaxially strained)。因為應變石夕中電荷載子之移動率高於未應變 矽,對利用應變矽提升開關速率之電子元件感興趣者日益增多。 φ 【先前技術】 由矽及鍺之混合物組成、鍺含量為20至50%且儘可能完全鬆弛 之SiGe層尤其適合用來沉積應變矽。因為SiGe層之晶格常數大 於碎之晶格常數儿積在此類型層上之梦晶格會擴大,製造' 應 變矽層。 通常,石夕亦被用作沉積在其上面之鬆弛(relaxed)SiGe層之基 材。因為晶格常數不同,成長之異質磊晶層本身於一開始即已應 變。應變現象在逾越一-臨界層厚度後消失,而形成差排 _ (dislocations)。參差差排傾向於在一沿該成長層之成長方向的平面 • 持續。然而,螺紋差排(threading dislocations)亦形成作為參差差排 (misfit dislocations)之延伸。該等螺紋差排沿SiGe層成長方向而延 伸,盡遠地達該層之表面。若沉積之SiGe層在簡單熱處理(退火) 期間係呈鬆弛的,此現象更為嚴重。螺紋差排應儘可能地加以避 免,因其通常於沉積在該SiGe層上之層内持續且使整合於此種類 型之層内的電子元件之功能中斷。螺紋差排之堆集特別有害。另 一有關SiGe層品質之重要參數為表面粗糙度,其應儘量低。參差 5 1289881 差排產生應力場且導致在SiGe層成長期間成長率之局部差異及最 終之表面形貌,此為已知之交叉排線表面形貌,其同樣移轉至沉 積在該SiGe層上之層。此種交叉排線之測量係表面均方根粗糙 度,例如用原子力顯微儀(AFM)測得者。 ’ 已有發展減少螺紋差排密度之策略。一種可能的選擇係逐步或 持續提升SiGe層中之鍺濃度。另一方法係沉積該SiGe層在另一 具有高濃度之點缺陷之層上。參差差排則傾向於形成閉差排環, 其通過高濃度點缺陷之區域而不延伸入面向SiGe層表面之螺紋差 ^ 排。仍可達到該基材表面之螺紋差排之密度係至少lxio7螺紋差排 /平方公分的數量級,所以對適合於製造電子元件之材料而言,該 密度仍然太高。US2004/0067644A1公開一種方法,該方法可將螺 紋差排密度減至lxl〇5螺紋差排/平方公分以下。該方法實質上包 括SiGe層表面之蝕刻,同時熱處理鬆弛SiGe層(蝕刻退火法)。此 方式有利之副作用係表面粗糙度亦可減少。 【發明内容】 φ 本發明之目的係提供一多層結構及製造該多層結構之簡單方 法,其中該結構表面具有低粗糙度、低螺紋差排之密度及低螺紋 差排堆集之密度。 " 【實施方式】 本發明之標的係一多層結構,包括一基材及一異質磊晶沉積在 該基材上之矽與鍺層(SiGe層),該SiGe層之組成為SiNxGex且其 晶格常數與矽之晶格常數不同,該多層結構包括一薄界面層,該 層係沉積在該SiGe層上且具有Sii_yGey之組成,該薄界面層侷限 6 .1289881 螺紋差排,及至少另一沉積在該界面層上之層 該多層結構表面不同之處,在於一特 紋差排之堆集、及低粗輪度。該多層*構之4螺紋差棑及螺 面層,其侷限與下方SiGe層之界面處切^徵為-料鍺之界 义〈螺紋差排。妹 相當少 之螺紋差排到達該界面層及沉積於其上 ° 〈孩至少另一層的表面。 本發明之標的亦為一製造多層結構之 ▲ 驟:提供^異縣晶沉積在—基材上方法包括以下步 夕,、鍺層(SiGe層),其組 成為Sii-xGex且其晶格常數與矽之晶袼當 ’、 Ο
㊆數不同;及沉積一薄界面 層於該SiGe層上,其組成為Sii-yGev,兮墙與r y成溥界面層侷限螺紋差排; 及沉積至少另一層於該界面層上。 該siGe層可為應變的或鬆弛的。該SiGe層亦可具有縣錯之 怪定濃度suexm内鍺濃度隨著該層厚度逐步或持續地 增加之層(遞級層)係較佳地,且層表面濃度為silxGex。該指數X 較佳為〇 · 2至〇 · 5之値。 較佳地,該SiGe層係位於作為基材之矽之表面上,特佳為位於 -石夕之半導體晶圓上或具-♦層及-其下方之氧化層之絕緣體二 覆矽(SOI)之層結構上。 依照本發明,-薄界面層係沉積在該siGe層上,此界面層偈限 在該SiGe層界面處之螺紋差排,所以相較於該SiGe層表面之螺 紋排差密度,該多層結構之表面上之此等螺紋差排密度係大幅地 減低。該多層結構表面上之螺紋差排密度(TDD)最多為ΐ 5χΐ〇:螺 紋差排坪方好,㈣為慨差排/平方衫。螺纹差 排堆集密度(PuD)較佳為最多丨公分/平方公分。該多層結構之表面 7 1289881 粗糙度較佳為最多2A均方根(1微米X1微米量測窗口)。界面層之 厚度以2至3G奈米為佳。如果界面層之厚度在較佳厚度範圍下限 值之下或上限值之上,則對界面層表面之粗棱度具有負面效應, 所以亦對多層結構表面具有負面效應。該界面層具有恆定組成 Sii_yGey ’其中指數y較佳與指數χ相同。 為 >儿積該界面層’該SiGe層係暴露於含有氫、鹵化氫化合物、 石夕化合物及錯化合物之氣態混合物。較佳在一遙晶反應器内完成 此項工作。氣態化合物之濃度係經設定使得組成SiwGey材料在選 ^ 定之壓力及溫度條件下發生淨沉積。較佳地,該沉積係在900至 1100 C間之溫度及大氣壓力下或較低之壓力下進行。沉積速率係 大於0奈米/分鐘且以最多50奈米/分鐘較佳。 合適之矽化合物包括SiH4及氯矽烷,其中以二氯矽烷較佳。合 適之鍺化合物為氯鍺烷及其烷基衍生物,及GeH4。以GeH4、GeCl4 及CHsGeCl3特佳。在該氣體氛圍中用作沉積界面層之矽化合物與 錯化合物之比率,係經設定以使生長之界面層具有所欲組成 φ Sll-yGey。於該氣體氛圍中,較佳之鹵化氫化合物為HC1。另一方 . 面’函化氮化合物與矽化合物及鍺化合物之比率較佳在100 : 1至 1 · 1之犯圍内。由於表面螺紋差排之低密度及界面層表面之低粗 糙度’其特別適於_—作為直接位於該界面層表面之另一層之 應、變矽層。雖然如此,尚可事先沉積一或多層其他層,舉例言之, #沉積該L夕層之前’可沉積—鬆弛之異質蠢晶層(具有怪定之 SiNzGez組成)在該界面層上作為緩衝層 ;於此情況下,指數z最好 推疋與&數y同値。該緩衝層之鬆弛度較佳係大於9〇%。該緩衝 8 1289881 層之厚度較佳為1至2微米。 比較實施例: 在單-晶圓磊晶反應器内減壓下處理矽基材晶圓,進行下述步 驟: • 第一步:反應器裝料 第二步··在1120QC溫度下,於氫存在下熱處理該基材晶圓(H2 烘培) 第三步:在800至900°C溫度下,沉積具有增加之鍺含量(0至 C 20%)之SiGe層(遞級層) 第四步:沉積具有恆定鍺含量20%及1微米厚之矽與鍺之緩衝 層(恒定組成層) 第五步··在700°C溫度下,沉積18奈米厚之應變矽層 第六步:自反應器卸載形成之多層結構 實施例: 與比較實施例相同類型之其他基材晶圓,如比較實施例在相同 φ 之反應器内處理之,但有一區別: 第一至三步:如比較實施例 第四步:藉由引進氯化氫、二氯矽烷及鍺烷之混合物,在1050QC 溫度下沉積一具有恆定鍺含量為20%之矽及鍺之界面層 第五至七步:與比較實施例第四至六步相同 檢驗形成之多層結構: 界面層之檢驗係用橫截面電子顯微儀(X-TEM)為之。第一圖明確 顯示遞級層(具差排網絡)與恆定組成層間之界面層。該界面層之厚 9 1289881 度约為2至3奈米。第二圖顯示如何在界面層内吸收來自 SiGe層之差排。该差排存在於該siGe層與該界面層間之邊界氐位 内且未進一步成長為緩衝層。,平面 界面層之沉積降低螺紋差排密度(TDD),尤其是此種差排之堆隹 密度(PixD),且亦降低均方根粗糙度,故可免除交插排線(c⑺木 結構。在沉積該介面層之期間,表面形態會因廣泛範圍内加工條 件之改變而受到影響。 、 比較實施例 ——---- 實施例 TDD/公分 4χ105 1.3χΐ〇4 PuD/公分a 18 1.0 RMS40微米χ40微米 6·5奈米 1.6奈米 RMS 1微米X 1微米 0.42奈米 0.14奈米 【圖式簡單說明】 第一圖顯示遞級層(具差排網絡)與恨定組成層間之界面層。界面 層之厚度約為2至3奈米。 第一圖顯示如何在界面層内吸收來自較低位SiGe層之差排。該 差排存在於该SiGe層與界面層間之邊界平面内並未進一步成長為 緩衝層。 【主要元件符號說明】

Claims (1)

1289881 十、申請專利範圍: 1. 一種多層結構,包括一基材及一異質磊晶沉積在該基材上之矽 與鍺層(SiGe層),該SiGe層之組成為SiNxGex且其晶格常數與 矽之晶格常數不同,該多層結構包括一薄界面層,其係沉積在 該SiGe層上且具有SiNyGey之組成,該薄界面層係具2至30 奈米之厚度且侷限螺紋差排(threading dislocations),該等差排 係存在於該SiGe層與該界面層間之邊界平面内;以及包括至少 另一沉積在該界面層上之層。 2. 如請求項1之多層結構,其中鍺濃度隨該SiGe層之厚度而增加。 3. 如請求項1或2之多層結構,其表面上之螺紋差排密度最多為 1.5χ104螺紋差排/平方公分。 4. 如請求項1或2之多層結構,其螺紋差排堆集之密度最多為1 公分/平方公分。 5. 如請求項1或2之多層結構,其表面粗糙度最多為2Arais(l微 米X1微米窗口)。 )6.如請求項1或2之多層結構,其包括一沉積在該界面層上之鬆 弛之異質磊晶緩衝層(具有組成Sii-xGex),及一沉積在該鬆弛之 異質磊晶緩衝層上之應變矽層(具有組成Si^Gez)。 7. 如請求項1或2之多層結構,其包括一沉積在該界面層上之應 變層。 8. —種製造多層結構之方法,包括以下步驟: 提供一異質磊晶沉積在一基材上之矽與鍺層(SiGe層),其組成 為Si^Gex且其晶格常數與矽之晶格常數不同;及藉由將該 11 1289881 SiGe層暴露於含有氫、一鹵化氫化合物、一矽化合物及一鍺化 合物之氣態混合物,以大於〇奈米/分鐘且最多50奈米/分鐘之 沉積速率沉積一具有Si i_yGey組成之薄界面層於該SiGe層上’ 該薄界面層係具2至30奈米之厚度且侷限螺紋差排;以及沉積 至少另一層於該界面層上。 9. 如請求項8之方法,其中該界面層係在900至1100°C間之溫度 下沉積。 10. 如請求項8或9之方法,其中該界面層係在大氣壓力或較低壓 力下沉積。 11. 如請求項8之方法,其中在沉積該界面層期間所使用之齒化氫 為HQ。 12. 如請求項8之方法,其中在沉積該界面層期間所使用之矽化合 物係二氯矽烷。 13. 如請求項8之方法,其中在沉積該界面層期間所使用之鍺化合 物係GeH4。 - )14.如請求項8之方法,其中該氣態混合物含有鹵化氫,且與該矽 化合物及該鍺化合物之體積比率為100 ·· 1至1 : 1。 15. 如請求項8或9之方法,其中該SiGe層係經提供為一鍺濃度 隨該SiGe層之厚度而增加之層。 16. 如請求項8或9之方法,其中一具有組成Si^Gez之鬆弛之異 質磊晶層係沉積在該界面層上,及一具Si^Gez組成之應變矽層 係沉積在該鬆弛之異質蠢晶層上。 17. 如請求項8或9之方法,其中一應變矽層係沉積在該界面層上。 12
TW94138355A 2004-11-04 2005-11-02 Multilayer structure comprising a substrate and a layer of silicon and germanium deposited heteroepitaxially thereon, and a process for producing it TWI289881B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10405330 2004-11-04

Publications (1)

Publication Number Publication Date
TWI289881B true TWI289881B (en) 2007-11-11

Family

ID=39295777

Family Applications (1)

Application Number Title Priority Date Filing Date
TW94138355A TWI289881B (en) 2004-11-04 2005-11-02 Multilayer structure comprising a substrate and a layer of silicon and germanium deposited heteroepitaxially thereon, and a process for producing it

Country Status (1)

Country Link
TW (1) TWI289881B (zh)

Similar Documents

Publication Publication Date Title
TWI398909B (zh) 具有異質磊晶層(heteroepitaxial layer)之半導體晶圓及製造該晶圓之方法
JP4486753B2 (ja) 単結晶シリコン基板上に単結晶ゲルマニウム層を得る方法およびそれにより得られた生成物
EP2251897B1 (en) A method for producing a wafer comprising a silicon single crystal substrate having a front and a back side and a layer of SiGe deposited on the front side
US7666799B2 (en) Epitaxial growth of relaxed silicon germanium layers
US20070128840A1 (en) Method of forming thin sgoi wafers with high relaxation and low stacking fault defect density
JP2012033944A (ja) シリコンゲルマニウムの、平坦化及び欠陥密度を減少させる方法
US20100019278A1 (en) Multilayer Structure Comprising A Substrate and A Layer Of Silicon and Germanium Deposited Heteroepitaxially Thereon, and A Process For Producing It
JP7775969B2 (ja) 炭化ケイ素半導体エピタキシャル基板
JP2013069983A (ja) 窒化物半導体層を成長させるためのバッファ層構造を有する基板の製造方法
CN1638133B (zh) 半导体基片及其制造方法
TWI459443B (zh) Semiconductor substrate manufacturing method
TWI237908B (en) A method for manufacturing a strained Si having few threading dislocations
TW201145581A (en) Method for manufacturing epitaxial crystal substrate
Liu Growth Kinetics of Thin Film
TWI289881B (en) Multilayer structure comprising a substrate and a layer of silicon and germanium deposited heteroepitaxially thereon, and a process for producing it
KR102314020B1 (ko) 육방정계 질화붕소/그래핀 2차원 복합 소재 제조방법
JP4158607B2 (ja) 半導体基板の製造方法
Sammak et al. Ge-on-Si: Single-crystal selective epitaxial growth in a CVD reactor
Sharma et al. Controlling epitaxial GaAsxP1-x/Si1-yGey heterovalent interfaces
JP2002187797A (ja) Siエピタキシャルウェーハの製造方法及びSiエピタキシャルウェーハ
EP1608799A1 (en) Formation of thin semiconductor layers by low-energy plasma enhanced chemical vapor deposition and semiconductor heterostructure devices
KR100712716B1 (ko) 스트레인드 실리콘 웨이퍼 및 그 제조 방법
Jiang et al. Epitaxy of diamond on Si (100) and surface-roughening-induced crystal misorientation
Ibrahim et al. Thermal stabilization of porous silicon: A key step for high-quality SiGe epitaxy
KR20140100121A (ko) 에피택셜 웨이퍼 및 그 제조 방법

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent