TWI288975B - A method and system for forming a feature in a high-k layer - Google Patents

Description

1288975 九、發明說明： 【發明所屬之技術領域】 之之處理，更精確地係關於形成於基板上 同）丨電带數層中之特破部的形成方法與系統。 【先前技術】 深-欠^導^業^，子裝⑽最小特徵部尺寸正逐漸接近 ====懈她贈繼的介電材亦 ΐί ϋ漏來取代叫及⑽外’及麵G.1微米之互補 面層 及 Ak〜25) ^ 〜8〇)、&導25)、Al2〇3(k〜9)、H_(k〜4切 將整合至閘極堆疊需要位於基板表面處之介電界 子佑始層允許源極/汲極區域之矽化反應，及降低離 自身的特i :，植至基㈣風險。由於高介電常數材料 料。然而，刻處理以移除高介電常數材 成不好的裝置i會導致基板材料自身的移除，造 1288975 制住高介電常數層之過 高介電常數材料中之特徵 明人已證實··具有形成於 的問題。 、破置仍可能遭受可靠度及/或操作上 【發明内容】 之改^成ίίίϋ的為提供—種在高介電常數層中之特徵部 電子目的騎供具有Μ之操作及/或可靠度特性之 r 基板之電漿處理期間，減少二ϋ形成有南介電常數層之 施例，於異向性電漿處理期間成jgiUU發明之實 靜電電荷，可減少形成氧化物界&在負 層之餘刻輪靡並降低基板之氧化a 了改善⑹，電私數 括樣巾，高介電常數層之賴處理方法包 高介電常ίίδ=ίίΐΙΐ基板支座上，該基板上形成有一 =吊数I及在處理至中產生電襞，以藉此將 二iff漿。施加射頻功率至基板支座’且射頻功率且有降低 位於高介電常數層間之氧化物界面層之形成速ΐ的、ί性 括.實施祕中，_堆疊之電漿處理方法包 ，已3一基板之閘極堆疊設置在處理室中之基板支座上， 上戦有—界面層，該界面層上形成有—高介電常數層， 介電常數^上形成有—圖案化·電極層；以及在處^室 中產生電漿，以藉此在異向性侧製程巾將該高介電常數声 =電f :施加射頻功率至基板支座，且射頻功率具有降低‘於‘ 基板與鄰近該閘極堆疊之高介電常數層間之氧化物界面層之形成 速率的特性。 夕 /依據本發明之另一實施態樣，一種半導體裝置包括··一基 一形成於該基板上之界面層；及一形成於該界面層上之高介電常 1288975 J層二：,刻特徵部係形成於該高介電常數層中並 板’因此疋義出無該界面層或該高介電f數 中 j 面’及具有該界面層及該高介電常數層堆疊;⑵ 面。It基板表面與該第二基板表面實質上為 依據本發明的另一實施態樣’一 3成^基板，界賴；及—職_界面 你a ra a/·刻特彳玫部係形成於該高介電常數層中並延伸至兮某 Ϊ化板上形成包含該界面層、該高介電常數層及二ί 亥同；丨電吊數層上。位在該閘極堆疊下方的第__Α柘矣^豳抑、。 該閘極堆疊之第二基板表面實質上為共平^基板表面與鄰近 一开另—實施態樣中，—種半物裝置包括：-基板、 數乂二的界面層；及—形成於該界面層上的高介電常 板^因而在於該高介電f數層巾並延伸至該基 Ϊ高Γΐίϊίί閘f堆疊，其中該圖案化閘極電極層係形成於 【實施方式曰】 閘極堆豐之侧輪聽有縮小的鳥嘴輪廓。 之示出依據本發明之實施例之包含高介電常數層 後if剖面圖°圖1A顯示出異向性電裝钮刻處理 ίϊ極if部之部綠成之閘極堆疊。示範性之 界面層Γ〇4、高^電f數原域1及極區域114之基板搬、 罩> 110及来阳展” 9數層6、間極電極層108、抗反射層/硬遮 沒^域114，以曰界定出开於基板之源極區域113及 100之下66其故出閘極堆豐100。如圖1A所示，閘極堆疊 面，且將面實f上與侧輯之基絲面為共平 二i 例如基板102可包括砍、錯、爾或 之石夕基板。石夕1板可為=例¥基板102可含有蟲晶石夕或多晶石夕 為或P型，鈿賴所形成之裝置型式。基板 1288975 =可為任何尺寸，例如200mm基板、3〇〇mm基板或甚至更大的 基板。 104可為氧化物層(如⑽2)、氮化物層(如卿 物^咖Sl〇XNy>含有石夕基板之積體電路通常使用卿 層，其具紐糾職触包括高電子遷移率及 対高介tf數層戦於峨及/或 Si〇xNy界面層之閘極堆疊，僅須要界面層厚度約為$〜川入。 例如高介電常數層娜可包括τ 〇 」為4ϋΑ例如，圖1A之閘極電極声 了為4雜夕晶矽。形成所想要尺寸之飿 之技術者已廣為習知。 擇對於絲微影及電漿姓刻 份完所顯示之侧特徵部之部 101包括金屬^雷所顯示之材料層外’閘極堆疊 Γ 通、TaSiN、咖、Η驗、、ϋ 板電阻之降低、較好的可#度^日乏效應的消除、薄 佳的熱穩定性。 又在先進咼介電常數層之可能較 成。5之電浆_室來形 射頻源，及附加至基板支叙夾電極^成電漿之 ，述，調整基板射頻功f③系統。如 常數材料所形成之特徵= 特性。因此’本發明者深 f置仍然會顯不出不良的 x月者，认研㈣介電常數_堆4結構之^ 1288975 處理，以改善於高介電常數層之特徵部的形成。 圖2A至2C顯示出高介電常數層電装處 層之形成的概要橫剖面示意圖。圖2八顯示出含J =物J面 層204、高介電常數層206及圖案化間極電2^反_2^ "面 堆疊200。在實施離子佈植處理之前，須^ ^十、閘極 ^除=介電常數層2G6,以減輕從高介電常數層'2〇6之: ，至基板202之源極/没極區域的風險。然❿ 里^ ^ 兩介電常數層206及終止在界面層綱或基；^ =性_ 時’相對於界面層撕(如陶及基板 2〇6(如Hf02)的低電祕刻選擇性會是個 $ ，石夕界面層204的案例，高介電常數層^之==== f 10己之源極/汲極區域212的氧化矽及矽;： 或破壞半導體裝置的功能。 里秒I牙、因而知傷 藉由賴2K)之高介電常數層观之等向 ^略性鹵素氣體之使用，其通式為取、&、QXz或具= =為鹵素。在反應性侧處理中，含_素氣體會和高 ^^起，學反應，但相對於界面層綱或基板2()2之^ = 電讀層206之餘刻則具有很低的選擇性齒子 =，r除== 傷底下基板202的風險。純侧處理的立即中止^^ 而④電漿調整/薄化處理可使絲板支座上之射頻功率，々 二匕侧情況下，來輔助從源極/汲極區域21移 =層206。更精確地，在未完全移除高介電常數層 處，可使祕子_來部份移除及/或輕高 ， 一貫施例之中，電討包含反應性減如册《HC1H^ 9 1288975 ，。在另一實施例，電漿可僅僅包含化學惰性氣體物種，在電装 環境中其對高介電常數層206為非反應性，但其中離子具有足夠 的能量，以有效地分裂及/或薄化高介電常數層2〇6，使^旱後續之 濕式蝕刻處理可有效率地移除分裂(調整)之高介電常數層2〇6。、例 如’惰性氣體可包含貴重氣體氮、氖、氬、氪及氡。 電漿調整/薄化處理對高介電常數層206的確切效應目前未 知，且視電漿處理中所使用之氣體而定。然而，電漿處理會增加 J介，常數層206之非晶質含量，且可能打斷化學鍵因而i‘高 介電常數層206之原子碎片。縣處理期間，高介電常數層之g 子結構的分裂可允許濕式蝕刻化學劑的更多選擇，相對於土面g 204及基板202 ’其對高介電常數層206有更高的蝕刻選擇性，因 界面射止姓刻的能力。例士口，後續的濕式_處理使 ，夂，〇4)或氫氟酸溶液(HF㈣），造*由基板2〇2之調 之南；丨電常數層206及界面層204之選擇性移除。 數房處理，電漿調整/薄化處理_，當未橫過高介電常 Π 能發生於基板202之下的損傷會減小。然而，』 底°^^ Ξίΐ ’便會橫過高介電常數層施，造成基板202 確至if基板支座之射頻偏壓以控制此薄化步驟。更精 Q 較呵的射頻功率可提供較大的離子撞擊，i ===揮發性之高介電常數層是有利的。因ί，； 刻。铁而、上射頻功率’來控制高介電常數層之過敍 亥J ^同上所指出，裝置問題依然存在。 移除圖^自略=^出11由賴處理之高介電常數層施之部份 極區域212完全移除高介電常數 高介電常數層206的^=疊堆體200的邊緣可觀察到 層204厚度的增加在某種面層204厚度的增加。界面 化形成氧化石夕)。此外，取由於基板202的氧化(如石夕的氧 戈夕之氣化石夕佔據比矽消耗更多的體積， 1288975 也是層厚度的增加。如圖2B之概略顯示，自 =fit移除高介電常數層206之前，發生界面層204之 厚度增加(膨脹）。 在严2B，在閘極堆疊200的邊、緣，界面層2〇4厚度的增加稱 Ϊ鳥的形成對長通道電阻的魏特性無影嚮 时’鳥“P會嚴重4短通道長度之電阻及其它裝置。例如，由 層厚^增有效氧化物厚度增加會導致通道之問極控 二Ξ二明者認為對於深次微米之互補式金屬-氧化 Λ /it f%’_層2G4的厚度控制是重要的。圖 m1源極及極區*212完全移除高介電常數層2〇6及界面 疊2GG。如上述，可用反應性電漿侧或電漿調 t 後之濕式處理步驟，來實施高介電常數層2〇6之 所Λ，經處理之雜堆疊篇包含具有逐漸變細區 =2〇6α之侧兩介電常數層施、具有鳥嘴純之界面層綱及 或212 ’其中自基板202移除材料。儘管使用上述之 —石上控!!蝕刻選擇性，自基板之材料移除還是發生。更精 Hif為雜基板材_移較由於氧化物膨脹過程 恰當地控制蝕刻處理來移除膨脹氧化物層，其最終 ϊ置基板材料的移除。圖2c·示之問題會降低 ^敕/ϊϋ或可#度特性，且可存在於高溫反應電漿餘刻及電漿 凋整/薄化處理之隨後濕式處理。 範例··使用氬氣電漿之Hf〇2高介電常數層之電漿處理 i及況顯示出閑極堆疊電漿處理之後，閘極堆疊之電子 在^ ^像。閘極堆疊包含56A厚的腦2高介電常數層256，位 金屬ί 之5入厚之si〇xNy界面層254。閘極堆疊更包含™ 略顯示之i容極層施。曝露閘極堆疊至如圖5所概 的私#電式耦合電漿處理系統之氬氣電漿。控制在基板之上 古1ΪΪ率，來控制如上所討論之高介電常數層之薄化。在Hf02 ° '萇數層之黾漿调整/薄化256a之後，在閘極堆叠邊緣之源極 1288975 及介 f2= 常數層2S6之際，Hf〇2高介電常口此==分移除聊2高介電 厚度從5A增加至12A。圖2D JUU使界面層254的 ^. i 262 4^4；^ 252 ^ 透疊之電漿處理及濕式處理後之.堆疊的穿 透式電子顯微鏡影像。圖2Ε顯示出 :3 = 縮小侧輪# 256b之圖案化高介電常數層Β 源極/汲極區域262之石夕材料的移除。 土 處理ί in解到·在形成於基板上之高介電常數層之電漿 因此，，面層之厚度增加最小化來減輕上述問題。 將界面声二係朝向於高介電常數層之電漿處理期間、 f處《Ρΐΐίίΐ明之貫細，藉域擇在高介電常數層之電 二處，ί低界面層及基板之電場增強氧化之電漿處理參 數，則可減少界面層厚度之增加。 ^ f 3Α及3Β概要地顯示出在高介電常數層之電漿處理期間、 =化物界面層的電場增強形成。使用接地的基板352，曝露高介電 吊數層356至電漿環境36〇，致使在高介電常數層356表面上電子 358 ^累積，以形成淨負靜電荷。高介電常數層356的表面電荷是 ί於電常數層356之類似電容的結果，其中接地的基板352 疋電的一端電極，而高介電常數層356之負電荷的表面則為 f二端，極。或者，使用與接地電位之電氣隔離之基板352,曝露 高介電常數層358至電漿環境360，也可導致在高介常數層3/6 ，面上電子358之累積，以形成淨負靜電荷。在不正確考量上述 電容效應之下，假如施加射頻偏壓至基板，當圖3A及3B之基板 12 1288975 為接地時，在高介常數層之上也會形成負電荷。 #本發明者已證實高介電常數層356於電漿處理期間，由表面 J荷所引起之強大電場可從高介電常數層啊如Hf。應 :取=離子至底下的界面層354及基板352。這形成/了圖3“ 面層355，其比顯示於圖3A之界面層3 成了以上所討論之問題。 子仏 於電= 里编f出依據本發明之實例，高介電常數層 實S 至物界面層形成之方法。依據本發明之 3B之接^之射頻電源362而非顯示於圖3A及 >離子盘高介^頻功率，藉由增加來自電漿36〇之正 356之矣二_童，可有效地降低在高介電常數声 偏壓功率來進而降低高介電常適當的射頻 t^r：friit；!^i 電子“的常電f層3-表面之 «(顯示出依本發明二 圖。如圖所示，界面層357彳 電吊數、Μ冓之概略示意 層356表面之電子358之累_曰，二欠口射頻功率以減少高介電常數 氧化。再者，所減少的氧化可。:低界:層354及基板356之 如此處所使用的，在不考慮〃車」；1 $輪廓的改善蝕刻輪廓。 下，相對於所形成之餘刻“ r = 數材料上電子的累積 縮小鳥嘴之高介電常數結構的“以U廓意指不具鳥嘴或 於界面層之下的基板表面 / j。再者’減少氧化使得位 平面。如此處所使用的，在域内之基板表面是共 的累積下，實質上共平面是介電常數材料上電子 疋子曰比所形成的特徵部還要共平面。 13 1288975 參照圖2B及2C，本發明之實施例可減少界面層2〇4及基板 202的電場引起氧化，因而減少鳥嘴2〇乜之形成，減少逐漸變小

之蝕刻輪廓206a，及減少從基板202之源極/汲極區域212之材料 的移除。 T 基板於電漿處理期間，施加射頻功率至基板的可能缺點為， 相對於在下面的界面層及基板，降低了高介電常數層之蝕刻選擇 性。然而，在一實施例，添加少量的氮氣至處理氣體可提昇界面 層之氮化及增加蝕刻選擇性。 本發明貫施例可應用至包含處理氣體之處理電漿，其中該處 ，氣？包f惰性5體、反應性氣體或二者。惰性氣體可包含氦、 氖、氬、氪、或氤或其中二者或二者以上之組合；反應性氣體可 ^ HX(^ x= a > >^) ^ X2(X=a^>^) ^ CxXz(X= i > CxHyXz(X=： 齒素)或二者或以上之組合；處理氣體可再包含氫氧；含惰性氣體 ，反氣體之處理氣體可例如包括氯化氫+氬氣、溴化氫+氬 氣、氯氣+氫氣+氬氣、或四氟化碳+氧氣+氬氣。 圖5顯不依據本發明一實施例之電漿處理系統。電漿處理 統1是用於促進位在處理室1〇之處理區域45之電漿的產生。^ 漿，理系、统1更包括：-基板支座2〇，其中待處理基板25係固定 通入·處理室K);以及真空泵齡統5Q。氣體注人系^ 42 許自異地氣體源將處理氣體42輸送至處理室10之獨立控制。 經由氣體注H統引麟離化之處理氣體42，且調 力。處理氣體的流量速率約介於10至5000 sccm，或者約 至1000 seem，及或者約介50至5〇〇 sccm。例如，處理室的 可約介於1至200 mTorr，或者約介於5至1〇〇她订，或 於10/至50 mTo,。使用控制器55來控制真空系浦系统Μ及氣ς =糸統4〇。藉由(機械式)基板傳送系統之溝槽閥(未顯示)及室ΐί ，(未顯不），來將基板25傳送至處理室1〇，其中藉由藏置在基 支座2〇内部之基板頂針(未顯示)來接收，並用其内部之裝置以機 14 1288975 械式移動基板。一旦基板傳送系統接收到基板25，便下降至基板 支座20的上表面。 土 在另-實施例，藉由靜電夾钳(未顯示），將基板25固定至基 ^反支座2〇。再者，基板支座20更包含冷卻系、统，其包含再 =1，其接收來自基板支座2〇的熱量，並將熱量傳送至敎交換ί 顯示）’或在加熱時，自熱交⑽、統傳送熱。再者，^送氣體 ¥。當基板需要將溫度控制於較高或較低溫度下時，可使用 =統。=，當基板溫度超過穩態溫度時，基板的溫度控制便有 ir ^穩態溫度係由於自電漿傳送至基板25之熱通量與藉由 基才f 25移除至基板支座20之熱通量間的平衡所致。曰在 係支式力如件_加熱器/冷卻器 為之Τϊ者施力r至上板電極70之射頻功率介於⑽ 1000 w 〇 100 源’以施加射頻功率至基板支座2〇而ί吏基板25 :更=射頻 :::zrr^：5 :至^支座2。的:2 此μ 貝座生為72及阻抗匹配網路儀74，⑴处也丨从， 頻功率至上板電極7〇。扁 # =/4以控制施加射 至基板支座20 在另一貫施例，以多重頻率施加射頻功率 15 1288975 理區Ξΐ參，H ’透過氣體注入系統40 ’引進處理_42至處 广1(夫菊_彳鐵1，入糸統40可包括淋浴頭，其中透過氣體注入空 (未顯示)及多孔淋浴頭紐注入板，自氣 r ί;淋 。在-實施 高達ίί=:更=====

^*4^1.-Λ **； mT0IT >〇〇;τ：) ^ 產生足及輸入/輸料’其能夠 如之輸出的控制Ϊί至^=5巧=來自電漿處理 3〇、阻抗匹配網路32、射頻=哭m5 _合至射頻產生器 人系統40、電漿監測系統57=:72浦罔路％、氣體注 依據所儲存的製程處方，與其交換訊息。 器所販售德位訊號處偉州達拉斯之德州儀 漿環:包括光學放射光譜學系統，以量測電 電漿密度。電&、列李轉%7電裝診斷系統如Langmuir探針來量測 刻處‘狀ί茲:來決絲 系㈣可包括微波及/或射頻致性。或者，電聚監測 處理ϋ ^包Λ施例的電裝處理系統2。電漿 場系統60，以可能地增加電漿褒' 包式旋轉直流磁 J，合控制器55至旋轉磁;; 16 1288975 圖7顯示出依據本發明另一實施例 將 為^3 56 ^ f 之典型頻率係從Ο.1至100 MHz，且可 MHz ^ 13,6 ΜΗζ ^1 ^ 3〇 ;約綱W得❹卜，=介於$約1〇 J應線圈80與電襞間的電容式耦合弟來:低 ^生㈣及阻抗隨_，_絲iiii圈St 依據本發明之實施例，施加至圖5至 =率可加以選擇’以降低高介電常數材料之負頻 P牛低上述所討論之界面層的膨脹。基 的瑞^ : ’，而 疋。此外’應了解：圖5至圖7中所描 厂^1果予以决 範性目的，因為可利用特定硬體的許為示 的處二=2;改變對於熟習此項技②易二 依據本發明—實施例之高介電常數層之電將;^古 吊數層形成於其上之基板。處理室包括射頻電ΐ ，電 以供給動力至支撐基板之基板支座，處理室原，用 t所討論之處理室其中之-。在804時，於處王里6 =至圖7 高介電常數層曝露於電漿。在8〇6，施頻| J漿，將 層，射頻源所提供之射頻功率，以電’ 層之氧化物界面層的形成。步驟_可包處^ 電吊數 率至基板，其中正常不會施加射頻功率；間^射頻功 在施峨功率至基板以控制糊之處理，為了降=面： 17 1288975 常數層，部份地移除高介電 電黎處伽高』性 之另一實施例，電漿處理可包括電赞情 a。在本㈣ 處理以移_餘之高介„=1游/錢處理麟後之濕式 高介電常數層之賴侧 曝露厚之Hf〇2高介電常數層之閘極堆疊 二於3溴化虱蝕刻氣體之電漿，其中該Hf〇2 = 氣界面 =上方。處理條件包括400 s_之^、化氫 ，”功率，可;!ςί、ί移上提供 存在。因此，太安癸昍去价妯2，…、、而，界面層的膨脹仍然 脹的射頻功率。φ"康3明選擇可進一步減少氧化物膨 20〇αΓ 蘭巾，卿_㈣麵麵W減少至 基f支座的射頻功率從4。W增加至5請 問極ίί發=實施例，於閘極堆疊之電料理後之 面屑^ _且〜像。如圖所不，此不範性方法顯著地降低了界 ΗίΊ虫刻幹廊Γ及乎無錐狀励2層256之更平直的 F丄取小界層254之膨脹。也如圖所示，在蝕刻 椒舰靖辦可介於約 了勺5〇ow之間’或者’施加至基板支座的射頻功率可

^ 1= W之間。例如，達到良好Hf〇2餘刻輪廉及最小界面 Θ成長所f之紐核射頻辨可例如隨HfG 異，-纽變躲在倾觸‘ίί 18 1288975 瞭r鑑，ϊϋί"!击本發明的諸多修改及改變是可能的。因此須 3實=3請專利範圍之轉内’可以此處所特定描述以外 【圖式簡單說明】 在隨附圖式中： 顯祕據本發明—實_之包含高介電常數層之 閘極堆s的概略橫剖面圖； 及2C顯示在高介電f數層之電漿處理期間、形成氧化 物界面層之概略橫剖面圖； ^ 圖

式電子 圖3A及3B概略地顯示在高介電常數層之電漿處理期間、 化物界面層之電場增強形成； 圖4A及4B概略地顯示依據本發明一實施例、在高介電常數 層之電聚處理期間將氧化物界面層之形成最小化的方法； 圖5顯示依據本發明一實施例之電漿處理系統； 圖6顯示依據本發明另一實施例之電漿處理系統； 圖7顯示依據本發明又另一實施例之電漿處理系統； 圖8顯示依據本發明一實施例之高介電常數層之電漿處理方 法的流程圖；及 圖9顯示依據本發明一實施例，於閘極堆疊之電聚處理後之 閘極堆疊的穿透式電子顯微（ΊΈΜ)影像。 【主要元件符號說明】 1:電漿處理系統 2:電漿處理系統 3:電漿處理系統 10:處理室 20:基板支座 25:基板 19 30:射頻產生器 32:阻抗匹配網路 40:氣體注入糸統 42:處理氣體 45:處理區域 50:真空泵浦系統 55:控制器 57:電漿監測系統 60:旋轉磁場系統 70:上板電極 72:射頻產生器 74:阻抗匹配網路 80:感應線圈 82:射頻產生器 84:阻抗匹配網路 100:閘極堆疊 101:閘極堆疊 102:基板 104:界面層 106:高介電常數層 107:金屬閘極電極層 108:閘極電極層 110:抗反射層 112:光阻層 113:源極區域 114:汲極區域 200:閘極堆疊 202:基板 204:界面層 1288975 204a:鳥嘴 206:高介電常數層 206a:逐漸變小部位 208:圖案化閘極電極層 210:電漿 212:源極/汲極區域 252:矽基板 254:SiOxNy 界面層 254a:氧化物界面層 256:Hf02高介電常數層 256a:Hf02高介電常數層 256b:逐漸變小餘刻輪廓 258:氮化鈦金屬電極層 260:多晶矽電極層 262:源極/没極區域 352:基板 354·.界面層 355:界面層 356:高介電子常數層

357:界面層 358:電子 360:電漿環境 362:射頻電源 800:高介電常數層之電漿處理方法 =核理室巾之基板支座上，設置具有高介電魏層形成於 其上之基板 在處理室中產生電漿，以將高介電常數層曝露於 8〇6··施加射頻神至基板支座，_辨 高介電常數層間之氧化物界面層之形成速率的特徵板與 21

Claims (1)

1288975 十、申請專利範圍： ^ 一種高介電常數層的電漿處理方法，該方法包括· 美炫步驟，將—基缺置於處理室中之基板支座上，4 基板上形成有一高介電常數層； 上该 電漿產生步驟，於該處理室中產生電裝 蔣 數層曝露於電漿中；及 电水猎謂如介電常 ^頻功率施加步驟，施加射頻辨至該基板支座 在絲板與該高介ft數層此氧化物界面層= ϋ申請專利範’丨項之高介電t數層的 步驟包括設置於其上形成有—界面層的—基板，^ 该界面層上設置一高介電常數層。 在 3·如申請專利範圍第2項之高介電常數層 該界面層包括-氧化物層、-氮化物層或—氧^物^ ^ 以上之組奋。 4.如申請專利範圍第i項之高介電常數層的電漿處理方法，其中 該基板設置步驟包括設置具有一高介電常數層之該基板，該高介 電常數層包含 Ta205、Ti02、ΖΚ)2、Α12α3、Υ203、ϋί8ίΟχ、HfO2、 ZrSiOx、TaSi〇x、SrOx、SrSiOx、LaOx、LaSiOx、Υ〇χ 或 YSi〇x 或 其中二者或二者以上之組合。 ^如申請專利範圍第1項之高介電常數層的電漿處理方法，其中 该基板設置步驟包括設置一基板，該基板包含矽、鍺、矽/鍺或砷 化鎵或其中二者或二者以上之組合。 6·如申請專利範圍第丨項之高介電常數層的電漿處理方法，其中 22 1288975 該電漿產生步驟包括通入處理氣體至該處理室以產生電漿。 道㈣6項之高介料數層的賴處财法，其中 該處理氣體包括惰性氣體、反應性氣體或二者。 專利範圍第7項之高介電常數層的電浆處理方法，其中 ^性乳體包括氦、氖、氬、氪錢或其中二者或二者以上之組 合0 9.如申請專利範圍f 7項之高介電常數層 該體包括HC1、_、Cl2、Br2、CxXz或或以 一者或一者以上之組合。 如申請專利範圍第i項之高介電常數層的電裝處理方法， 该將該高介電常數祕露於賴，於異向性侧製針，至^ 份地移除該高介電常數層。 〇 11·如申明專利範圍第1項之南介電常數層的電製處理方法，盆 該電聚產生步驟包括透過阻抗匹配網路施加射頻神至電聚&之 上板電極。 、 12.如申請專利範圍第n項之高介電常數層的電漿處理方法，其 中施加至該上板雜的射麵率介於約1()画2與約顧ζ之 如申請專利範圍第11項之高介電常數層的電漿處理方法，盆 中施加至該上板的射頻功率介於約5G W與約5細w之間: H·如申請專利範圍第1項之高介電常數層的電漿處理方法，其中 23 1288975 生步驟包括透過阻抗匹配網路施加射頻功率至電漿源的 ϋ申請專利範圍第14項之高介電常數層的電漿處理方法，並 =射頻功率係自感應線圈經過介電質視窗而加以感應輕合至^ 之間。 it申?專利範圍第14項之高介電常數層的電漿處理方法，1 夕=口至該感應線圈的該射頻頻率介於約ο·1 MHz與、約1〇〇 Μΐϋ 1 中2 帛14項之高介電倾層㈣漿_方法，其 u。亥感應線圈的該射頻功率介於約卿與1〇，_ w之間。 ί8射ίΛί專娜㈣1項之高介電層㈣漿處财法，置中 施加介於約一與約一:間 猶理方法，其中 功率至該基板支ί 加介於約黯與約500W之間的射頻 =======娜法，其中 功率至該基板支座。 ，丨於約20W與約100W之間的射頻 21.如申請專利範圍第丨項之高 該電漿產生步驟包括施加射頻的t漿處理方法，其中 負力革至一方疋轉直流磁場電源。 24 1288975 22· —種閘極堆疊的電漿處理方法，包括： 閘極堆豐設置步驟，在處理室中的基板支座上，設置— 基板之閘極堆疊，該基板具有形成於基板上的界面層、 I 界面層上之高介電常數層及形成於該高介電常數層上之圖案化^ 極電極層； 刊 電漿士生步驟，在處理室中產生電襞，俾於異向性 中曝露該高介電常數層於該電漿；以及 χ壬 射頻功率施加步驟，施加射頻功率至該基板支座，該 率具有降低位紹亥知反與鄰近該閘極堆疊之該高介電常數二 氧化物界面層的形成速率之特性。 ㈢3之 23.如申明專利範圍帛22項之閘極堆疊的電漿處理方法，发 閘極堆疊設置步驟包括設置具有—界面層之基板，該界面^包^ 物層、一氮化物層、一氧氮化物層或其中二者或二者以上 24.如申請專利範圍帛22項之閘極堆疊的電裝處理方法 閘極堆豐設置步驟包括設置具有—高介電倾層之紐，該 電常數層包括 Ta205、Ti02、Ζι〇2、Αι2〇3、γ2〇3、HfSi〇x、Hf〇2、 H〇x =Sl〇、Sr〇x、SrSi〇x、La〇x、LaSi〇x、γ〇χ 或 γ 其中二者或二者以上之組合。 25·如申請專利範圍帛22項之電襞處理閘極堆疊的方法，豆中該 閘極堆疊，置步驟包括設置具有—閘極電極層之基板，該^極電 極層包含4，W、Al、TaN、TaSiN、HfN、HfSiN、TiN、TiSiN、 Re、Ru、或SiGe或其中二者或二者以上之組合。 26·如申請專利範圍帛22項之電漿處理閘極堆疊的方法，豆中該 閘極堆攸置步驟包置-基板，該基板包含⑦、鍺、破、/鍺或 25 1288975 砷化鎵或其二者或二者以上之組合。 27.如申請專利範圍第22項之電聚處理 閘極堆疊設置步驟包括設置具有一 ]f隹，的方法，其中該 争白.本®安/l·· 4士 ώϋ Ώ ―― _ 宜之基板’該閘極堆叠 28· —種半導體裝置，包括·· 基板； 形成於該基板上之界面層； 形成於該界面層上之高介電常數層，·及 形，於該高介電常數層中之侧特徵部，其 板’以藉此定義出無界面層或高介電常數層存^ 以J具面層及該高介電常數層 ：： 一基板表面實質上與該第二基板表面共平面。 ，、中该弟 29·如申請專利範圍第28項之半導體步罟，Αt 氧化物層、以置’其中稱面層包括- 組合。 虱化物層、一氧氮化物層或其中二者或二者以上之

層、圖案化硬遮草、圖案化先；:; 目第28項之半導體裝置，其巾該高介電常數層 τ m W 1〇2、Zr〇2、Al2〇3、1〇3、HfSi〇x、Hf〇2、ZrSi〇x、 J 1:、r x、SrSi〇x、La〇x、LaSi〇x、Y0X 或 YSi〇x 或其中二者 或二者以上之組合。 =·如申請專利範圍帛28項之半導體裝置，其中該基板包括石夕、 鍺、石夕/鍺或坤化鎵或其中二者或二者以上之組合。 32· —種半導體裝置，包括： 26 1288975 基板； 形成於該基板上之界面層； 形成於該界面層上之高介電常數層；及 形，於該高介電常數層中之蝕刻特徵部，其並延伸至該基 板，以藉此在該基板上形成一閘極堆疊，該閘極堆疊包含該界面 層、该南介電常數層及形成於該高介電常數層上之圖案化閘極電 極層，其中在該閘極堆疊下方的第一基板表面植質上與鄰近該閘 極堆璺之弟二基板表面共平面。 =·如申知專利範圍第32項之半導體裝置，其中該閘極電極層包 έ 多晶石夕、W、AL· TaN、TaSiN、HfN、HfSiN、TiN、TiSiN、Re、 Ru、或SiGe或其中二者或二者以上之組合。 專利範圍第32項之半導體裝置，更包括形成於該閘極 心案化抗反射塗佈層、_化硬遮罩、圖案化光阻 層或其中二者或二者以上之組合。 35· —種半導體裝置，包括： 基板； 形成於該基板上之界面層； 形成於該界面層上之高介電常數層；及 形，於該高介電常數層中之蝕刻特徵部，苴並延伸 板，以藉此在該基板上形成一閘極堆疊， 二、 以土 層、該高介電常數層及形錄該高介電該界面 極層，其中該閘極堆疊之關輪廓具有化閘極電 十一、圖式： 1百彳、的鳥嘴輪廓。 27