TWI288590B - Method of forming solder mask and circuit board with solder mask - Google Patents
Method of forming solder mask and circuit board with solder mask Download PDFInfo
- Publication number
- TWI288590B TWI288590B TW094138042A TW94138042A TWI288590B TW I288590 B TWI288590 B TW I288590B TW 094138042 A TW094138042 A TW 094138042A TW 94138042 A TW94138042 A TW 94138042A TW I288590 B TWI288590 B TW I288590B
- Authority
- TW
- Taiwan
- Prior art keywords
- solder resist
- resist layer
- layer
- region
- forming
- Prior art date
Links
- 229910000679 solder Inorganic materials 0.000 title claims abstract description 131
- 238000000034 method Methods 0.000 title claims abstract description 38
- 238000007641 inkjet printing Methods 0.000 claims abstract description 13
- 238000007650 screen-printing Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 11
- 238000000206 photolithography Methods 0.000 abstract description 2
- 238000001459 lithography Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000000576 coating method Methods 0.000 description 4
- 238000007639 printing Methods 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 210000003298 dental enamel Anatomy 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000003205 fragrance Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
- H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0548—Masks
- H05K2203/0557—Non-printed masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/058—Additional resists used for the same purpose but in different areas, i.e. not stacked
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Printing Plates And Materials Therefor (AREA)
Description
1288590 九、發明說明: 【發明所屬之技術領域】 本發明是有關於一種形成防焊層的方法,且特別是有 關於一種在線路板上形成防焊層的方法。 【先前技術】 隨著數位化工業的急速發展,線路板(Wired Board) 在數位產品上的應用也越來越廣泛,舉凡手機、電腦以及 數位相機等等產品内皆有線路板的存在,因此可以說線路 板早已充斥在我們生活週遭的產品之中。線路板以製造方 法區分大致可分為疊層法(laminate)與增層法(build_叩) 兩種形式,刚者通常是應用於製造佈線密度較低的印刷線 路板(Printing Wired B〇ard,PWB),而後者通常是應用於 製造佈線密度較高的構裝載板(1)狀1^明8111^加〇。然而, 由於現今線路板已朝大排版及高佈線密度的設計趨勢發 展,使得不管是印刷線路板或構裝載板皆同樣具有高佈^ 欲度及線寬細小的特徵。 承上所述,因線路板的目的就是為了承載外部電子零 件,進而達成電流導通的目的。因此,在線路板上的線路 製作完成之後必須將外部電子零件之組裝區的線路定義出 來,並將非組裝區以一層高分子材料覆蓋於其上做適當的 保護,而此作保護之用的高分子材料層即為防焊層(s^der Mask)。傳統上,電路板的防焊層塗佈製程是以感光性油 墨塗佈於印刷電路板之表面以後,再以曝光和顯影的方式 來圖案化感光性油墨以製作出圖案化防焊層。 ^ 5 1288590 圖1A係繪示習知之一種具有防焊層之電路板俯視 圖,圖1Β係繪示圖1Α中沿Α-Α’線之剖面圖。請同時來 考圖1Α及1Β’線路板1〇〇具有一基礎層、一線路圖 案120及一防焊層130。基礎層no例如是單一絕緣層, 或是由多層圖案化導電層及至少一絕緣層所交替疊合而 成,而位於基礎層110之表面的一線路圖案12〇包括多個 接塾122 (Pad)與多條導線124 (trace)。這些接塾122 係暴露於防焊層130之開口 130a以外,並可用以承載並導 通其他外部電子零件,例如電容或二極體等元件,而這些 導線124則用以連接這些接墊122,並導通電流以傳遞訊 號。此外,這些導線124不與外部電子零件連結的部分(如 圖1A中之虛線部分所示)則被一層防焊層13〇所覆蓋以 保護之。 承上所述,以非防焊層定義(Non- Solder Mask Defined,NSMD)類型之接墊為例,線路圖案120之接墊 122與開口 i30a之間存在有一間隙dl。在形成防焊層130 的過程中,間隙dl的大小取決於所使用之防焊層塗佈製程 機台的對位精度。一般而言,若是使用網板印刷的方式來 製作防焊層130,因為此種方式之對位精度較低,所以間 隙dl必須較大,以避免因對位不準而造成防焊層13()直接 覆蓋於接墊122之上,使得接墊122所暴露出的面積過小。 另外’若是使用微影(photolithography )的方式來製作防 焊層130,則因為此種方式之對位精度較高,使得間隙dl 會較使用網板印刷方式者小,因而使得線路板1〇〇的佈線 6 1288590 密度能夠提高。 在線路板100之高佈線密度的趨勢下,接墊122及防 焊層130的開口 130a之間隙dl勢必要越來越小,才能使 線路板100在同樣的面積内容納更多的線路圖案12〇。因 此,在形成防焊層130的過程中,對於對位精度的要求越 來越嚴苛,使得防焊層13〇通常使用微影的方式來加以製 作。 在線路板100之大排版的趨勢下,若要在形成防焊層 130時製作出較小的間隙即使是以微影的方式,因實 際線路板尚有漲縮變異,香需要試作多次底片來g成精確 的對位,或是以玻璃底片或分割曝光的方式來解決此問 題,而上述方式均將導致防焊層13〇之製作程序變得繁 複,且製作成本大幅提高。若單以噴墨印刷的方式來形成 防焊層時,雖可以線上做漲縮補償,而製作出對準度‘且 較小的間隙dl,但因線路板1〇〇所需喷墨印刷之面大 的關係,因而造雜焊層13G之形成速度緩慢及成本择 加,導致喷墨印刷技術並不適用於線路板1〇〇的 【發明内容】 本發明的目的就是在提供一種防焊層形成方法,有助 於縮短具有高佈線密度之線路板其防嬋層的製作時間。 本發明的再一目的是提供一種具有防焊層之線 ^門有助於脑具有高佈線密度之線路板其防辉層的製作 基於本發明之上述目的及其他目的,本發明提出—種 7 1288590 ’適用於在一線路板之一基礎層之-表面 5成一叫層。線路板之表面包括-第-區域及-第二 =法路板在其表面上具有一線路圖案,形成防焊層 層在線ΐ板影成-第-次防焊 成-第二次防焊層在線路板表面:第:區j:刷的方式形 使得較佳實施例,形成第二次防焊層時,更 第第,焊層在第-區域及 使得蝴層時,更 第二區域之交界處料重^第二讀焊層在第一區域及 域二:域第而第二r,二=:區第 依照本發明的較佳實施例,第一次防焊層覆蓋該線路 8
1288590 圖案之位於該第-區域的部分,第二次 圖案之位於該第二區域的部分。 _日暴路錄路 依照本發明的較佳實施例,第一次防焊層之 =二次防焊層之厚度,或是第—次防焊層之厚^ ; 次防焊層之厚度。 於第一 2上所述,本發明乃是應賴版印刷或微影 搭配噴墨印刷的方式以製作線路板上的防焊層,因 短防焊層的製造時間,並同賴高防焊層之對位精声= 賴度’故可應祕量產高佈線密度的線路板,進而 路板之產量提升並降低其製造成本。 ν 為讓本發明之上述和其他目的、特徵和優點能更明顯 易懂,下文特舉較佳實施例,並配合所附圖式,作詳細說 明如下。 【實施方式】 第一實施你丨 現以一實施例來說明線路板上防焊層之形成過程。圖 2Α、3Α及4Α係繪示本發明之第一實施例之一種防焊層形 成方法的俯視圖。圖2Β為圖2Α中沿Χ-χ,線之剖面^ , 而圖3Β為圖3Α中沿χ_χ,線之剖面圖,且圖4Β為圖4α 中沿Χ·Χ’線之剖面圖。請同時參考圖2Α與2Β,線路板 300包括一基礎層310及一配置於基礎層31〇之表面31〇& 的線路圖案320,其中基礎層310例如是單一絕緣層,或 是由多層圖案化導電層及至少一絕緣層所交替疊合而成。 線路圖案320包括多個接墊322及多條導線324,其中這 9 1288590 些接點322係用以承載並導 324則是用以導通電流以傳ϋ卩電子零件,而這些導線 承上所述,圖2Α中之垮说〜 劃分為第-區域乂以及第虛,將基礎層310之表面撕 之表面31〇a的第—區域A1:第域A2 =言二基礎層310 示之-交界處I。在第£域A2存在如虛線所 度相對高於第-區域A1之:中」第二區域A2之佈線密 之表 〇ππ^ . 上形成第一次防焊層330a。因 f線路板之表面310a上的第-區域A1其佈線密产較 低爲故可使_版印刷的方式,在第—區域ai上^ 次防焊層3遍。此時,表面3-:=度_二區域A2則尚未有防焊材料形成或 請參考圖4A及4B,以網版印刷的方式形成圖案化之 第-次防焊膚33Ga讀,再对墨印獅方式在基礎層 31〇之表面310a的第二區域A2上形成第二次防焊層 330b,且第二次防焊層330b之開口 332更分別暴露出線路 圖案320之這些接墊322。由於表面31〇a之第二區域A2 佈線密度較高,所以在第二區域A2製作防焊層時需要作. 較精密的對位,故以對位精度較高的喷墨印刷的方式在第 一區域A2上形成第二次防焊層330b。相較於網版印刷及 微影的方式,由於喷墨印刷的方式在線路板30〇上形成防
程 1288590 焊層能夠有較佳的對位精準度,所以在第一實施例中,第 二次防焊層330b與線路圖案320之接墊322之間的間隙 d2會小於習知技術之間隙dl (如圖丨八及13所示)。至 此,線路板300之基礎層310上之由第一次防焊層330a 及第二次防焊層330b所構成的防焊層製作完畢。 值得一提的是,為確保第一區域A1上之第一次防焊 層330a與第二區域A2上之第二次防焊層33〇b在其交界 處I能夠密合而沒有間隙存在,因此在形成第二次防焊層 330b時更可使其與已形成之第一次防焊層^加在第一 區域A1及第二區域A2之交界處工局部重疊,如圖4 示。 ,冯二r人防焊層330b的厚度是設定小於第 次防谭層33〇a的厚度’但本實施例並未 =31之楚私大小。圖5係繪示圖4A之第二次 旱"Va帛切焊層的厚度的剖面示意圖。如圖5所 示’在喷墨印刷的過程中,可传篦- 斤 設定大於帛-切料+33〇:^:;^3^料度 層3舰在其交界=以: 之第A製作第一次防輝層33〇b時,亦使复斑p 形成之第-次防焊層33()a在第—區域A ^與已 之交界處I局部重疊。 —及第一區域A2 第二實施例 圖現二實線路板上防坪層之形成過 Α及9Α係緣示本發明之第二實施例之 088590 —種防焊層形成方法的俯視圖。圖6B為圖6A中沿Υ·Υ, 線之剖面圖,圖7Β為圖7Α中沿Υ-Υ’線之剖面圖,而圖 8Β為8Α圖中沿Υ-Υ’線之剖面圖,且圖9Β為9Α圖中沿 Υ_Υ’線之剖面圖。請參考圖6Α與6Β,線路板400的結構 係與圖2Α中線路板300的結構相似,其包括一基礎層410 及一配置於基礎層表面410a的線路圖案420,其中基礎層 410的定義與前一實施例中之敘述相同,在此不再贅述。 線路圖案420則包括多個接墊422與多個導線424。在第 一實施例中,圖6A之虛線所示的交界處I更將基礎層41〇 之表面410a劃分為佈線密度較低的第一區域A1與佈線密 度較高的第二區域A2,而線路圖案420之接墊422係位於 佈線密度較高的第二區域A2中。 請參考圖7A及7B,先以全面性塗佈的方式在基礎層 410之表面410a (包含第一區域A1及第二區域A2)上形 成一層感光性油墨層0,其將線路圖案42〇全部覆蓋於其 下。 # 凊參考圖8A及8B,在基礎層410之表面4l〇a上形 成感光性油墨〇以後(如圖7A及7B所示),接著對感 光性油墨層〇進行曝光及顯影的步驟,以形成第一次防焊 層)30二在第二實施例中,所需第一次防焊層43〇&之圖 案係與第一區域A1的輪廓相符,並暴露出第二區域A2, 所以圖7A及7B之感光性油墨層〇在曝光及顯影之後將 成為圖8A及8B之第一次防焊層430a。 請參考圖Μ及9B所示,在以微影的方式形成圖案化 12 1288590 之第-次防谭層430a以後,接著以噴墨印刷的方式在基礎 層410之表面410a的第二區域八2上形成第二次防焊層 430b ’且第二次防焊廣43〇b之開口 432更分別暴露出線路 圖案420之這些接塾422。如同第_實施例所述由於線 路板侧之表面410a的第二區域八2其佈線密度較高,所 以在第二區域A2製作防焊層時需作較精密的對位,故以 對位精度較高时墨印_方式在第二_ A2上形成第 二次防谭層430b。相較於網版印刷及微影的方式,由於喷 墨印刷的方法具有較佳的對位精準度,所以在第二實施例 中’第二次防焊層430b與線路圖案420之接墊422之間隙 汜會小於習知技術之間隙⑴(如圖认及岱所示卜至 此,線路板400之基礎層41〇上之由第—次防焊層他 及第二次防焊層43〇b所構成的防焊層製作完畢。 此外,如同第一實施例,為確保第一區域A1上之第 二次,焊層430a與第二區域A2上之第二次防焊層娜 在其交界處I能夠密合而沒有間隙存在一 ,焊層邊時,更可使其與已形成之第—次 在第一區域A1及第二區域A2之交界處“部重疊,如圖 9B所示。 一在圖9B中,第二次防焊層43〇b的厚度是設定小於第 :次防焊層430a的厚度,但本實施例亦未限定第二次防焊 e 430b之厚度大小。圖係繪示圖9a之第二次防焊層 的厚度大於第一次防焊層的厚度的剖面示意圖。如圖1 曰〇 所示,在喷墨印刷的過程中,可使第二次防焊層43〇b的厚 13 1288590 度設定大於第一涂防悝爲a β 1
制从姑 又介爽的密合性,隹 氣,第-防焊層時,亦使其與已形成之第二次防焊層在第 一區域及第二區域之交界處局部重疊。此外,第-次防焊 層之厚度可大於第二:欠防焊層的厚度,亦可小於第二次防 焊層的厚度,此處便不再以圖式說明之。 、 综上所述,本發明的優點如下: 田_1 ·由於本發明乃是在線路板之佈線密度較高的區域使 、墨印刷的方式來形成防焊層,所以線路板之線路圖案 與防焊層進-步縮小,因此本發明適合使 用在具有高佈線密度之線路板其防焊層的製作,並可提升 其k賴度。 2·由於本發明乃是以網版印刷或微影的方式來搭配喷 墨印刷的方式來形成線路板之防焊層,所以應用本發明可 以提升具有高佈線密度之線路板其防焊層的形成速 而提高線路板的趋,並祕生產成本。成連度進 雖然本發明已以較佳實施例揭露如上,然其並非用以 限定本發明,任何熟習此技藝者,在不脫離本發明之精神 和範圍内,當可作些許之更動與潤飾,因此本發明之保護
定者為準D
1288590 範圍當視後附之申請專利範圍所界 【圖式簡單說明】 二具有防焊層之電路板俯視圖。 圖比為圖1A中沿Α·Α,線之剖面圖。 圖2Α、3Α及4Α為本發明夕笛 ^ 層形成方_俯涵。貫施例之一種防釋 圖此為圖2Α中沿χ·χ,線之剖面圖。 圖3Β為圖3Amx’、線之剖面圖。 圖4B為圖从中沿只,線之剖面圖。 圖5為圖4A之第二切焊層 層的厚度的剖面示意圖。 予-錢弟人時 圖6A、7A、8A及9A為本發明之第施 防焊層形成方法的俯視圖。 、 圖6B為圖6A中沿γ_γ,、線之剖面圖。 圖7Β為圖7ΑΜΥ_γ,線之剖面圖。 圖8Β為8Α圖中沿γ·γ,線之剖面圖。 圖9Β為9Α圖中沿γ_γ,線之剖面圖。 =0為@9AH防焊層的厚度大於第一次防 層的厚度的剖面示意圖。 【主要元件符號說明】 100、300、400 :線路板 110 > 310、410 :基礎層 120 ' 320、420 :線路圖案 122、322、422 :接墊 1288590 124、324、424 :導線 130a、332、432 :開口 130 :防焊層 310a、410a :表面 330a、430a :第一次防焊層 330b、430b :第二次防焊層 A1 :第一區域 A2 :第二區域 dl、d2、d3 :間隙 I :交界處 16
Claims (1)
- 之1288590 十、申請專利範圍: L一種防焊層形成方法,適用於在-線路板之-基礎 層之表防焊層,而該表面包括一第一區域及 -第二區域’且該線路板具有—線路圖案於該表面上該 防焊層形成方法包括: 以網版印㈣方式形成—第—次防焊層在該表面之 該第一區域上;以及 以喷墨印刷的方式形成一第二次防焊層在該表面 該第二/區域上。 2.如申請專利_第1項所述之防焊層形成方法,其 中當形成該第二次防輝層時,更使得該第二次防焊層與已 形成之該第-次防焊層在該第—區域及該第二區域之交界 處局部重疊。 3·如申請專利範圍第1項所述之防焊層形成方法,其 中當形成該焊層時,更使㈣第―次防焊詹與已 形成之該第二次防焊層在該第一區域及該第二區域之交界 處局部重疊。 4·種防:fcf*層形成方法,適用於在一線路板之一基礎 層之表面上形成一防知層,而該表面包括一第一區域及 一第二區域,且該線路板具有一線路圖案於該表面上:該 防焊層形成方法包括: 以微影的方式形成一第一次防焊層在該表面之該第 一區域上;以及 以噴墨印刷的方式形成一第二次防焊層在該表面之 17!28859〇 該第二區域上β 5·如申請專利範圍第5項所述之防焊層形成方法,其 中當形成該第二次防焊層時,更使得該第二次防焊層與/已 肜成之該第一次防焊層在該第一區域及該第二區域六 處局部重疊。 又界 6·如申請專利範圍第5項所述之防焊層形成方法,其 =形成該第一次防焊層時,更使得該第一次防焊層與/已 處局ίΪΪ,次防焊層在該第一區域及該第二區域之交界 7·一種具有防焊層之線路板,至少包括·· ―第二^層,具有—表面,且該表面包括—第一區域及 二線路圖案,配置在該基礎層之該表面; 區域:第::防焊層’配置在該基礎層之該表面的該第 區域Γ第二絲焊層,配置在礎層之該表面的該第- 板,其II::: 口蓋7項所述之具有防焊層之線路 的部分。 覆盍该線路圖案之位於該第一區域 板,圍第7項所述之具有防谭層之線路 的部分。 Χ θ層暴路該線路圖案之位於該第二區域 18 1288590 10. 如申請專利範圍第7項所述之具有防焊層之線路 板,其中該線路圖案之位於該第一區域的部分其佈線密度 小於該線路圖案之位於該第二區域的部分其佈線密度。 11. 如申請專利範圍第7項所述之具有防焊層之線路 板,其中該第一次防焊層之厚度大於該第二次防焊層之厚 度。 12. 如申請專利範圍第7項所述之具有防焊層之線路 板,其中該第一次防焊層之厚度小於該第二次防焊層之厚 度0
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW094138042A TWI288590B (en) | 2005-10-31 | 2005-10-31 | Method of forming solder mask and circuit board with solder mask |
| US11/307,425 US7520755B2 (en) | 2005-10-31 | 2006-02-07 | Method of forming solder mask and wiring board with solder mask |
| JP2006078797A JP2007129178A (ja) | 2005-10-31 | 2006-03-22 | ソルダーマスクを形成する方法とソルダーマスクを有する配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW094138042A TWI288590B (en) | 2005-10-31 | 2005-10-31 | Method of forming solder mask and circuit board with solder mask |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200718317A TW200718317A (en) | 2007-05-01 |
| TWI288590B true TWI288590B (en) | 2007-10-11 |
Family
ID=37996808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW094138042A TWI288590B (en) | 2005-10-31 | 2005-10-31 | Method of forming solder mask and circuit board with solder mask |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7520755B2 (zh) |
| JP (1) | JP2007129178A (zh) |
| TW (1) | TWI288590B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104302110A (zh) * | 2014-10-13 | 2015-01-21 | 广东依顿电子科技股份有限公司 | 一种键盘电路板的生产方法 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101364538B1 (ko) * | 2007-12-12 | 2014-02-18 | 삼성전자주식회사 | 적어도 2종의 전자 부품들의 실장 방법 및 실장 장치 |
| JP5339968B2 (ja) * | 2009-03-04 | 2013-11-13 | パナソニック株式会社 | 実装構造体及びモータ |
| JP2010267693A (ja) * | 2009-05-13 | 2010-11-25 | Toray Ind Inc | ソルダーレジストの形成方法及び回路基板 |
| KR101141358B1 (ko) * | 2010-07-29 | 2012-05-03 | 삼성전기주식회사 | 인쇄 회로 기판 및 인쇄 회로 기판의 제조 방법 |
| JP5561110B2 (ja) * | 2010-11-10 | 2014-07-30 | 日本電気株式会社 | 多層配線体の構造および製造方法 |
| DE102011011748A1 (de) * | 2011-02-18 | 2012-08-23 | Benteler Automobiltechnik Gmbh | Verfahren zum Verlöten von Bauelementen |
| EP2632237B1 (en) * | 2011-07-25 | 2019-07-10 | NGK Sparkplug Co., Ltd. | Wiring substrate |
| JP6082516B2 (ja) * | 2011-09-27 | 2017-02-15 | 積水化学工業株式会社 | 電子部品の製造方法 |
| JP5762376B2 (ja) * | 2012-09-21 | 2015-08-12 | 日本特殊陶業株式会社 | 配線基板及びその製造方法 |
| JP2016012702A (ja) * | 2014-06-30 | 2016-01-21 | ファナック株式会社 | ソルダコートの濡れ性と耐食性を両立させたプリント基板およびその製造方法 |
| JP6085393B1 (ja) * | 2015-05-01 | 2017-02-22 | 株式会社メイコー | プリント配線基板の製造方法及びプリント配線基板 |
| CN110121243A (zh) * | 2018-02-05 | 2019-08-13 | 深圳市五株科技股份有限公司 | 印刷电路板及其加工方法 |
| JP2025054993A (ja) * | 2023-09-27 | 2025-04-08 | 株式会社棚澤八光社 | プリント配線板の製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0141868A1 (en) * | 1982-04-01 | 1985-05-22 | Inc. M & T Chemicals | High resolution phototransparency image forming with photopolymers |
| US4706167A (en) * | 1983-11-10 | 1987-11-10 | Telemark Co., Inc. | Circuit wiring disposed on solder mask coating |
| JPS60201694A (ja) | 1984-03-27 | 1985-10-12 | 松下電器産業株式会社 | プリント基板の製造方法 |
| JPH06105827B2 (ja) | 1992-05-19 | 1994-12-21 | イビデン株式会社 | プリント配線板 |
| JPH08204316A (ja) | 1995-01-27 | 1996-08-09 | Matsushita Electric Works Ltd | プリント配線板、及びその製造方法 |
| JP2002299807A (ja) | 2001-03-30 | 2002-10-11 | Seiko Epson Corp | 回路基板及びその製造方法 |
| US6841413B2 (en) * | 2002-01-07 | 2005-01-11 | Intel Corporation | Thinned die integrated circuit package |
| JP4150626B2 (ja) | 2003-04-16 | 2008-09-17 | アルプス電気株式会社 | 配線基材およびそれを備えた電気機器並びにスイッチ装置 |
| JP4198514B2 (ja) | 2003-04-23 | 2008-12-17 | 新光電気工業株式会社 | 無電解めっき方法 |
-
2005
- 2005-10-31 TW TW094138042A patent/TWI288590B/zh not_active IP Right Cessation
-
2006
- 2006-02-07 US US11/307,425 patent/US7520755B2/en active Active
- 2006-03-22 JP JP2006078797A patent/JP2007129178A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104302110A (zh) * | 2014-10-13 | 2015-01-21 | 广东依顿电子科技股份有限公司 | 一种键盘电路板的生产方法 |
| CN104302110B (zh) * | 2014-10-13 | 2017-07-04 | 广东依顿电子科技股份有限公司 | 一种键盘电路板的生产方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070099123A1 (en) | 2007-05-03 |
| US7520755B2 (en) | 2009-04-21 |
| TW200718317A (en) | 2007-05-01 |
| JP2007129178A (ja) | 2007-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI288590B (en) | Method of forming solder mask and circuit board with solder mask | |
| WO2016181706A1 (ja) | 電子回路モジュール | |
| CN105430884B (zh) | 柔性电路板、终端及柔性电路板的制备方法 | |
| CN106973513B (zh) | 配线电路基板 | |
| TWI453870B (zh) | 配線電路基板及其製造方法 | |
| TW398047B (en) | Semiconductor device, method of manufacturing the same, and electronic apparatus | |
| JP6384647B1 (ja) | 電子部品、電子機器および電子部品の実装方法 | |
| JP7014744B2 (ja) | プリント配線板の製造方法 | |
| TWI637666B (zh) | 電路板及電路板製作方法 | |
| JP2005175185A (ja) | フレキシブル配線基板 | |
| JPH0983091A (ja) | フレキシブルプリント配線板およびその製造方法 | |
| JPH06350230A (ja) | プリント配線基板及びその製造方法 | |
| CN105430879B (zh) | 柔性电路板及终端 | |
| JP5547625B2 (ja) | 配線基板及びソルダーレジスト膜の位置ずれ検出方法 | |
| JP2715920B2 (ja) | 多層配線基板およびその製造方法 | |
| US20230284394A1 (en) | Method for producing wiring circuit board | |
| JP2005294650A (ja) | 回路基板およびその製造方法 | |
| JP7490377B2 (ja) | 撮像素子パッケージ | |
| JP5877989B2 (ja) | サーマルプリントヘッドの製造方法 | |
| JP2011061035A (ja) | 半導体装置の製造方法及びマスク | |
| JP2009088012A (ja) | プリント基板 | |
| JP2705154B2 (ja) | プリント配線板の製造方法 | |
| JPWO2016185607A1 (ja) | プリント配線基板及びプリント配線基板の製造方法 | |
| JP2005353751A (ja) | プリント配線基板 | |
| TWI307948B (en) | Semiconductor package substrate and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |