[go: up one dir, main page]

TWI288482B - Transistor Vth auto feedback by local implant - Google Patents

Transistor Vth auto feedback by local implant Download PDF

Info

Publication number
TWI288482B
TWI288482B TW094112690A TW94112690A TWI288482B TW I288482 B TWI288482 B TW I288482B TW 094112690 A TW094112690 A TW 094112690A TW 94112690 A TW94112690 A TW 94112690A TW I288482 B TWI288482 B TW I288482B
Authority
TW
Taiwan
Prior art keywords
gate
length
variation
item
transistor
Prior art date
Application number
TW094112690A
Other languages
English (en)
Other versions
TW200638540A (en
Inventor
Ju-Hsin Chi
Original Assignee
Powerchip Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powerchip Semiconductor Corp filed Critical Powerchip Semiconductor Corp
Priority to TW094112690A priority Critical patent/TWI288482B/zh
Priority to US11/228,199 priority patent/US20060240579A1/en
Publication of TW200638540A publication Critical patent/TW200638540A/zh
Application granted granted Critical
Publication of TWI288482B publication Critical patent/TWI288482B/zh

Links

Classifications

    • H10P30/222—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/371—Inactive supplementary semiconductor regions, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0128—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H10D84/0142—Manufacturing their gate conductors the gate conductors having different shapes or dimensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

1288482 九、發明說明： 【發明所屬之技術領域】 變之方、 種減低啟動電壓隨閘極長度變異而改 ^法’且特別有關於-種在電晶體元件之密集區，例 ㈣機存取記憶體之記憶單元元件區中，藉由離子摻雜以減低 啟動電壓隨閘極長度變異而改變之方法。 " 【先前技術】 啟動電 (threshold voltage ; Vth)係指施加於閑極並且正 好使電晶體導通的電產，為金氧半電晶體元件中—個非常重要 的基本參數。而為使所有的電晶體元件都有相似的電流電麗特 性’以便於-積體電路内’經相㈣電使各個電晶體在電 性上相匹配，因而必需作啟動電壓的調整。 啟動電塵的大小除了與閘極介電層的性質有關，更與間極 長度L的尺寸呈現正相關，如式（1)所示：
Vth = m X L + η......⑴ 其中’m、η乃為常數，且m>〇。然而由於受到晶圓表面 平坦度、光罩、薄膜沉積、微影、以及蝕刻製程等因素之影響， 因而最後所形成之電晶體的閘極長度乃無法完美地呈現一曰致 化的結果，然而經由嚴格控制製程參數條件下，可將閘極長度 限制在-可接受的差異範圍内。經式⑴可知，當電晶體尺寸愈 趨縮小牯，則閘極長度相對縮小，而啟動電壓乃隨之亦然，然 而當電晶體尺寸小至一定程度下時，則由於閘極長度變異所引 起之啟動電愿的改變亦相對地變得無法接受。 由於閘極長度的縮小，為避免閘極對通道的控制能力因短 0532-A40364-TWF 5 1288482 - 通道效應（short channel effect ; SCE)而減小，因而普遍利用一 種環型佈植的方式，例如口袋摻雜（pocket implant)或暈摻雜 (halo implant)，若以斜角度植入的形成方式則稱為tilt-angle • punch-through stopper(TIPS)，其佈植位置在源極/没極靠近閘極 之外緣，並可包圍源極/汲極，具有抑制接合面擊穿（punch 、 through)、降低IQff電流值、以及提高啟動電壓等作用。觀察利 . 用不同環型佈值之條件抑制短通道效應的結果，具有環型佈植 • 參 的元件雖可改善短通道效應，但因通道為高摻雜的緣故，因此 有反向短通道效應（Reverse Short Channel Effect，RSCE)發生。 離子佈植在現今的積體電路製造上乃扮演著相當重要的 角色，其主要的應用係包含形成井區（Well)與源/汲極、防止 接合面擊穿、以及調整電晶體啟始臨界電壓等。然而單純的離 子佈植步驟乃無法用以改善上述在微小尺寸之電晶體中，因閘 極長度的變異所造成之啟動電壓的改變。 【發明内容】 本發明係提供一種減低啟動電壓隨閘極長度變異而改變 • 之方法。 本發明乃提供一種自動回饋電晶體元件之啟動電壓的方 法，其係可用以補償電晶體元件因閘極長度的差異所造成其啟 動電壓的變動，使上述電晶體元件之啟動電壓較為一致。 本發明亦提供一種在電晶體元件之密集區，例如動態隨機 存取記憶體之記憶單元元件區中，藉由離子摻雜以減低啟動電 壓隨閘極長度變異而改變之方法。 本發明更可提供一種可降低元件之片電阻(Rs>，並且改善 0532-A40364-TWF 6 1288482 沒極飽和電流（Ids)之方法。 為達上述與其他優點，本發明之方法主要係利用角度摻雜 以及鄰近電晶體元件的遮蔽（shad〇wing)效應而自動補償電晶 •體7C件因閘極長度的差異所造成其啟動電壓的變動，包括下列 步驟：提供一基底，其上有複數個金氧半電晶體元件，且上述 金氧半電晶體元件乃具有不同之閘極長度；以複數個不同角度 對上述金氧半電晶體元件進行口袋摻雜，並量測上述金氧半電 件之啟動電壓，以建立啟動„與間極長度在不同換雜 的關聯性’並由上述關聯性推算-啟動電屢隨閘極長度 =雜取小之摻㈣度’以及湘上述所得之摻雜角度進行口袋
下： 【實施方式】 第1圖係Μ述本發明實施之方法，首 10,其較佳為石夕基底。接著 、丰*體基肩 矩陣排列之金氧半電晶體元件7體而Hr成複數個依 ⑽高度為H，且具有_ 14之實而際=半，元件 況下，閘極u之實際長度L係等於7目長 =^ 金氧半電晶體元件12間乃相隔一距離/值1。另，上述各 執行一離子佈植16步驟形 元件之啟動電壓v 。成衣杉雜區20以調整電晶體 mm。離子佈植16的捧雜方 一角度α，並且利用上述金敦 /、基底法線壬 虱牛電曰日體I件12作為遮蔽。當
0532-A40364-TWF !288482 金^半電晶體元件12可有效限制離子佈植區域於靠近金氧半 電晶體元件12之閘極14外緣，則此時電晶體啟動電壓Vth經 離子佈植如式（I)所示··
Vth ~ a X L5 + b χ (S-Hxtan a ) + c.....(I) 其中a、b、與c乃為常數，而a、b > 〇。上述a x L，代表 閘極長度對啟動電壓的影響，而b x (S_Hxtana)則代表離子摻 雜對啟動電壓的影響。本發明經此方式摻雜後，不僅元件的片 電阻（Rs)減低，且汲極飽和電流（Ids)亦有顯著之改善。 、」然而如第2圖所示，當其中離子佈植之角度α不足，則鄰 ，金氧半電晶體元件12之閘極14的遮蔽效用不佳，而於兩相 鄰^金氧半電晶體元件12間形成一片摻雜區域，此時金氧半 電晶體元件12之啟動電壓則與閘極長度相關。兩相鄰之電晶 體兀，12間乃具有一離子摻雜之重疊部份18，因而將導致上 述重f部份18下方之基底表層有相當高的載子濃度，並且增 =接面漏電（junction ieakage)，而漏電流增加則表示電容的電 何丨夬速的減少，更而需要增加重新充電的次數。 f鑑於此，離子佈植之角度α係可根據金氧半電晶體元件 12^同度Η以及金氧半電晶體元件12間之相隔距離S而推算 適當之角度，亦或更進一步利用數個不同離子佈植角度對上述 金乳半電晶體元件12進行摻雜，並且量測金氧半電晶體元件 12之啟動電Μ ’以建立啟動電屢與閑極長度在不同角度佈植下 的關聯性’並且得到一啟動電壓隨閘極長度變異最小之佈植角 度。 *當各電晶體元件12之閘極實際長度L為介於閘極長度目
払值L之+/_△[的誤差範圍，則隨之變動的啟動電壓^化，係如 式（II)所示： 、 0532-A40364-TWF 8 1288482 -% 20°摻雜角度進行離子佈植所改善的程度最大，其可歸納於利用 鄰近金氧半電晶體元件的遮蔽效應而產生對閘極長度變異的 自動補償所致。 ~ 依據上述方式建立啟動電壓與閘極長度在不同摻雜角度 下的關聯性後，接著便可依據所得之最佳摻雜角度，對於已= 製作好閘極與源極/汲極的MOS電晶體進行口袋換 動電壓較-致的電晶體元件。以。.―製程之動：隨機： 記憶體（DRAM)為例，較佳的摻雜角度一般介於約1〇〜22度， 但此技藝人士應可了解，最佳的摻雜角度會隨著不同線寬ς製 程與各種製程參數而改變，因此本發明並不以特定角度為限。 本發明可經由角度摻雜以及元件之遮蔽效用，而自動補償 電晶體元件之啟動電壓，使其隨著閘極長度變異而改變的程度 減低，而使啟動電壓在受到閘極長度的變異下亦較為一致。= 著線寬持續縮小，起始電壓隨著閘極長度變異 = 重’因此，本發明對於(U一下的製程，特== 距不大於130nm的動態隨機存取記憶體陣列特別具有顯著的 效，雖然本發明並不以此為限。 雖然本發明已以較佳實施例揭露如上，然其並非用以阳〜 本發明’任何熟習此技藝者，在不脫離本發明之精神和範^ 内’當可作些許之更動與潤飾，因此本發明之保護 附之申請專利範圍所界定者為準。 田 【圖式簡單說明】 第1圖係闡述本發明實施之方法。 情形 第2圖係闡述當離子佈植角度α不足，所進行離子推雜之 第3圖乃根據本發明利用不舟务度進行離子摻雜所得到在
0532-A40364-TWF 10 1288482 * :動態隨機存取記憶體中，其記憶單元所包含之金氧半電晶體 元件的閘極長度與啟動電壓之關係。 第4圖乃根據本發明利用不同角度進行離子摻雜所得到在 :動態隨機存取記憶體中，其記憶單元所包含之金氧半電晶體 元件的啟動電壓與汲極飽和電流之關係。 【主要元件符號說明】 10〜基底；12〜電晶體元件；14〜閘極；16〜離子佈植；18〜 離子摻雜重疊部份；20〜口袋摻雜區；L〜閘極長度；AL〜閘極 長度為差範圍，α〜離子佈植摻雜方向與基底法線之角度；Η〜 電晶體元件的高度；S〜電晶體it件間相隔之距離。
0532-A40364-TWF 11

Claims (1)

1288482 ▲ 案號94112690 96年5月23日 十、申請專利範圍： 下列i驟種減低啟動電壓隨閉極長度變異而改變之方法，包:括 ^供-基底’其上有複數個金氧半電晶體元件此全 半電晶體元件具有不同之閘極長度； 二五承 雜 以複數個不同角度對該些金氧半電晶體元件進行口袋摻 金氧半電晶體元件之啟動電避，以建立啟動電壓 與閘極長度在不同摻雜角度下的關聯性； 由上述關聯性藉由以下關係式 AVth-ax(+AAL) + bx[.(+/.AL)] 為Η = 魔隨閘極長度變異最小之摻雜角度，其中AL =極長度變異，為啟動《變異，a和b皆為一常數； 以所得之摻雜角度進行口袋摻雜。 产專㈣圍第1項所述之減低啟動電麼隨間極長 = =法，其中更包括將上述每-金氧半電晶體元 件/、電谷構成動態隨機存取記憶體之記憶單元。 显而7 Γ專仙圍第1項所述之減低啟動電塵隨閘極長 k之方法，其中上述口袋摻雜乃摻雜硼原子。 專利㈣第1項所述之減低啟動電塵隨閘極長 m t皮之方法，其中上述摻雜角度約介於1〇〜22度。 声#里而2專利1&圍第1項所述之減低啟動電塵隨閘極長 度隻異而改變之方法，其中上述金氧半電晶體元件呈矩陣排 列0 0532-A40364-TWF2 12 1288482 沐够月>3曰修(粟) 也％ 喷專利靶圍第.1項所述之減低啟動電壓隨閘極長 度篗異而改變之方法，其中上述金氧丰雷曰辨开杜夕e & 不大於15〇nm。 日體％件之閘極長度 ，如申請專利範圍第i項所述之減 度變異而改變之方法，其中 仏閘極長 於130mn。 '乳+電曰曰體兀件之間距不大 0532-A40364- 13
TW094112690A 2005-04-21 2005-04-21 Transistor Vth auto feedback by local implant TWI288482B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW094112690A TWI288482B (en) 2005-04-21 2005-04-21 Transistor Vth auto feedback by local implant
US11/228,199 US20060240579A1 (en) 2005-04-21 2005-09-19 Method for reducing threshold voltage variations due to gate length differences

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW094112690A TWI288482B (en) 2005-04-21 2005-04-21 Transistor Vth auto feedback by local implant

Publications (2)

Publication Number Publication Date
TW200638540A TW200638540A (en) 2006-11-01
TWI288482B true TWI288482B (en) 2007-10-11

Family

ID=37187463

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094112690A TWI288482B (en) 2005-04-21 2005-04-21 Transistor Vth auto feedback by local implant

Country Status (2)

Country Link
US (1) US20060240579A1 (zh)
TW (1) TWI288482B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7883909B2 (en) * 2006-12-28 2011-02-08 Texas Instruments Incorporated Method to measure ion beam angle
JP2009218580A (ja) * 2008-03-06 2009-09-24 Toshiba Corp ２方向ハロ注入
CN102222680A (zh) * 2011-07-05 2011-10-19 上海宏力半导体制造有限公司 Cmos图像传感器制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6548842B1 (en) * 2000-03-31 2003-04-15 National Semiconductor Corporation Field-effect transistor for alleviating short-channel effects
JP3653485B2 (ja) * 2001-08-31 2005-05-25 株式会社半導体理工学研究センター ポケット注入ｍｏｓｆｅｔのしきい値電圧の計算方法
US6708312B1 (en) * 2002-08-22 2004-03-16 Silicon Integrated Systems Corp. Method for multi-threshold voltage CMOS process optimization
JP2004214413A (ja) * 2002-12-27 2004-07-29 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
US20060240579A1 (en) 2006-10-26
TW200638540A (en) 2006-11-01

Similar Documents

Publication Publication Date Title
US6963090B2 (en) Enhancement mode metal-oxide-semiconductor field effect transistor
US8278174B2 (en) In situ formed drain and source regions including a strain-inducing alloy and a graded dopant profile
US6624488B1 (en) Epitaxial silicon growth and usage of epitaxial gate insulator for low power, high performance devices
WO2014172159A1 (en) Defective p-n junction for backgated fully depleted silicon on insulator mosfet
US20220157982A1 (en) High voltage device of switching power supply circuit and manufacturing method thereof
US9768292B2 (en) Laterally diffused metal oxide semiconductor device and manufacturing method therefor
US11715784B2 (en) Method for forming a high-voltage metal-oxide-semiconductor transistor device
US8120058B2 (en) High-drive current MOSFET
US10910493B2 (en) Semiconductor device and method of manufacturing the same
TWI288482B (en) Transistor Vth auto feedback by local implant
US20060194452A1 (en) Plasma nitridization for adjusting transistor threshold voltage
US8686500B2 (en) Double diffused metal oxide semiconductor device and manufacturing method thereof
US20210104605A1 (en) Silicon Carbide Device with an Implantation Tail Compensation Region
TW202125822A (zh) 溝槽式mosfet元件及其製造方法
US20040266199A1 (en) Method of manufacturing flash memory device
KR20090032894A (ko) 반도체 소자 및 그의 형성 방법
US7977225B2 (en) Reducing implant degradation in tilted implantations by shifting implantation masks
US7696021B2 (en) Semiconductor device manufactured using a non-contact implant metrology
CN104051344B (zh) 半导体布置及其形成
US7557022B2 (en) Implantation of carbon and/or fluorine in NMOS fabrication
US7625787B2 (en) Thin silicon-on-insulator high voltage transistor with body ground
US20080315328A1 (en) Dual poly deposition and through gate oxide implants
Chang et al. Gate-induced drain leakage currents in metal oxide semiconductor field effect transistors with high-κ dielectric
JP2001274382A (ja) 半導体装置およびその製造方法
JP2005507563A (ja) 絶縁層上の電界効果トランジスタ、およびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees