[go: up one dir, main page]

TWI283391B - Level shifter - Google Patents

Level shifter Download PDF

Info

Publication number
TWI283391B
TWI283391B TW092133794A TW92133794A TWI283391B TW I283391 B TWI283391 B TW I283391B TW 092133794 A TW092133794 A TW 092133794A TW 92133794 A TW92133794 A TW 92133794A TW I283391 B TWI283391 B TW I283391B
Authority
TW
Taiwan
Prior art keywords
transistor
terminal
coupled
gate
input
Prior art date
Application number
TW092133794A
Other languages
English (en)
Other versions
TW200519818A (en
Inventor
Wei-Jen Hsu
Ming-Dou Ker
Ying-Hsin Li
An Shin
Original Assignee
Tpo Displays Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tpo Displays Corp filed Critical Tpo Displays Corp
Priority to TW092133794A priority Critical patent/TWI283391B/zh
Priority to US11/004,044 priority patent/US7265582B2/en
Publication of TW200519818A publication Critical patent/TW200519818A/zh
Application granted granted Critical
Publication of TWI283391B publication Critical patent/TWI283391B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34DC amplifiers in which all stages are DC-coupled
    • H03F3/343DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H03F3/345DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electronic Switches (AREA)

Description

1283391
五、發明說明(1) 發明所屬之技術領域 本發明是有關於一 種以主動式基底偏壓技 器。 先前技術 多媒體社會之急速進步,多半受惠於半導體元 機顯示裝置的飛躍性進步。就顯示器而言,陰極射線J (Cathode Ray Tube,CRT)因具有優異的顯示品質盥盆崾 f性’一直獨佔近年來的顯示器市場。然❿,對於個、人在 桌上操作多數終端機/顯示器裝置的環境,或是以環保的 觀點切入,若以節省能源的潮流加以預測,陰極射線管因 空間利用以及能源消耗上仍存在很多問題,而對於輕、 薄、短、小以及低消耗功率的需求無法有效提供解決之 道。因此,具有而晝質、空間利用效率佳、低消耗功率、 無輻射等優越特性之薄膜電晶體液晶顯示器(Thin Fi lm
Transistor Liquid Crystal Display,TFT LCD)已逐漸 成為市場之主流。 、曰在液晶顯示器中,位階轉換器(Level Shifter )為 液晶顯示器面板中掃瞄驅動器與資料驅動器之重要電路, 其可將低電位輸入訊號轉換為高電位輸出訊號。現今液晶 顯示器常使用的低溫多晶矽(L〇w一Temperature
Poly-Silicon,簡稱LTPS)具有較高之臨界電壓與較低的 遷移率’因此’隨著面板畫素的增加,使用低溫多晶矽之 液晶顯示器的操作速度會逐漸變的不足。
1283391 五、發明說明(2) 睛參照第5圖’其繪示習知之一種位階轉換器之電路 圖。在第5圖中’位階轉換器5〇包括第一輸入電晶體Μηι、 第一基底偏壓電路510、第一開關電晶體、第二輸入電 b曰體Mn2、第一基底偏塵電路530與第二開關電晶體j(p2。 第一輸入電晶體Mnl之閘極端502耦接至第一時脈訊號之訊 號源’源極端5 0 6接地。第一基底偏壓電路5丨〇之輸出端 516耦接至第一輸入電晶體Mnl之基底5〇8 ,輸入端518耦接 至第一輸入電晶體Mnl之閘極端5〇2。第二輸入電晶體Mn2 之汲極端524耦接至輸出端56〇,閘極端522耦接至第二時 脈訊號之訊號源,源極端526接地。第二基底偏壓電路53q ^輸出端536耦接至第二輸入電晶體Mn2之基底528,輸入 端538耦接至第二輸入電晶體Mn2之閘極端522。第一開關 電sa體Mpl之汲極端544耦接至電壓源,閘極端542與源極 = 546耦接至第一輸入電晶體Mnl之汲極端“彳。第二開關 ,士體邸2之汲極端554耦接至電壓源,閘極端552耦接至 一,關電晶體Mpl之閘極端542,源極端556麵接至第二 輸入電晶體Mn2之汲極端524。 八Μ 丄第一基底偏壓電路510與第二基底偏壓電路53〇 刀別包括緩衝器512、514與緩衝器532、534。 輯高G =階^器之動作方式為當第一時脈訊號為邏 體Mnl、f 一門一關:曰輯低電位時’第-輸入電晶 ί高晶體Mn2未導通。而當第-時脈訊號由邏 ·,、、t輯低電位,第二時脈訊號由邏輯低電位轉 iHaflSi 12220twf.ptd 第7頁 五、發明說明(3) 為邏輯高電位時,帛一輸入電晶體Mnl、第一開關電晶體
Mpl與第二開關電晶體Mp2將被關閉(未導通),此時第二 基底,壓電路530將在第二輸入電晶體Mn2之基底528上加 上同電位,以抑制第二電晶體Μη 2之臨界電壓,以提高 :1¾二換=50之操作速度。但是,在習知之位階轉換器 中,,、因存在第-基底制電路51()與第二基底偏壓電路 530,使得整個位階轉換器5〇之電路體積相當大。 發明内衮 本發明的目的就是在提供一種位階轉換器,其係以比 处α之位,轉換II更簡化的電路,達到降低臨界電壓的功 月b ,以使汛號轉換時的操作速度變快。 口 ^毛月的另一目的就是在提供一種位階轉換器,其係 可/、提供第一電晶體組偏壓,達到降低臨界電壓的功能, 以使訊號轉換時的操作速度變快。 本發明在 源、第一時脈 一電晶體組、 具有第一輸出 源所產生之電 第二輸出端。 第一偏壓電晶 極端、閘極端 提出一 訊號與 第二電 端與第 力週期 上述之 體。其 與基底 種位階轉換器, 第一時脈訊號。 晶體組與開關電 其係電性耦接 此位階轉換器 路。上述之開 二輸出端,其接收電壓源,並 輸出端’第一輸入 體之閘極端接收第一 性的提供至開關 第一電晶體組包括第一 中,第一輸入電 ’第一輸入電晶 電路之第一輸 輸入電 有汲極 極端輕 晶體具 體之汲 電晶體之源極端 時脈訊號。而第 至電壓 包括第 關電路 將電壓 出端與 晶體與 端、源 接至第 接地,第一輸入電晶 一偏壓電晶體則具有 1283391 五、發明說明(4) 至^ :於源極?與閘極端,第一偏壓電晶體之汲極端耦接 接至第:2 : ST :閘極端’第-偏壓電晶體之源極端耦 ^苐一輸出端★第二輸出端。 耦 脈訊號決定是否;端接地,其係根據第二時 、第一輸出端至接地之電性通路。 =本發明的較佳實施例所述’上 體與第二開關電晶體。其中,第-=ΐΐ 極端耦接?雷mί閘 b第一開關電晶體之汲 ^ 5 Μ ^ φ t "、,第一開關電晶體之源極端與閘極端# 接至第一輸出端。而第— 、”從味耦 與閘極端,第二開關雷rj 體具有沒極端、源極端 開關電晶體之源極端耦接 :接J電壓源,第二 之閘極端耦接至第_ n ^第一開關電晶體 女王罘開關電晶體之閘極端。 依照本發明的較佳實施例所述,上 電晶體與第二開關電晶體。此第、關 有及極知、源極端與間極端,第日日體具 接至電壓源,第一開關雷日脒>、Ε關電日日體之汲極端耦 柒’第-開關電晶體之閘極端耦接至第 =輸出 關電晶體具有汲極端、源極端與閘極;。第二開 ί沒極端编接至電麼源,第二開關電晶體=晶體 第二輸出端,第二開關雷曰# 原極鸲耦接至 端。 μ關電-體之間極端叙接至第一輸出 依照本發明的較佳實施例所述,上 4〈第二電晶體組 第9頁 12220twf.ptd 1283391 五、發明說明(5) _ 包括第二輸入電晶體與第二偏壓電晶體。此第二 體具端、源極端、閉極端與基底,第二輸Ϊ電曰: 地,第二輸入電晶體之閉極端;收;源=接 偏壓電晶體具有沒極端、源極端與閉極端: 體;沒極端輕接至第二輸入電晶體之問極端,= 氧化物半導料’第二偏壓電:體型至金第屬 屬氧化物半導體,第二偏壓卜電:::輸二電/體為Ν型金 體時’第二偏壓電晶體之閘;:金屬氧化物半導 包括η!:實施例所述’上述之第二電晶體电 體具有汲極端、源極端、閘極端虫基底匕第:輸入電晶 之汲極端耦接至第二輸入,一輸入電晶體 輸入電晶體=端 歷電:體具有没極端、源極端與閘極二二::: 耗接至第二輸入電晶體…端,d;? 體之閉極端:ϊίϊ::入:晶體之基底,第二偏壓電晶 晶趙之閉極ΐ第-輸入電晶體之閉極端或第-輸入電 依照本發明的較佳實施例所述,當第二輸入電晶體、 IHl 12220twf.ptd 第10頁 1283391 五、發明說明(6) 型金屬氧化物半導體時,第二偏壓電 二r入雪曰ί 7 第二輸入電晶體之閘極端。而當第 :Ρ:Λ 屬氧化物半導體,第二偏虔電晶體 ί接至第於化物半導體時,第二偏壓電晶體之閘極端係 耦接至第一輸入電晶體之閉極端。 源、第二B#,^,種位階轉換器,其係電性搞接至電壓 二電曰俨旎與第二時脈訊號。此位階轉換器包括第 具有L輸出晶體組與開關轉。上述之開關電路 路方4輸出知與第二輸出端,接收電壓源,以將電壓源 二輸出2電期性的提供至開關電路之第一輸出端與第 I 述之第一電晶體組包括第一輸入電晶體盥第 此第一輸入電晶體具有沒極端、』端 端,第第一輸入電晶體之汲極端耦接至第一輸出 極端接^ 體之源極端接地,第—輸人電晶體之開 問極端,第一偏壓電晶體之没極端轉接至第-輪 —^ -之汲極端,第一偏壓電晶體之源極端耦接至第— f入電晶體之基底,第-偏壓電晶體之閘極端接收第一時 第=脈訊號。上述之第二電晶體組之-:電= 定是否導。2丄另_端錢’以根據第二時脈訊號* 疋否導通苐二輸出端至接地之電性通路。 ^發明因可只採用一個偏壓電晶體來提高輸入電晶體 之基底之電位,即可讓整個位階轉換器的電路更為簡化, 而且月匕達到降低臨界電壓的效果。因此可在不影響電路原
mm mi
12220twf.ptd
第11頁 1283391 五、發明說明(7) 有的功能下,使得訊號轉換時的操作速度更快。 為讓本發明之上述和其他目的、特徵和優點能更明顯 易懂,下文特舉一較佳實施例,並配合所附圖式,作詳細 說明如下。 方式 請參照第1 A圖,其繪示依照本發明一較佳實施例的一 種閘極汲極互接之位階轉換器之電路圖。此位階轉換器i 〇 係電性耗接至電壓源、第一時脈訊號與第二時脈訊號。此 位階轉換器1 〇包括第一電晶體組1 0 0、第二電晶體組1 3 0與 |開關電路1 4 0。 在本實施例中,開關電路1 4 0具有第一輸出端1 8 2與第 二輸出端184。此開關電路140為接收電壓源,並將電壓源 所產生之電力週期性的提供至開關電路丨4〇之第一輸出端 182與第二輪出端184。 在本實施例中,第一電晶體組1 〇 〇包括第一輸入電晶 體Mnl與第一偏壓電晶體Mni*。第一輸入電晶體如1具有汲 極端104、源極端1〇6、閘極端1〇2與基底1〇8。第一輸入電 晶體Mnl之沒極端1〇4耦接至第一輸出端182,第一輸入電 晶體Μη 1之源極端1 〇 6接地,閘極端丨〇 2接收並根據第一時 脈訊號決定是否導通第一輸入電晶體心1。第一偏壓電晶 ,Mnl *具有汲極端11 4、源極端11 6與閘極端11 2,第一偏 壓電晶體Mnl*之汲極端114耦接至第一輸入電晶體心1之閘 極端102,第一偏壓電晶體Mni*之源極端丨16耦接至第一輸 入電晶體Mnl之基底108,第一偏壓電晶體Μη1*之閘極端
12220twf.ptd 第12頁 1283391
112輕接至第一私 …咕士 輸入電晶體Mnl之汲極端104 舌fl 5虎輸出蛾·| 9 > ^ 182上之訊號決定是否導通第一 ’以根據第 偏壓電晶體 ,电性耦接於 ^本實施例中,第二電晶體組130之 路。 、疋否導通第一輸出知184至接地之電性通 %接著參照第1 B圖,其繪示依照本發 的另一絲卩日, •…间,升I不攸既不贫明一較佳實施例
,閘極汲極互接之位階轉換器之電路圖。在第1B p型金屬、氧第ίίΐ圖主最大不同之處在於第一偏壓電晶體Mpl*為 112耦接=第ί!體,且第一偏壓電晶體Mpl*之閘極端 二接曰第二輸出端184,並根據第二輸出端184上之訊 现厌疋疋否導通。 明參照第2 A圖,其繪示依照本發明一較佳實施例的一 種,極共接之位階轉換器之電路圖。第2A圖與第u圖之不 同處在於第一電晶體組1〇〇内之第一輸入電晶體Mni與第一 偏壓電晶體Μη 1 *之耦接關係。 在本實施例中,位階轉換器3〇係電性耦接至電壓源、 第一時脈訊號與第二時脈訊號。此位階轉換器3 〇包括第一 電晶體組100、第二電晶體組130與開關電路14()。 在本實施例中,第一電晶體組丨00包括第一輸入電晶 體Mnl與第一偏壓電晶體Mnl*。此第一輸入電晶體具有 ;及極端104、源極端106、閘極端102與基底1〇8。第一 ^入 電晶體Mnl之没極端104耗接至第一輸出端182,第一輸入
1283391 五、發明說明(9) 電晶體Μη 1之源極端1 06接地,閘極端1 〇2接收並根據第一 時脈訊號決定是否導通第一輸入電晶體Mnl。第一偏壓電 晶體Mnl *具有汲極端114、源極端1 1 6與閘極端1 1 2,第一 偏壓電晶體Mnl*之汲極端114耦接至第一輸入電晶體Mnl之 没極端1 04,源極端1 16耦接至第一輸入電晶體Mnl之基底 1 08,閘極端11 2耦接至第一輸入電晶體Mnl之閘極端1 〇2, 以根據第一時脈訊號決定是否導通第一偏壓電晶體Mn丨*。 第2 B圖是繪示依照本發明一較佳實施例的再一種閘極 共接之位階轉換器之電路圖。第2B圖與第2A圖最大不同之 處在於第一偏壓電晶體jjpi*為p型金屬氧化物半導體,且 第一偏壓電晶體Mpl*之閘極端112耦接至第二輸出端184, 並根據第一輸出端184上之訊號決定是否導通。 請參照第3A至3D圖,其分別繪示依照本發明一較佳實 施例的四種第二電晶體組之電路圖。 在本發明之較佳實施例中,第二電晶體組1 3 〇可以有 多種類型,甚至也可以是習知之基底偏壓電路,但均不以 此為限。 請參照第3A圖,第一種第二電晶體組丨3〇係包括第二 輸入電晶體Mn2與第二偏壓電晶體Mn2*。此第二輸入電晶 體Mn2具有汲極端124、源極端126、閘極端122與基底 128 ’第二輸入電晶體Mn2之汲極端124耦接至第二輸出端 184 ’第二輸入電晶體Mn2之源極端126接地,第二輸入電 晶體Mn2之閘極端1 22接收第二時脈訊號。而第二偏壓電晶 體Mn2*具有汲極端134、源極端136與閘極端132,第二偏
第14頁 1283391 五、發明說明(10) 壓電晶體Mn2*之汲極端134耦接至第二輸入電晶體Mn2之沒 極端124,第二偏壓電晶體Mn2*之源極端136耦接至第二輸 入電晶體Mn2之基底,第二偏壓電晶體Μη2*之閘極端132耗 接至第二輸入電晶體Μη2之閘極端1 22。 請參照第3Β圖,第二種第二電晶體組丨3〇包括第二輸 入電晶體Μη2與苐一偏壓電晶體。此第二輸入電晶體 Μ η 2具有没極知1 2 4、源極端1 2 6、問極端1 2 2與基底1 2 8, 第二輸入電晶體Μη2之沒極端124麵接至第二輸出端184 , 第一輸入電晶體Μη2之源極端126接地,第二輸入電晶體 Μη2之閘極端122接收第二時脈訊號。第二偏壓電晶趙jjn2* 具有汲極端134、源極端136與閘極端132,第二偏壓電晶 體Mn2*之汲極端134耦接至第二輸入電晶體Mn2之閘極端 122,第二偏壓電晶體Mn2*之源極端136耦接至第二輸入電 晶體Mn2之基底128,第二偏壓電晶體Mn2*之閘極端132耗 接至第二輸入電晶體Mn2之汲極端1 24。 請參照第3 C圖,第三種第二電晶體組1 3 〇係包括第二 輸入電晶體Μη 2與第二偏壓電晶體Mp2*。此第二輸入電晶 體Mn2具有汲極端124、源極端126、閘極端122與基底 128,第二輸入電晶體Mn2之汲極端124耦接至第二輸出端 184,第二輸入電晶體Mn2之源極端126接地,第二輸入電 晶體Mn2之閘極端122接收第二時脈訊號。而第二偏壓電晶 體Mp2*具有汲極端134、源極端136與閘極端132 ,第二偏 壓電晶體Mp2*之汲極端134耦接至第二輸入電晶體Mn2之沒 極端124,第二偏壓電晶體Mp2*之源極端136耦接至第二輸 12220twf.ptd 第15頁 1283391 五、發明說明(11) 入電晶體Mn2之基底128,第二偏壓電晶體Mp2*之閘極端 132則可以是耦接至第一輸出端182或第一輸入電晶體Mnl 之閘極端1 0 2。 請參照第3D圖,第四種第二電晶體組丨3〇包括第二輸 入電晶體Mn2與第二偏壓電晶體Mp2*。此第二輸入電晶體 Μη 2具有汲極端124、源極端126、閘極端122與基底128, 第二輸入電晶體^2之汲極端124耦接至第二輸出端184, 第二輸入電晶體^2之源極端〗26接地,第二輸入電晶體 Μη2之閘極端122接收第二時脈訊號。第二偏壓電晶體 具有汲極端134、源極端136與閘極端132,第二偏壓電晶 體Μρ2*之汲極端134耦接至第二輸入電晶體Μη2之閘極端 122,第二偏壓電晶體j|p2*之源極端136耦接至第二輸入電 晶體Μη2之基底128,第二偏壓電晶體邸2*之閘極端132則 可以是耦接至第一輸出端182或第一輸入電晶體Μη1 端 102 〇 請接著參照第4A圖,其繪示依照本發明一較佳實施例 的一種開關電路之電路圖。開關電路14〇包括第一開關電 晶體Mpl與第二開關電晶體Mp2。此第一開關電晶體_且 有汲極端144、源極端146與閘極端142,第一開關電晶體 Mpl之汲極端144耦接至電壓源,第一開關電晶體Mpi之源 極端146耦接至第一輸出端182,第一開關電晶體_之閘 極端142耦接至第二輪出端184。第二開關電晶體劻2 之汲極鈿154耦接至電壓源,第二開關電晶體_之源極端
1283391 五、發明說明(12) 156耦接至第二輸出端184,第二開關電晶體Mp2之閘極端 152麵接至第一輸出端182。 請參照第4 B圖,其繪示依照本發明一較佳實施例的另 一種開關電路之電路圖。在本實施例中,開關電路丨4 〇包 括第一開關電晶體Mpl與第二開關電晶體Mp2。其中,第一 開關電晶體Mpl具有汲極端144、源極端146與閘極端142, 此第一開關電晶體Μ p 1之没極端1 4 4搞接至電壓源,第一開 關電晶體Mpl之源極端146與閘極端142耦接至第一輸出端 182。而第二開關電晶體Mp2具有汲極端154、源極端156與 閘極知152,第一開關電晶體Mp2之沒極端154搞接至電壓 源’第一開關電晶體Mp2之源極端1 56麵接至第二輸出端 1 8 4 ’第一開關電晶體μ p 2之閘極端1 5 2搞接至第一開關電 晶體Mpl之閘極端142。 請繼續參照第丨A圖,若第二電晶體組為第儿圖之第二 電晶體組1 30時,位階轉換器丨〇之動作方式為當第一時脈 訊號為邏輯高電位,第二時脈訊號為邏輯低電位時,第一 輸入電晶體Mnl被導通,第二輸入電晶體Mn2未導通,因此 第一偏壓電晶體Mnl*未導通,第二偏壓電晶體Mn2*導通。 此時,第一輸入電晶體Mnl之基底1〇8為浮接,而 電晶體Mn2之基底128為邏輯低電位。 當訊號開始轉換時,即第一時脈古 為邏輯低電位,第二時脈m沪由邏輟°^同電位轉 :第;與第二偏壓電晶體_ = 通第一輸入電曰曰體Μη2之基底128之電位會被提高,此 Ϊ^ΗΠΙ 12220twf.ptd 第17頁 1283391 五、發明說明(13) _ 時’第二輸入電晶體Mn2擁有較低之臨界電壓,且流經第 二輸入電晶體Mn2的電流將變大,以縮短訊號的轉換時 間。 當訊號轉換完成時’第二輸出端184上之訊號將變為 邏輯低電位,第二偏壓電晶體Mn2*為弱導通(weak 01/ ),第二輸入電晶體Mn2之基底128的電位將會降低。而當 第二輸出端184上之訊號所代表之電位包括〇伏特左右時, 第二偏壓電晶體Mn2*未導通,第二輸入電晶體Mn2之基 128轉為浮接。 一 在本實施例中,若第1B圖之位階轉換器丨2與第3D圖之 第二電晶體組130搭配時,第二偏壓電晶體Mp2*之閘極端 132係耦接至第一輸出端182。其動作方式為當第一時脈訊 號為邏輯高電位,第二時脈訊號為邏輯低電位時,第一輸 入電晶體Mnl被導通,第二輸入電晶體Mn2未導通,因此第 一偏壓電晶體Mpl*未導通,第二偏壓電晶體Mp2*導通。此 時,第一輸入電晶體Mnl之基底108為浮接,而第二輸入電 晶體Mn2之基底1 28為邏輯低電位。 、 S成號開始轉換時,即第一時脈訊號由邏輯高電位轉 為邏輯低電位,第二時脈訊號由邏輯低電位轉為邏輯高電 位時’第二輸入電晶體Mn2與第二偏壓電晶體Mp2*將被導 通’第二輸入電晶體Mn2之基底128之電位會被提高,此 時’第二輸入電晶體Mn2擁有較低之臨界電壓,且流經第 二輸入電晶體Mn2的電流將變大,以縮短訊號的轉換時 間。 、 mm ι^ι 12220twf.ptd 第18頁 1283391 五、發明說明(14) 在本實施例中,隨著第一輸入電晶體Mn丨的逐漸關閉 (未導通),第一輸出端182上之訊號會逐漸轉為邏輯高 電位。此時,第二偏壓電晶體Mp2*為弱導通(weak 〇n )第—輸入電晶體“2之基底128的電位將會降低。而當 第一輸出端182上之訊號所代表之電位包括〇伏特左右時, 第二偏壓電晶體MP2*未導通,第二輸入電晶體Mp2之基底 1 2 8轉為浮接。 一 若第2A圖之位階轉換器30與第3A圖之第二電晶體組 130搭配時,其動作方式為當第一時脈訊號為邏輯高電 位,第二時脈訊號為邏輯低電位時,第一輸入電晶體 與第一偏壓電晶體Mnl*被導通,第二輸入電晶體Mn2盥第 ,偏壓電晶體Mn2*未導通。因此,第一輸出端182上;訊 號為邏輯低電位,第二輸出端184上之訊號為邏輯高電 位。此時,第一輸入電晶體Mnl之基底1〇8為邏輯低電位, 而第二輸入電晶體Mn2之基底128為浮接。 、、當訊號開始轉換時,即第一時脈訊號由邏輯高電位轉 為邏輯低電位,第二時脈訊號由邏輯低電位轉為邏輯高電 位時,第二輸入電晶體Mn2與第二偏壓電晶體Mn2*將被導 通’第二輸出端184上之訊號仍為邏輯高電位,所以第二 輸入電晶體Mn2之基底128之電位會被提高,此時,第二輸 入電晶體Mn2擁有較低之臨界電壓,且流經第二輸入電一晶別 體Mn2的電流將變大,以縮短訊號的轉換時間,直至第: 輸出端184上之訊號為邏輯低電位。 若第2B圖之位階轉換器32與第3C圖之第二電晶體組
1283391 五、發明說明(15) 1 30搭配時,第二偏壓電晶體Mp2*之閘極端丨32接收第一時 脈訊號。位階轉換器32之動作方式為當第一時脈訊號為邏 輯南電位’第一時脈訊號為邏輯低電位時,第一輸入電晶 體Mnl與第一偏壓電晶體Mpl*被導通,第二輸入電晶體Mn2 與第二偏壓電晶體Mp2*未導通。因此,第一輸出端上 之訊號為邏輯低電位,第二輸出端184上之訊號為邏輯高 電位。此時,第一輸入電晶體Mnl之基底108為邏輯低電 位’而第二輸入電晶體Mn2之基底128為浮接。 當訊號開始轉換時,即第一時脈訊號由邏輯高電位轉 為j輯=電:,第二時脈訊號由邏輯低電位轉為邏輯高電 Ϊ蜜;!入電晶刪與第二偏壓電晶卿*將被導 通,第一輸出端184上之訊號仍為邏輯高電位,所以 輸入電晶體Mn2之基底128之電位會被提高,此時,第 入電晶體Mn2擁有較低之臨界電壓 〗= = = :號的轉換時間,直以二 上84上之就為邏輯低電位。 在本發明之較佳實施例中,第、 與第2Β圖,可分別與第3Α圖、第3 : ^第2Α圖 任何一個签一管曰μ 第3C圖與第3D圖中 任何個第一電晶體組13〇作搭配。? 式則與上述之各種搭配的動 、°配時之動作方 耦接關係則亦以上述之各# ^ 1 。另外,搭配時之 化,但均不以此為Ϊ種搭配的輕接關係為基準作變 較佳實施例中,當第一偏麼電晶體μρ1^ ?型金屬乳化物半導體時,除了上述的連接方式之:,1:為 12220twf.ptd 第20頁 1283391 五、發明說明(16) --- 可以採用在閘極端11 2與第一輸出端〗82間電性耦接反相器 的方式為之。 在本發明之較佳實施例中,第一電晶體組〗〇〇、第二 電晶體組130與開關電路140之挺合自當不以上述為限。 綜合以上所述,本發明之仇階轉換器可使整個位階轉 換器的電路更為簡化,而且能達到降低臨界電壓的效果。 因此可在不影響電路原有的功能了,使得訊號轉換時的操 作速度更快。 雖然本發明已以較佳實施例揭露如上,然其並非用以 限定本發明,任何熟習此技藝者,在不脫離本發明之精 和範圍内,當巧·作些許之更動與潤飾,因此本發明之 範圍當視後附之申請專利範圍所界定者為準。 ” 1283391 圖式簡單說明 第1 A圖是繪示依照本發明一較佳實施例的一種閘極汲 極互接之位階轉換器之電路圖。 第1 B圖是繪示依照本發明一較佳實施例的再一種閘極 汲極互接之位階轉換器之電路圖。 第2 A圖是繪示依照本發明一較佳實施例的一種閘極共 接之位階轉換器之電路圖。 第2B圖是繪示依照本發明一較佳實施例的再一種閘極 共接之位階轉換器之電路圖。 第3 A圖是繪示依照本發明一較佳實施例的一種第二電 晶體組之電路圖。 第3B圖是繪示依照本發明一較佳實施例的另一種第二 電晶體組之電路圖。 第3C圖是繪示依照本發明一較佳實施例的再一種第二 電晶體組之電路圖。 第3D圖是繪示依照本發明一較佳實施例的又一種第二 電晶體組之電路圖。 第4 A圖是繪示依照本發明一較佳實施例的一種開關電 路之電路圖。 第4B圖是繪示依照本發明一較佳實施例的另一種開關 電路之電路圖。 第5圖是習知之一種位階轉換器之電路圖。 【圖式標示說明】 10、12、30、32、50 ··位階轉換器 1 0 0 :第一電晶體組
12220twf.ptd 第22頁 1283391 圖式簡單說明 102 M12、122、132、142、152、502、522 '542 ' 5 5 2 :閘極端 104、114、124、134、144、154 '504 > 524 > 544、 5 5 4 :汲極端 106 -116、126、136 > 146、156、506、526、546、 5 5 6 :源極端 108、128、508、528 :基底 1 3 0 :第二電晶體組 14 0 :開關電路 182 :第一輸出端 184 :第二輸出端 510 :第一基底偏壓電路 512、514、532、534 :緩衝器 518、538 :輸入端 516、536、560 :輸出端 530 :第二基底偏壓電路
Mnl :第一輸入電晶體
Mn2 :第二輸入電晶體
Mnl*、Mpl* :第一偏壓電晶體
Mn2*、Mp2* :第二偏壓電晶體
Mpl ·第一開關電晶體
Mp2 :第二開關電晶體
12220twf.ptd 第23頁

Claims (1)

1283391
六、申請專利範圍 1 · 一種位階轉換器,係電性耦接至一電壓源、一第一 時脈訊號與一第二時脈訊號,該位階轉換器包括' · -開關電路’具有-第一輸出端與一第二輪出端,接 收一電壓源; 一第一電晶體組,包括: ^ 一第一輸入電晶體,具有汲極端、源極端、閘極 端與基底,該第一輸入電晶體之汲極端耦接至該第一輸出 端,該第一輸入電晶體之源極端接地,該第一輸入電晶體 之閘極端接收該第一時脈訊號;以及 ^ —第一偏壓電晶體,具有汲極端、源極端與閘極 知,該第一偏壓電晶體之汲極端耦接至該第一輸入電晶體 之閘極端,該第一偏壓電晶體之源極端耦接至該第一輸入 電晶體之基底,該第一偏壓電晶體之閘極端耦接至該第一 輸出端與該第二輸出端其中之一;以及
接 至 一第二電晶體組,一端電性耦接於該第二輸出端,另 接地,以根據該第二時脈訊號決定導通該第二輸出 地之電性通路與否。 開關電:申包:專利範圍第1項所述之位階轉換器,其中該 钫钕一第一開關電晶體,具有汲極端、源極端與閘極端, μ 一開關電晶體之汲極端耦接至該電壓源,該第一 電晶體,源極端與閘極端耦接至該第一輸出端;以及歼 -第二開關電晶體,具有汲極端、源極端 該第二開關電晶體之汲極端耦接至該電壓源, = /禾一開關
12220twf.ptd 第24頁 1283391 六、申請專利範圍 電晶體之源極端痛 之閘極端輕接至 =第二輸出端,該第二開關電晶體 3如φ Ϊ Ϊ違4 一開關«晶體之閘極端。 開關電路^專利範圍第1項所述之位階轉換器,其中該 該第-開關電1曰曰體’具有沒極端、源極端與閘極端, 電晶體二接至該電麼源,該第-開關 之閉:端耗接至該第二;出端輪=,該第-開關電晶體 該第=匕電=極端具端, Φ a ^ ^ ^ ^ ^ 久征舾祸接至該電壓源,該第二開關 二:端:;一至= 4·如申請專利範圍第1項所述之位階轉換器,其中该 第二電晶體組包括: 、β 一第二輸入電晶體,具有汲極端、源極端、閘極端與 广底,該第二輸入電晶體之汲極端耦接至該第二輸出端, 該第二輸入電晶體之源極端接地,該第二輸入電晶體之閘 極端接收該第二時脈訊號;以及 s 一第二偏壓電晶體,具有汲極端、源極端與閘極端, 該第二偏壓電晶體之汲極端耦接至該第二輸入電晶體之閘 極端,該第二偏壓電晶體之源極端耦接至該第二輸入電晶 體之基底,該第二偏壓電晶體之閘極端耦接至該 曰曰 電晶體之汲極端與該第一輸出端其中之一。人一雨入 5‘如申請專利範圍第4項所述之位階轉換器,其中冬 12220twf.ptd 第25頁 1283391 六、申請專利範圍 入電晶體、該第二偏壓電晶體為N型金屬氧化糾 輪 丰J體時,該第二偏壓電晶體之閘極端係耦接至該第 入電晶體之汲極端。 贫楚6二如申請專利範圍第4項所述之位階轉換器,其中卷 Ϊ曰ί I入電晶„Ν型金屬氧化物半導體,該第二偏; ^ 、、i金屬氧化物半導體時,該第二偏壓電晶體之 閘極端係耦接至該第一輸出端。 體之 7 ·如申凊專利範圍第1項所述之位階轉換器,其中談 第二電晶體組包括: Λ 一第二輸入電晶體,具有汲極端、源極端、閘極端與 基底,該第二輸入電晶體之汲極端耦接至該第二輸出端/,、 該第一輸入電晶體之源極端接地,該第二輸入電晶體之閘 極端接收該第二時脈訊號;以及 一第一偏壓電晶體,具有汲極端、源極端與閘極端, 該第一偏壓電晶體之沒極端麵接至該第二輸入電晶體之汲 極端’該第二偏壓電晶體之源極端耦接至該第二輸入電晶 體之基底,該第二偏壓電晶體之閘極端耦接至該第二輸入 電晶體之閘極端與該第一輸入電晶體之閘極端其中之一。 8 ·如申請專利範圍第7項所述之位階轉換器,其中當 該第二輸入電晶體、該第二偏壓電晶體為Ν型金屬氧化物 半導體時,該第二偏壓電晶體之閘極端係耦接至該第二輸 入電晶體之閘極端。 9 ·如申請專利範圍第7項所述之位階轉換器,其中當 該第二輸入電晶體為Ν型金屬氧化物半導體,該第二偏壓
12220twf.ptd 第26頁 1283391 六、申請專利範圍
電晶體為p型金屬氧化物半導體時,該第二偏壓電晶體之 閘極端係耦接至該第一輸入電晶體之閘極端。 1 〇 · —種位階轉換器,電性耦接至一電壓源、一第— 時脈訊號與一第二時脈訊號,該位階轉換器包括: 一開關電路,具有一第一輸出端與一第二輸出端, 收一電壓源; ^ 一第一電晶體組,包括: 一第一輸入電晶體,具有汲極端、源極 極端與基底,該第一輪入電晶體之汲極端耦接至該 出端,該第一輸入電晶體之源極端接地,該第一輸 體之閘極端接收該第一時脈訊號;以及 山^ 一第一偏壓電晶體,具有汲極端、源極端 端、,該第一偏壓電晶體之汲極端耦接至該第一輸入 之,極端,該第一偏壓電晶體之源極端耦接至該第 電晶體之基底,該第一偏壓電晶體之閘極端接收該 脈訊號與該第二時脈訊號其中之一;以及 一第二電晶體組,一端電性耦接於該第二輸出 一端接地,以根據該第二時脈訊號決定導通該第二 至接地之電性通路與否。 一 1 1 ·如申凊專利範圍第1 0項所述之位階轉換 該開關電路包括: ° 第一輪 入電晶 與閘極 電晶體 一輪入 第一 Hi 端 ,另 輪出端 其中 第開關電日日體’具有沒極端、源極端盘間技 該第一開關電晶體之汲極端耦接至該電壓源,該j端, 電晶體之源極端與閘極端耦接至該第一輸出端,·以2開關
1283391 六、申請專利範圍 #笛_ ί二開關電晶體,具有汲極端、源極端與閘極端, °電曰ί: Γ晶體之汲極端耦接至該電壓源,㉟第二開關 之:極端耦接至該第二輸出端’該第二開關電晶體 ^耗接至該第一開關電晶體之閘極端。 1 2 ·如申請專利範圍第丨〇項所述之位階轉換器,i 該開關電路包括: 八 第開關電晶體,具有汲極端、源極端與閘極端, 二 開關電晶體之汲極端耦接至該電壓源,該第一開開 電晶體之源極端轉接至該第一輸出端,該第一 = 之問,端輕接至該第二輸出端;以及 "日日趙 • 第一開關電晶體,具有汲極端、源極端與閘極端, 該第一開關電晶體之汲極端耦接至該電壓源,該第二 電晶體之源極端耦接至該第二輸出端,該第二開關電B曰 之閘極端耦接至該第一輸出端。 曰曰 1 3 ·如申請專利範圍第丨〇項所述之位階轉換器,其 該第二電晶體組包括: ’、 一第,輸入電晶體,具有汲極端、源極端、閘極端與 基底,該第二輸入電晶體之汲極端耦接至該第二輪出端了 該第二輸入電晶體之源極端接地,該第二輸入電晶體 極端接收該第二時脈訊號;以及 一第二偏壓電晶體,具有汲極端、源極端與閘極端, 該第二偏壓電晶體之汲極端耦接至該第二輸入電晶體之 極端,該第二偏壓電晶體之源極端耦接至該第二輸入二 體之基底,該第二偏壓電晶體之閘極端耦接至該第二輸入 12220twf.ptd 第28頁 1283391 六、申請專利範圍 電晶體之汲極端與該第一輸出端其中之一。 ^ 14·如申請專利範圍第13項所述之位階轉換器,其中 當該第二輸入電晶體、該第二偏壓電晶體為N型金屬氧化 物半導體時,該第二偏壓電晶體之閘極端係耦接至該第二 輸入電晶體之没極端。 w 15·如申請專利範圍第丨3項所述之位階轉換器,其中 :&第一輸入電晶體為N型金屬氧化物半導體,該第二偏 壓電晶體為P型金屬氧化物半導體時,該第二偏壓電 之閘極端係耦接至該第一輸出端。 16.如申請專利範圍第1〇項所述之位階轉換器,里 该第二電晶體組包括: ,、〒 A底一輸入電晶體,具有汲極端、源極端、閘極端與 ί第二^第一輸入電晶體之汲極端耦接至該第二輸出“, ^端:晶體之源極端接地,該第二輸入電晶體之閘 極鳊接收該第二時脈訊號;以及 乙閘 哕笛:f ^偏壓電晶體,具有没極端、源極端與閘極端, 2" 一墾電晶體之汲極端耦接至該第二輸入電Β|Λ> 壓電晶體之源極端搞接至該第 電曰曰,之閘極端與該第一輸入電晶體之閘極端其中之^ 當該第二^入μ 16x1所述之位階轉換器’其中 該第二偏壓電晶體之間極端係輕接Λ第 輸入電晶體之閘極端。 聊條主落弟一 麵 第29頁 12220twf.ptd 1283391 六、申請專利範圍 1 8.如申請專利範圍第1 6項所述之位階轉換器,其中 當該第二輸入電晶體為N型金屬氧化物半導體,該第二偏 壓電晶體為P型金屬氧化物半導體時,該第二偏壓電晶體 之閘極端係耦接至該第一輸入電晶體之閘極端。
12220twf.ptd 第30頁
TW092133794A 2003-12-02 2003-12-02 Level shifter TWI283391B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW092133794A TWI283391B (en) 2003-12-02 2003-12-02 Level shifter
US11/004,044 US7265582B2 (en) 2003-12-02 2004-12-02 Level shifter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW092133794A TWI283391B (en) 2003-12-02 2003-12-02 Level shifter

Publications (2)

Publication Number Publication Date
TW200519818A TW200519818A (en) 2005-06-16
TWI283391B true TWI283391B (en) 2007-07-01

Family

ID=34709530

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092133794A TWI283391B (en) 2003-12-02 2003-12-02 Level shifter

Country Status (2)

Country Link
US (1) US7265582B2 (zh)
TW (1) TWI283391B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347926A (ja) * 2002-05-30 2003-12-05 Sony Corp レベルシフト回路、表示装置および携帯端末
JP4829844B2 (ja) * 2007-06-20 2011-12-07 パナソニック株式会社 パルス合成回路
US9654108B2 (en) * 2008-01-11 2017-05-16 Intel Mobile Communications GmbH Apparatus and method having reduced flicker noise
US7622954B2 (en) * 2008-02-26 2009-11-24 Standard Microsystems Corporation Level shifter with memory interfacing two supply domains
CN104900263B (zh) * 2014-03-04 2019-03-29 中芯国际集成电路制造(上海)有限公司 存储器及其驱动电路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6002290A (en) * 1997-12-23 1999-12-14 Sarnoff Corporation Crisscross voltage level shifter
US6274070B1 (en) * 1998-08-07 2001-08-14 Aisin Seiki Kabushiki Kaisha Methods of producing resin moldings
US6300796B1 (en) * 1999-02-19 2001-10-09 Zilog, Inc. High voltage PMOS level shifter
US6275070B1 (en) * 1999-09-21 2001-08-14 Motorola, Inc. Integrated circuit having a high speed clock input buffer
GB9926070D0 (en) * 1999-11-03 2000-01-12 Sgs Thomson Microelectronics Complementary logic circuit
US6407579B1 (en) * 2000-01-20 2002-06-18 Koninklijke Philips Electronics N.V. Fast high voltage level shifter with gate oxide protection
US6414536B1 (en) * 2000-08-04 2002-07-02 Robert L. Chao Electrically adjustable CMOS integrated voltage reference circuit
US6414534B1 (en) * 2001-02-20 2002-07-02 Taiwan Semiconductor Manufacturing Company Level shifter for ultra-deep submicron CMOS designs
JP2003069353A (ja) 2001-08-24 2003-03-07 Toshiba Corp 差動増幅回路および液晶表示装置駆動用半導体集積回路
JP3865689B2 (ja) 2002-01-15 2007-01-10 松下電器産業株式会社 レベルシフト回路
JP3905401B2 (ja) * 2002-03-13 2007-04-18 富士通株式会社 半導体集積回路
US7027056B2 (en) * 2002-05-10 2006-04-11 Nec Electronics (Europe) Gmbh Graphics engine, and display driver IC and display module incorporating the graphics engine
TW565910B (en) * 2002-10-24 2003-12-11 Amic Technology Corp Negative voltage switch and related flash memory for transmitting negative voltage with triple-well transistors
JP3687648B2 (ja) * 2002-12-05 2005-08-24 セイコーエプソン株式会社 電源供給方法及び電源回路
US6864718B2 (en) * 2003-02-20 2005-03-08 Taiwan Semiconductor Manufacturing Company Charge pump level converter (CPLC) for dual voltage system in very low power application

Also Published As

Publication number Publication date
US7265582B2 (en) 2007-09-04
US20050146370A1 (en) 2005-07-07
TW200519818A (en) 2005-06-16

Similar Documents

Publication Publication Date Title
TWI362169B (zh)
TW546615B (en) Display device having an improved voltage level converter circuit
TW200416514A (en) Pulse output circuit, shift register and electronic equipment
TW201133441A (en) Shift register
TW200832323A (en) Power supplying and discharging circuit
TWI283391B (en) Level shifter
CN103236245B (zh) 移位寄存器单元、移位寄存器和显示装置
Wu et al. A highly stable biside gate driver integrated by IZO TFTs
Choi Enhancement of current driving capability in data driver ICs for plasma display panels
TW200945782A (en) Inverter circuit
CN110570799B (zh) Goa电路及显示面板
CN111600463B (zh) 单向导通电路及应用其的开关电源
JP2903838B2 (ja) クロックドインバータ回路
JP2004072829A5 (zh)
TW201210195A (en) Level shifter and related apparatus
JP3962383B2 (ja) 電圧シフト回路
CN203179555U (zh) 移位寄存器单元、移位寄存器和显示装置
US6229405B1 (en) Low-voltage oscillation amplifying circuit
US12424161B2 (en) Driving circuit, driving method and display device
TWI231648B (en) High output voltage transfer apparatus
Hong et al. DC–DC converters using indium gallium zinc oxide thin film transistors for mobile display applications
TWI286733B (en) Amplifier circuit
CN104464658B (zh) 基于低温多晶硅半导体薄膜晶体管的goa电路
JPH06283979A (ja) レベルシフタ回路
CN101986379B (zh) 脉冲输出电路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees