TWI283049B - Cavity down ball grid array package - Google Patents
Cavity down ball grid array package Download PDFInfo
- Publication number
- TWI283049B TWI283049B TW091118508A TW91118508A TWI283049B TW I283049 B TWI283049 B TW I283049B TW 091118508 A TW091118508 A TW 091118508A TW 91118508 A TW91118508 A TW 91118508A TW I283049 B TWI283049 B TW I283049B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- heat
- wafer
- opening
- metal
- Prior art date
Links
Classifications
-
- H10W40/10—
-
- H10W90/701—
-
- H10W70/682—
-
- H10W70/685—
-
- H10W72/075—
-
- H10W72/551—
-
- H10W72/884—
-
- H10W72/951—
-
- H10W74/00—
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
1283049 五、發明說明(1) 構,#晶穴朝T型球格陣列式封裝結 晶穴朝下型球柊I 、種可以提高電性品質及降低雜訊之 近I取格陣列式封裝結構。 品也相二來世,隨因著而電/技術的曰新月異,高科技電子產 斷推陳佈新,然 ^性化、功能性更佳之電子產品不 勢設計,以据:ρ ί種產品無不朝向輕、薄、短、小的趨 成,電子封裝扮—=舒適的使用。而-個電子產品的完 種,比如是^3者重要的角色,而電子構裝的型態有多 形式、球;=引聊封裝(Dual 1㈠inePackage,DIP) 種封裝形= 一般/Λ子封構Λ的格陣列(BGA)封裝形式係為 電性黏著材f ^ ^ 哀形式係透過貼帶或其他非導 _上=片以其背面貼附於基板之晶片座(die 之接點電性Lt 1吏晶片之焊塾(bonding pad)與基板 多個銲ϋίϊι 一封裝材料包覆晶片、導線、接點,而 可以透過rt板之植球接點上,使得上述之BGA構裝 由於對1路電性連接。上述之BGA封裝結構 其所可以容响Μ 2局(layout)係呈現為矩陣之形式,因此 封裝。 對外電路佈局之數目較多,適合高密度的 提高H在/曰人體±積縮小的同時’由於元件的積集度 而必須考:::㈣時単位φ積的發熱量相對地增加,因 貝考I政熱性的問題。就BGA封裝領域而言,晶穴朝
9389twf. Ptd 第6頁 1283049 五、發明說明(2) 二3袼1 車列式封裝(CaVity D〇Wn BaU Grid Αγγ#, 熱基材散熱效率甚佳’此乃由於晶片之背面直接接觸散 ,透過散熱基材將熱直接傳導至 外界為經常運用的封裝結構。 穿第1,其緣示習知晶穴朝下型球格陣列式封 1^(Γ勺i 思圖。一晶穴朝下型球格陣列式封裝結構 1=括-散熱基材"〇、一基板120、一晶片16〇、複數條 V、、、 〇、一封裝材料1 8 0及多個焊球1 9 0。基板1 2 0且有1' 土,m及對應之一第二表則…基板12〇係藉有由 黏著材質192,以其第一表面122貼附到散熱基材丨1〇 上。基板120係由四層金屬層132、134、136、138及三芦 介電層142、144、146交互疊合而成,且基板12〇還具有曰多 個貫孔126及一開孔128,貫孔126及開孔128均貫穿基板 120,並且在貫孔126中還形成一金屬131,使四層金屬層 13 2、1 3 4、1 3 6、1 3 8可以相互間電性連接,而開孔j 2 8中 係可以谷納晶片1 6 0。而基板1 2 〇還具有二層焊罩層丨5 2、 154,分別形成於基板120之第一表面122及基板之第二表 面124,而焊罩層154具有多個開口156,以暴露出位在最 上層的金屬層132,而暴露出的金屬層132係定義為多個接 點130、133,其中接點133係位在開孔丨28的周圍區域。一 般而a,在基板120之結構中,最底部之金屬層138還包括 一接地板139(ground plane),以作為電性接地之用,其 中接地板139係類似平面的樣式 八 曰曰 片160具有一主動表面162及對應之一背面164 曰曰
1283049 五、發明說明(3) 片1 6 0還具有多個晶片接點1 6 6,係位在晶片i 6 〇之主動表 面162上。晶片160係位於開孔128中,並藉由一黏著層 194 ’以其背面164貼附到散熱基材11〇上。每一導線1 了〇之 一端係與晶片接點1 6 6電性連接,而每一導線丨7 〇之另一端 係與基板1 2 0之接點1 3 3電性連接。封裝材料1 § 〇係填充於 基板120之開孔128中,並且包覆晶片160、導線17〇及接點 1 3 3。焊球1 9 0係形成在基板1 2 0之接點1 3 〇上,並且透過焊 球190,基板120可以與一外界電路(未繪示)電性連接。
在上述的晶穴朝下型球格陣列式封裝結構1 〇 〇中,由 於接地板139的平面面積必須要小於基板12〇之平面面積, 然而在接地板1 39甚小時,往往會發生雜訊的現象。尤其 在現今的封裝設計中,均追求輕薄短小的趨勢,一旦將基 的平面面積縮小時,則接地板139的平面面積勢必隨 =縮小,以致減少電磁遮蔽(shielding)之面積,此時便 今^產生雜訊。另外,針對射頻(radi〇 fre叩ency)電路 =:,在運作時會產生輻射,而輻射會影響到雜訊的產 A ^ ί是接地板139的面積減小時,則藉由接地板13Θ所形 的处六蔽(ShielCHng)之面積亦會減小,此時抗雜訊 ΰ iln ^曰降低,進而產生許多雜訊的干擾源,影響到晶
球袼陣㈤目的之—就是純供—種日日日穴朝飞 單^式封裝結構,可以提高其抗雜訊的能力。 陣列式的目的之二就是在提供一種晶穴朝下型封 式封裝結構,其具有甚佳的散熱效能。
1283049 五、發明說明(4) 為達成本發明之上 下型球格陣列式封 丈和其他目的,提出一種晶穴朝 板、一晶片、複數條ΐΪ ’至少包括—散熱基材、一基 具有一第—表面及對封裝材料及多個焊球。基板 面貼附於散埶其奸μ 弟一表面,基板係以其第一表 基板並暴露出;埶基材而f板還具有-開孔,開孔係貫穿 片接點係:背面,晶片還具有多個晶 板之開孔中,並且曰片孫動表面上,而晶片係配置在基 -導線之—端係盥Γ =以其背面貼附於散熱基材上。每 係與基板電性連接曰。曰封2電性連接,每一導線之另-端 片及導線,而焊球係配置在基板之第二表面上。匕覆曰曰 電材質依'本Λ明V:佳實施例,其中基板係藉由-導 」:4其第一表面貼附於散熱基材上,而基板係萨由 路:構體及一介電結構體所構成 : 體係^於介電結構體中,而介t結構 =構 :,暴f出金屬線路結構體,且導電材質係填充於開: 中=與金屬線路結構體電性連接,基板係透過導 ^政,、、、基材電性連接。此外’散熱基材的材質主要貝 銅,而散熱基材還包括-金屬層,係 金屬層的材質係為錄。另外,藉由i板: 材係與一接地端電性連接。 欣熱基 綜上所述’本發明之晶穴朝下型球格陣列式封 構,由於散熱基材可以與基板之接點電性連接,而作<為〜
1283049 五、發明說明(5) 性接地的功能,並且散熱基材的平面面積亦甚大,其係大 於晶片加上基板的平面面積,故可以大幅降低雜訊干擾源 的產生。再者,由於晶片係藉由黏著層,以其背面直接貼 附到散熱基材上,因此晶片所產生的熱可以快速地傳導至 散熱基材上,故其具有甚佳的散熱效能。 為讓本發明之上述和其他目的、特徵、和優點能更 明顯易懂,下文特舉較佳實施例,並配合所附圖式,作詳 細說明如下: 圖不之標不纟兄明. I 0 0 ··晶穴朝下型球格陣列式封裝結構 II 0 :散熱基材 120 :基板 1 2 2 ··第一表面 1 2 4 :第二表面 1 2 6 ·•貫孔 128 ··開孔 1 3 0 :接點 131 :金屬 132 :金屬層 1 3 3 :接點 134 :金屬層 1 3 6 :金屬層 138 :金屬層 1 3 9 :接地板
9389twf.ptd 第10頁 1283049 五、發明說明(6) 142 介 電 層 144 介 電 層 146 介 電 層 152 焊 罩 層 154 焊 罩 層 156 開 π 160 晶 片 162 主 動 表 面 164 背 面 166 晶 片 接 點 170 導 線 180 封 裝 材 料 190 焊 球 192 黏 著 材 質 194 黏 著 層 300 晶 穴 朝 下 型 球 格陣列式封裝結構 302 承 載 器 310 散 熱 基 材 312 第 一一 表 面 314 第 二 表 面 316 主 體 318 金 屬 層 320 基 板 321 金 屬 線 路 結 構 體
9389twf.ptd 第11頁 1283049 五、發明說明(7) 322 第 一 表 面 323 介 電 結 構體 324 第 表 面 326 貫 孔 328 開 孔 330 接 點 331 金 屬 332 金 屬 層 333 接 點 334 金 屬 層 336 金 屬 層 337 接 點 338 金 屬 層 339 接 地 板 342 介 電 層 344 介 電 層 346 介 電 層 352 焊 罩 層 354 焊 罩 層 356 開 σ 358 開 口 360 晶 片 362 主 動 表 面 364 背 面
9389twf.ptd 第12頁 1283049
366 晶 片 接 點 370 導 線 380 封 裝 材 料 390 焊 球 392 導 電 材 質 394 黏 著 層 實施例 晶穴:下參^^ ’其繪示本發明第一較佳實施例的-種 曰八朝下生球格陣列式封裝結構之剖面 一曰+ & 下型球格陣列式封裝結構3 /材圖。一日曰其、 玻· 導線370、一封裝材料380及多個焊 3=有Ϊ Γ10比如是類似平板狀的樣式,散熱基材 乂二ο:ί:ΐ:312及對應之一第二表面314,而散熱 : '、 a316及一金屬層318所構成,金屬層318 係位在主體316上,形成在散熱基材31G之第二表面314 上,其中主體316的材質比如是銅,金屬層318的材質比如 是鎳,如此藉由金屬層318可以防止主體316氧化。 基板3 20具有一第一表面322及對應之一第二表面 324,而基板320係藉由一導電材質392,以其第一表面322 貼附到散熱基材310之第一表面312上。基板32〇係由四層 金屬層332、334、336、338及三層介電層342、344、346 交互疊合而成,且基板320還具有多個貫孔326及一開孔 328 ’貫孔326及開孔328均貫穿基板320,並且在貫孔326
9389twf.ptd 第13頁 1283049 五、發明說明(9) 中還形成一金屬331,使四層金屬層332、334、336、338 可以相互間電性連接,而開孔3 2 8中係可以容納晶片3 6 〇。 一般而言,在基板320之結構中,最底部之金屬層338還包 括一接地板339,以作為電性接地之用,其中接地板339係 類似平面的樣式。而基板320還具有二層焊罩層352、 354,分別形成於基板320之第一表面322及基板之第二表 面324,而焊罩層354具有多個開口356,以暴露出位在最 上層的金屬層332 ’而暴露出的金屬層332係定義為多個接 點3 3 0、3 3 3 ’其中接點3 3 3係位在開孔3 2 8的周圍區域。另 外’焊罩層352具有多個開口 358,以暴露出位在最下層的 金屬層338,而暴露出的金屬層338係定義為多個接點 3 3 7 ’其中接點3 3 7可以與接地板3 3 9電性連接,並且暴露 出金屬層338的表面係朝向散熱基材31〇。而導電材質392 會填充於開口 358中,與接點337電性連接,如此透過導電 材質392可以使基板120與散熱基材110電性連接。其中基 板320、導電材質392及散熱基材31〇係構成一承載器3〇2", 用以承載晶片360,並且透過承載器302可以使晶片36〇與 一外界電路(未繪示)電性連接,而透過導電材質392可以 使基板3 2 0固定到散熱基材3 1 〇,並使基板3 2 〇與散熱基材 3 1 0電f生連接。簡έ之,基板3 2 〇係由一金屬線路結構體 3 2 1及一介電結構體3 2 3所構成,金屬線路結構體3 2丄係交 錯於介電結構體323中,其中金屬線路結構體321係由金屬 層332、334、336、338及位在貫孔326中的金屬331所構 成而)1電結構體323係由介電層342、344、346及焊罩層
1283049 五、發明說明(10) 352、354所構成。
晶片360具有一主動表面362及對應之一背面364,晶 片3 6 0還具有多個晶片接點3 6 6,係位在晶片3 6 0之主動表 面362上。晶片3 60係位於開孔3 28中,並藉由一黏著層 3 94,以其背面364貼附到散熱基材310之第一表面312上。 每一導線370之一端係與晶片接點3 66電性連接,而每一導 線3 7 0之另一端係與基板3 2 0之接點3 3 3電性連接。封裝材 料380係填充於基板320之開孔328中,並且會包覆晶片 360、導線370及接點333。焊球39〇係形成在9基板之接 點330上,並且透過焊球390,基板32〇可以與外界電路電 在上述的晶穴朝下型球格陣列式封裝結構3〇〇中,法 基⑽0可以與接點337電性連接,而作為電性接糾 曰/:犮 面積亦甚大,其係大於 日日片360加上基板32〇的平面面積, m湄的吝斗士、甘戍扣丄 敌了以大幅降低雜訊干 擾源的產生’尤其應用在射頻電路 更為明顯。 电丁钌展上,其效澤
另外,在最底層之金屬層338亦 的製作,其接地板339的功能由散接地板339 可以大幅縮減基板32〇的體積及製;;=310所取代,如^ 型球格陣列式封裳結構300更為_、:本:而使晶穴朝下 此外,在晶穴朝下型球格陣.=小。 於晶片360係藉由黏著層394,以/]式封裝結構300中,t 熱基材3 1 0上,因此晶片3 6 〇所產 :3 6 4直接貼附到散 的…、可以快速地傳導j 1283049
五、發明說明(π) 散熱基材3 1 0上’故晶穴:朝下型球袼陣列式封裝結構3 〇 〇會 具有甚佳的散熱效能。 然而,本發明之散熱基材3 1 〇並非僅限於作為電性接 地的功能’亦可以將散熱基材310與電源端電性連接,而 作為電源平面。 絲上所述,本發明至少具有下列優點: 1. 本發明之晶穴朝下型球格陣列式封裝結構,由於 散熱基材可以與基板之接點電性連接’而作為電性接地的 功能’並且散熱基材的平面面積亦甚大,其係大於晶片加 上基板的平面面積,故可以大幅降低雜訊干擾源的1生。σ 2. 本發明之晶穴朝下型球格陣列式封裝結構,由於 =片曰,藉由黏著層’以其背面直接貼附到散熱基材上,因 此甜片所產生的熱可以快速地傳導至散熱基 有甚佳的散熱效能。 故具 雖然本發明已以多個較佳實施例揭露如上, 明:任何熟習此技藝者…脫離V發明 作些許之更動與潤•,因此本發明 之保遵乾圍备視後附之申請專利範圍所界定者為準。 1283049 圖式簡單說明 第1圖繪示習知晶穴朝下型球格陣列式封裝結構的剖 面示意圖。 第2圖繪示本發明第一較佳實施例的一種晶穴朝下型 球格陣列式封裝結構之剖面示意圖。 9389twf.ptd 第17頁
Claims (1)
1283049
種晶穴朝下型球格陣列式封裝結構,至少包 括 一散熱基材; 一基板,該基板具有一第一表面及對應之一第二表 面,該基板係以其該第一表面貼附於該散熱基材上,而該 基板還具有一開孔,該開孔係貫穿該基板並暴露出該散熱 基材,並且該基板具有一金屬線路結構體及一介電結構 體’該金屬線路結構體係交錯於該介電結構體中,而該介 電結構體具有至少一開口,暴露出該金屬線路結構體了暴 露出遠金屬線路結構體的表面係朝向該散熱基材; 一 f電材質,電性連接該金屬層與該散熱基材; 一晶片,該晶片具有一主動表面及對應之一背面, 該晶片還具有複數個晶片接點,係配置在該晶片之該主動 表面上,而該晶片係配置在該基板之該開孔中,並且該晶 片係以其該背面貼附於該散熱基材上; 曰曰 點之一電性連接 連接; 一封裝材料 該些導線;以及 複數個焊球 複數條導線,每一該些導線之一端係與該些晶片接 母一该些導線之另一端係與該基板電性 係填充於該開孔中,以包覆該晶片及 係配置在該基板之該第二表面上。 切九如雄申請專利範圍第1項所述之晶穴朝下型球格陣列 :衣、,其中該基板係藉由該導電材質,以苴該第— 表面貼附於該散埶其分 π 4道干u ^ 弟 月文熱基材上,且忒導電材質還填充於該開口
mm
9389twf.ptd 第18頁 1283049
3.如申請專利範圍第1項所述之晶穴朝下型球袼陣列 式封裝結構,其中該散熱基材的材質包括銅。 4·如申請專利範圍第1項所述之晶穴朝下型球袼陣列 式封裝結構’其中該散熱基材還包括一金屬層,係形成在 該散熱基材之一表面上,該金屬層的材質係為鎳。 5.如申請專利範圍第1項所述之晶穴朝下型球格陣列 式封裝結構,其中藉由該基板,該散熱基材係與一接地 電性連接。
6·如申請專利範圍第1項所述之晶穴朝下型球袼陣列 式封裝結構,其中該金屬線路結構體係至少由複數層金屬 層所構成,該些金屬層相互間電性連接,而該介電結構體 之該開口係暴露出距離該散熱基材最近之該金屬層。 7 · —種承載器,至少包括: 一散熱基材;
一基板,該基板係貼附於該散熱基材上,並且該基 板具有一金屬線路結構體及一介電結構體,該金屬線路結 構體係交錯於該介電結構體中,而該介電結構體具有至少 一開口,暴露出該金屬線路結構體,暴露出該金屬線路結 構體的表面係朝向該散熱基材;以及 一導電材質,電性連接該金屬層與該散熱基材。 8 ·如申請專利範圍第7項所述之承載器,其中該基板 係藉由該導電材質貼附於該散熱基材上,且該導電材質還 填充於該開口中。
1283049 六、申請專利範圍 9.如申請專利範圍第7項所述之承載器,其中該散熱 基材的材質包括銅。 1 (K如申請專利範圍第7項所述之承載器,其中該散 熱基材還包括一金屬層,係形成在該散熱基材之一表面 上,該金屬層的材質係為鎳 Π.如申請專利範圍第7項所述之承載器,其中藉由 該基板,該散熱基材係與一接地端電性連接。 1 2.如申請專利範圍第7項所述之承載器,其中該金 屬線路結構體係至少由複數層金屬層所構成,該些金屬層 相互間電性連接,而該介電結構體之該開口係暴露出距離 該散熱基材最近之該金屬層。
9389twf.ptd 第20頁
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW091118508A TWI283049B (en) | 2002-08-16 | 2002-08-16 | Cavity down ball grid array package |
| US10/250,006 US6828687B2 (en) | 2002-08-16 | 2003-05-28 | Cavity down ball grid array package structure and carrier thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW091118508A TWI283049B (en) | 2002-08-16 | 2002-08-16 | Cavity down ball grid array package |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TWI283049B true TWI283049B (en) | 2007-06-21 |
Family
ID=31713637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW091118508A TWI283049B (en) | 2002-08-16 | 2002-08-16 | Cavity down ball grid array package |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6828687B2 (zh) |
| TW (1) | TWI283049B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7038305B1 (en) * | 2003-07-15 | 2006-05-02 | Altera Corp. | Package for integrated circuit die |
| US8125076B2 (en) * | 2004-11-12 | 2012-02-28 | Stats Chippac Ltd. | Semiconductor package system with substrate heat sink |
| TWI246760B (en) * | 2004-12-22 | 2006-01-01 | Siliconware Precision Industries Co Ltd | Heat dissipating semiconductor package and fabrication method thereof |
| US7429799B1 (en) | 2005-07-27 | 2008-09-30 | Amkor Technology, Inc. | Land patterns for a semiconductor stacking structure and method therefor |
| US20110085304A1 (en) * | 2009-10-14 | 2011-04-14 | Irvine Sensors Corporation | Thermal management device comprising thermally conductive heat spreader with electrically isolated through-hole vias |
| US8867223B2 (en) | 2011-08-26 | 2014-10-21 | Dell Products, Lp | System and method for a high retention module interface |
| US8937376B2 (en) | 2012-04-16 | 2015-01-20 | Advanced Semiconductor Engineering, Inc. | Semiconductor packages with heat dissipation structures and related methods |
| US8704341B2 (en) | 2012-05-15 | 2014-04-22 | Advanced Semiconductor Engineering, Inc. | Semiconductor packages with thermal dissipation structures and EMI shielding |
| CN103871997B (zh) * | 2012-12-14 | 2017-05-03 | 常熟东南相互电子有限公司 | 电子组装体 |
| KR102192356B1 (ko) | 2013-07-29 | 2020-12-18 | 삼성전자주식회사 | 반도체 패키지 |
| EP3557608A1 (en) * | 2018-04-19 | 2019-10-23 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Packaged integrated circuit with interposing functionality and method for manufacturing such a packaged integrated circuit |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2828053B2 (ja) * | 1996-08-15 | 1998-11-25 | 日本電気株式会社 | 半導体装置 |
| JP2001144203A (ja) * | 1999-11-16 | 2001-05-25 | Mitsubishi Electric Corp | キャビティダウン型bgaパッケージ |
| US6469897B2 (en) * | 2001-01-30 | 2002-10-22 | Siliconware Precision Industries Co., Ltd. | Cavity-down tape ball grid array package assembly with grounded heat sink and method of fabricating the same |
| CN1460293A (zh) * | 2001-04-09 | 2003-12-03 | 株式会社住友金属电设备 | 散热型bga封装及其制造方法 |
| TW506093B (en) * | 2001-06-21 | 2002-10-11 | Advanced Semiconductor Eng | Cavity down ball grid array package and its manufacturing process |
-
2002
- 2002-08-16 TW TW091118508A patent/TWI283049B/zh not_active IP Right Cessation
-
2003
- 2003-05-28 US US10/250,006 patent/US6828687B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6828687B2 (en) | 2004-12-07 |
| US20040032022A1 (en) | 2004-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6650006B2 (en) | Semiconductor package with stacked chips | |
| TW436997B (en) | Ball grid array semiconductor package and method for making the same | |
| TWI353047B (en) | Heat-dissipating-type semiconductor package | |
| TWI253701B (en) | Bump-less chip package | |
| KR20080031119A (ko) | 반도체 장치 | |
| TW200913862A (en) | Circuit board structure having heat-dissipating structure | |
| JPH08335782A (ja) | 多層基板 | |
| TWI283049B (en) | Cavity down ball grid array package | |
| CN103383931A (zh) | 具有复合基材的电子系统 | |
| TW200423345A (en) | Thermal-conductive substrate package | |
| JP2004031650A (ja) | リードレスパッケージおよび半導体装置 | |
| CN101322450B (zh) | 具有内部散热结构的ic封装 | |
| TW200416989A (en) | Semiconductor device and method therefor | |
| TW200529387A (en) | Chip package structure | |
| TWI239603B (en) | Cavity down type semiconductor package | |
| TW201110250A (en) | Package substrate structure and method of forming same | |
| JP3519285B2 (ja) | 半導体装置 | |
| TW200416988A (en) | Package and manufacturing method thereof | |
| JPH08264688A (ja) | 半導体用セラミックパッケージ | |
| JP2008085002A (ja) | 半導体装置およびその製造方法 | |
| JPH0897336A (ja) | 半導体装置 | |
| TWI252728B (en) | Heat dissipating circuit board and method for fabricating the same | |
| JP2004039911A (ja) | 電子部品の放熱装置 | |
| TW201227908A (en) | Embedded electronic device package structure | |
| JP2001267460A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MK4A | Expiration of patent term of an invention patent |