TWI282121B - Method for fabricating contact pad of semiconductor device - Google Patents
Method for fabricating contact pad of semiconductor device Download PDFInfo
- Publication number
- TWI282121B TWI282121B TW092119415A TW92119415A TWI282121B TW I282121 B TWI282121 B TW I282121B TW 092119415 A TW092119415 A TW 092119415A TW 92119415 A TW92119415 A TW 92119415A TW I282121 B TWI282121 B TW I282121B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- hard mask
- forming
- contact
- pattern
- Prior art date
Links
Classifications
-
- H10D64/011—
-
- H10W72/90—
-
- H10P14/24—
-
- H10P14/271—
-
- H10P14/2905—
-
- H10P14/3238—
-
- H10P14/3411—
-
- H10W20/057—
-
- H10W20/069—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
1282121 玫、發明說明: 曼^明所屬之技術領域 本發明係關於一半導體記憶裝置,更特定言之,係關於 種使用一自我對準接觸(self align contact ; SAC)來製造 一接觸塾之方法。 先前技俯 在半導體裝置中’自我對準接觸(self align contact; SAC) 墊的作用係將基板的導電區域(如源極/汲極接面)與底部 電極或位元線電連接。 月確。之’因為半導體裝置開始要求薄於1q〇 nm之極薄 線寬’故引入了採用氟化氬(ArF)爐光源的微影蝕刻處理。 圖1係评爲式電子顯微鏡(scanning electron microscopy; SEM)知、片’其說明了由說化氬微影姓刻處理形成的半導體 裝置之圖案。 參照圖1 ’複數個隔離圖案以預定間隔置放。而一氟化氬 型的光阻,如環晞順丁烯二酸酐(Cycl〇〇lefin-Maleic Anhydnde ; COMA)或者丙晞酸,在自我對準接觸蝕刻過程 中’對氟氣的抗蝕性極弱,因此會引起圖案(該等圖案在圖 式中以參考數字「10」表示)的失真。 為避免圖案1 〇的失真,當形成接觸孔圖案時,在絕緣層( 如氧化層)上使用諸如多晶矽層或氮化矽層的硬光罩,在此 情況下’光阻圖案只在圖案化硬光罩時,才充當蝕刻光罩 0 圖2係知為式電子顯微鏡(scanning electron microscopy ;
86590.DOC 1282121 SEM)照片,其說明了有—接觸整形成其上的半導體裝置的 俯視圖與斷面圖。 參照圖2,其中置有複數個線形的閑極電極圖案2〇,複數 個接觸墊21形成於閘極電極圖案2〇之間。 同時,在使用石更光罩實施自我對準接觸姑刻I理的方法 中,右在用於形成接觸孔的導電材料沈積前,纟將硬光罩 移除,則會出現-凹穴,若將多晶石夕用作接觸塾導電材料 i則在SAC㈣後,-開口部分因在接觸墊導電材料沈積前 實施了硬光罩或清洗處理而藉由該濕式姓刻擴大,亦會在 诸如夕曰曰碎的導電材料沈積的過程中出現空隙或接缝^。 且清洗處理會將硬光罩提高。 另-方面’在實施形成自我對準接觸之方法後,人們還 積極開發了 -種選擇性羞晶生長(selective epitaxiai抑磁 ;SEG)的方法作為形成接觸塾的方法,若採用選擇性系晶 生長:法形成接觸墊,則該方法在減少⑴倍的接觸電阻( 在線寬小於(Μ μιη的技術中)方面,較藉由使用傳統多晶珍 沈積形成接觸墊的方法具有優勢。 圖3Α與3Β為曲線圖,其代表了使用選擇性羞晶生長方法 形成的接觸塾與使用多晶石夕沈積形成的接觸塾之間的單元 電阻。 圖3 A係曲線圖,其說明了單元電阻⑽/丁:)對累積可能 性的大小,參照該圖,使用選擇性蟲晶生長方法形成的接 =塾⑷通常存在於單元電阻2()(贿⑽下,而使用傳統多 晶矽沈積方法形成的接觸塾⑻不存在於單元電阻
86590.DOC 1282121
底邵,因此得知,單元電阻(A)小於單元電阻(B)。 圖4係掃描式電子顯微鏡照彳,其說曰月了在使用選擇性羞 晶生長方法形成接觸墊過程中異常的矽生長。 參照圖4,因為使用選擇性磊晶生長方法形成的薄膜在生 長處理期間引起不規則矽生長,故會出現諸如矽叢集的裝 置缺陷,參考數字「40」代表藉由在SEG生長中打破選擇性 而形成的一塊矽。該矽塊在如下處理中係缺陷的源頭,從 而引起了裝置的故障。 此外’由選擇性磊晶生長方法生長的矽磊晶層具有一個 問題係’當絕緣層(如氧化層)上的硬光罩(如多晶矽)具有成 角形狀(如刻面)生長的趨勢並在形成絕緣層的隨後步驟中 在絕緣層中引起空隙時,會出現在硬光罩頂部選擇性系晶 生長的過度生長。 因此’當使用選擇性羞晶生長方法形成接觸墊時,需要 一保護接觸塾中不規則碎生長的處理方法。 發明内容
86590.DOC 1282121 因此,本發明的一目的係提供一種方法,用以形成有效 的、極薄的圖案,且用以製造半導體裝置的接觸墊,當使 用選擇性暴晶生長(selective epitaxial gr〇wth ; SEG)的方法 在接觸墊上形成矽層時,能抑制硬光罩頂部異常的過度生 長。 依據本發明的一個方面,可提供一種用以製造半導體裝 置接觸塾之方法’該方法包括如下步驟:在一碎基板上形 成複數個相鄰的導電層圖案;在該等導電層圖案的一頂部 上形成一絕緣層;在該絕緣層上沈積一充當一硬光罩的材 料層;在該硬光罩材料層上的該等導電層圖案之間形成一 光阻圖案’從而形成一接觸孔;藉由使用該光阻圖案作為 一银刻光罩來蝕刻該硬光罩材料層以形成該硬光罩,從而 定義用以形成一接觸的一區域;移除該光阻圖案;藉由使 用遠硬光罩作為一蝕刻光罩來蝕刻該絕緣層而將該矽基板 暴路’從而形成一開口部分;在該開口部分上形成一聚合 物層,藉由實施一回蝕處理移除該硬光罩與該聚合物層以 暴露該碎基板;以及在該已暴露矽基板上形成—接觸墊。 實施方式 下文中將參考附圖詳細說明本發明的一項較佳具體實施 例。 圖5 A至5G係斷面圖,其說明了一種用以依據本發明的一 項較佳具體實施例製造半導體裝置接觸墊之方法;下文中 將參考附圖詳細說明本發明的該較佳具體實施例。 首先,如圖5A,所示,一具有預定組態之導電圖案係形
86590.DOC 1282121 成於矽基板50上,該基板具有不同元 以=質接?(圖中未顯示)以形成半導體=區氧化層Μ 極圖案1電圖案包括—^線、—金騎路或-閘極電 依據本發明的—項較佳具體 該製造程序,例如,當 :又中將汗細說明 。 ^ %圖木為閘極圖案的情況下 氧tr 積導電層(其中-閘極絕緣層(未顯示)為 广晶H切化轉或類似物之_)以及具有氮化 =^的硬光罩絕緣層後,“使用—光罩形成閘極電極 圖二來貫施微影姓刻處理,從而形成一I電層52與一硬光 罩53之結構堆疊的一閘極電極圖案。 此後,蝕刻終止層54沿著導電圖案的輪廓薄薄地沈積。 較佳的係,蚀刻終止層54係由氮氧切層或氮化物層(如 氮化矽)構成,以避免在隨後的自我對準接觸蝕刻中導電層 圖术的損失,並能藉由保護氧化層的絕緣層的姓刻選擇性 而獲得蚀刻輪廓。 如圖5B所示,沈積的絕緣層55足夠填充閘極電極圖案之 間的空間。 較佳的係’絕緣層5 5作為氧化層係選自由硼鱗矽酸鹽玻 璃(boro phospho silicate glass ; BPSG)層、硼矽玻璃(boro silicate glass,BSG)層、磷♦酸鹽玻璃(ph〇spho silicate glass ,PSG)層、咼密度電漿(high density plasma ; HDP)氧化層 、四乙基硬故鹽(tetra ethyl ortho silicate,· TEOS)層或高級
S6590.DOC -10- 1282121 平坦化層(advanced planarization layer ; APL)層或類似物所 組成之群組。 在下述步驟中,硬光罩材料層56a沈積於絕緣層55的頂部 ’以克服在下述自我對準接觸蝕刻處理中,光阻圖案易遭 受損害的敍刻特徵。 此處’當硬光罩材料層56a係由絕緣材料層構成時,較佳 的係使用碳化矽、一未掺雜多晶矽層、一氮化矽層或一氮 氧化矽層,而當硬光罩材料層56a係由導電材料層構成時, 較佳的係使用鎢層、矽化鎢層或掺雜多晶矽層。 隨後,硬光罩材料層56a上形成了作為單元接觸光罩的光 阻圖案57,以形成接觸墊後,硬光罩56a藉由使用作為光罩 的光阻圖案57來蝕刻硬光罩材料層56a,從而定義了接觸形 成區域。 另一方面’在光阻圖案57與硬光罩材料層56a之間的介面 上形成一底邵抗反射塗層(b〇tt〇m anti refiective coating; BARC)的處理出於簡化圖式之目的而省略了。 形成光阻圖案57的步驟藉由使用氟化氬(ArF)微影蝕刻處 理貫犯,在本發明的較佳具體實施例中,由於絕緣層55藉 由使用光阻圖案5 7作為姓刻光罩間接|虫刻,從而可將光阻 圖案57的失真降至最小。 在本發明的較佳具體實施例中,儘管光阻層圖案57為T 形,其可使用如條形的不同類型的光阻層圖案。 隧後’藉由實施光阻剥離處理將光阻層圖案57移除後, 使用傳統自我對準接觸步驟蝕刻硬光罩56b形成開口部分
86590.DOC 1282121 58,作為暴露蝕刻終止層54的蝕刻光罩。 圖5D所示的係藉由自我對準接觸處理形成開口部分58 的程序的斷面圖。 上述自我對準接觸㈣處理採用了 —在傳統自我對準接 觸蝕刻處理中使用的配方,即使用了包含以氣的電聚。 如圖5E所示,在隨後步驟中,藉由沈積足夠的聚合物層 59掩埋開口邵分58,從而將開口部分58與硬光罩56b覆蓋。 在本發明的較佳具體實施例中,聚合物層59係藉由使用 一低介電材料絲或諸如光阻層的有機材料聚合物,使矽基 板50在移除硬光罩56b的回蚀處理中免受侵姓。 此後,藉由實施乾式蝕刻或濕式蝕刻方法的回蝕處理, 移除硬光罩56b與聚合物層59,移除蝕刻終止層54使開口部 分擴大’隨後’實施預清洗處理。 如圖5F所示,在下一步中,藉由應用選擇性磊晶生長方 法至開口邵分58(其上的開口部分已擴大)使矽磊晶層6〇a 生長。 更明確言之,藉由在10托耳至200托耳壓力,8〇〇〇c至 1000°C溫度下形成並控制氣體DCS(SiH2Cl2)/HCl/H2與氣體 ΡΗνΗ2之間的分壓率〇·4至〇·8,從而使矽磊晶層6〇a從暴露 的梦基板50中生長出來。 另一方面,如上所述,可採用沈積多晶矽的方法來代替 選擇性磊晶生長方法。 隨後’在回姓或化學機械抛光(chemical mechanical polishing ; CMP)處理中,移除矽磊晶層60a從而形成複數個 86590.DOC -12· 1282121 與相鄭接觸墊60b隔離的接觸塾6〇b。 圖5G係-斷面圖,其說明了藉由平坦化複數個接觸墊 60b從而將複數個接觸墊6〇b與閘極硬光罩53隔離之程序。 如上所述,本發明能藉由在自我對準接觸處理中使用硬 光罩與在接觸墊形成導電層形成前,移除硬光罩,來避免 底部的凹穴,從而避免使用選擇性蟲晶生長方法形成接觸 墊的過程中,SEG矽的異常過度生長。 觸塾形成過程中,使 制在矽層的形成過程 從而產生改善半導體 而且上述之本發明預期能藉由在接 用選擇性磊晶生長(SEG)的方法來抑 中因矽的異常過度生長導致之損壞, 裝置良率之出色效果。 …發明係根據特定具體實施例作說明,但孰悉此, :術者應很'楚,在不背離如下令請專利範圍所定義之名 發明的精神與範疇的情況下,^ ^ ^ ^ ^ ^ ^ ^ ^ ^ 圖式簡單化 了作不同的變化和修改。 明=考附圖並結合較佳具體實施例之說明,本發 述及其他目的及特徵將顯而易見,其中: 圖1係掃描式電子顯微鏡(scanning elect · SEM)照片,其說明 ^ § electron microscopy ; 裝置之圖案; 亂化虱微影蝕刻處理形成的半導體 圖2係评描式電子顯微鏡阳以) 墊形成其上的半導髀 …、片’其說明了有-接 卞令缸裝置的俯視圖與 圖3A與3B為曲線圖,其〃 ^ 形成的接觸墊盥使 曰 用選擇性磊晶生長方 /、用夕日曰矽沈積形成的接觸墊之間的單
86590.DOC -13- 1282121 電阻; 圖4係掃插式雷早 m 土 〜破鏡照片,其說明了在使用選擇性羞 时生長万法形成接觸墊 圖5⑷g係斷面圖,龙=的異常的碎生長;以及 體實施例製造半導、/明了—録據本發明的較佳具 、· 、干泽把裝置接觸墊之方法。 1_式代-^UL說明 10 圖案 20 閘極電極圖案 21 接觸塾 22 接縫 50 碎基板 51 場區氧化層 52 導電層 53 硬光罩 54 姓刻終止層 55 絕緣層 56a 硬光罩材料層 56b 硬光罩 57 光阻圖案 58 開口部分 59 聚合物層 60a 石夕羞晶層 60b 接觸塾
86590.DOC -14-
Claims (1)
1282121 拾、申請專利範圍: 1 · ~種用以製造一半導體裝置的一接觸塾之方法,該方法 包括以下步騾: 在一矽基板上形成複數個相鄰的導電層圖案; 在該等導電層圖案的一頂部上形成一絕緣層; 在該絕緣層上沈積一充當一硬光罩之材料層; 在該硬光罩材料層上的該等導電層圖案之間形成一 光阻圖案以形成一接觸孔; 藉由使用該光阻圖案作為一钱刻光罩來蚀刻該硬光 罩材料層以形成該該硬光罩’從而定義一用以形成一接 觸之區域; 移除該光阻圖案; 藉由使用該硬光罩充當一蝕刻光罩來蝕刻該絕緣層 ,以將該S夕基板暴露,從而形成一開口部分; 在該開口部分上形成一聚合物層; 藉由實施一回蝕方法將該硬光罩與該聚合物層移除 ’從而將該矽基板暴露;以及 在建暴露的矽基板上形成一接觸塾。 申明專利範圍第1項之方法,其中該導電層圖案包括 —閘極電極圖案、-位元線圖案或一金屬、線路中的任何 —項。
如申請專利範圍第1 的步.驟中,藉由使用 形成該光阻圖案。 員之方,其中在形成該光阻圖案 一氟化氬(ArF)光阻與一氟化氬光源 86590.DOC 1282121 4.如申請專利範圍第1項之方法,其中該硬光罩材料層包 括一絕緣材料層,其可選自Sic層:^未摻雜多晶矽層 、一氮化碎層或一氮氧化♦層之任何一項。 5 ·如申請專利範圍第1項之方法,其中該絕緣材料層形成 的厚度在約400A與約2000A之間。 6·如申請專利範圍第i項之方法,其中該硬光罩材料層包 括一導電材料層,其可選自一鎢層、一矽化鎢層或一摻 雜多晶矽層中的任何一項。 如申明專利範圍第i項之方法,其進一步包括用一有機 材料來形成-底部弧形層之步驟。 如申叫專利範圍第i项之方法,其中該接觸整係一掺雜 多晶碎層。
86590.DOC -2-
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0085124A KR100471401B1 (ko) | 2002-12-27 | 2002-12-27 | 반도체소자의 콘택 패드 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200411758A TW200411758A (en) | 2004-07-01 |
| TWI282121B true TWI282121B (en) | 2007-06-01 |
Family
ID=32653169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW092119415A TWI282121B (en) | 2002-12-27 | 2003-07-16 | Method for fabricating contact pad of semiconductor device |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6916733B2 (zh) |
| KR (1) | KR100471401B1 (zh) |
| CN (1) | CN1260777C (zh) |
| TW (1) | TWI282121B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI250558B (en) * | 2003-10-23 | 2006-03-01 | Hynix Semiconductor Inc | Method for fabricating semiconductor device with fine patterns |
| KR100695417B1 (ko) | 2003-12-22 | 2007-03-15 | 주식회사 하이닉스반도체 | 미세 패턴 형성이 가능한 반도체 장치 제조 방법 |
| KR100685677B1 (ko) * | 2004-09-30 | 2007-02-23 | 주식회사 하이닉스반도체 | 반도체 소자 제조 방법 |
| KR101146956B1 (ko) * | 2005-10-07 | 2012-05-23 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조방법 |
| JP4799189B2 (ja) * | 2006-01-24 | 2011-10-26 | 株式会社東芝 | 半導体装置の製造方法 |
| KR100743651B1 (ko) * | 2006-05-24 | 2007-07-27 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 형성방법 |
| US9070639B2 (en) * | 2011-03-23 | 2015-06-30 | Globalfoundries Inc. | Shrinkage of critical dimensions in a semiconductor device by selective growth of a mask material |
| JP6268725B2 (ja) * | 2013-03-18 | 2018-01-31 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
| CN104241189B (zh) * | 2013-06-13 | 2017-09-26 | 华邦电子股份有限公司 | 沟槽的制造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3305211B2 (ja) * | 1996-09-10 | 2002-07-22 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| US5854127A (en) * | 1997-03-13 | 1998-12-29 | Micron Technology, Inc. | Method of forming a contact landing pad |
| US6037211A (en) * | 1997-05-05 | 2000-03-14 | Vanguard International Semiconductor Corporation | Method of fabricating contact holes in high density integrated circuits using polysilicon landing plug and self-aligned etching processes |
| JP2002514004A (ja) * | 1998-05-01 | 2002-05-14 | セシュー ビー デス | 化学蒸着によって堆積された酸化物/有機ポリマー多層薄膜 |
| US6261968B1 (en) * | 2000-02-04 | 2001-07-17 | United Microelectronics Corp. | Method of forming a self-aligned contact hole on a semiconductor wafer |
| US6329251B1 (en) * | 2000-08-10 | 2001-12-11 | Taiwan Semiconductor Manufacturing Company, Ltd | Microelectronic fabrication method employing self-aligned selectively deposited silicon layer |
-
2002
- 2002-12-27 KR KR10-2002-0085124A patent/KR100471401B1/ko not_active Expired - Fee Related
-
2003
- 2003-07-16 TW TW092119415A patent/TWI282121B/zh not_active IP Right Cessation
- 2003-09-11 US US10/660,299 patent/US6916733B2/en not_active Expired - Fee Related
- 2003-12-03 CN CNB2003101197038A patent/CN1260777C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6916733B2 (en) | 2005-07-12 |
| KR20040058743A (ko) | 2004-07-05 |
| KR100471401B1 (ko) | 2005-03-10 |
| CN1512547A (zh) | 2004-07-14 |
| US20040127024A1 (en) | 2004-07-01 |
| TW200411758A (en) | 2004-07-01 |
| CN1260777C (zh) | 2006-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6077733A (en) | Method of manufacturing self-aligned T-shaped gate through dual damascene | |
| JP4094073B2 (ja) | 半導体装置を製作する方法 | |
| USRE45232E1 (en) | Method of forming a contact plug for a semiconductor device | |
| US6033962A (en) | Method of fabricating sidewall spacers for a self-aligned contact hole | |
| JPH08330305A (ja) | 半導体装置の絶縁膜形成方法 | |
| CN1282103A (zh) | 用多晶硅掩模和化学机械抛光制造不同栅介质厚度的工艺 | |
| JPH1055981A (ja) | 集積回路デバイスを製造する際にWSixの異常酸化を防止しかつ均質WSix形成によりSiを供給する方法 | |
| JP2001358214A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4014902B2 (ja) | 半導体装置の製造方法 | |
| TWI282121B (en) | Method for fabricating contact pad of semiconductor device | |
| US6723655B2 (en) | Methods for fabricating a semiconductor device | |
| US6346366B1 (en) | Method for making an advanced guard ring for stacked film using a novel mask design | |
| TWI892174B (zh) | 具蝕刻停止層之半導體結構及其製造方法 | |
| US20020072217A1 (en) | Method for improving contact reliability in semiconductor devices | |
| KR100475025B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| US7135407B2 (en) | Method of manufacturing a semiconductor device | |
| JP3543504B2 (ja) | 半導体装置の製造方法 | |
| JP2702007B2 (ja) | 半導体装置の製造方法 | |
| US7358197B2 (en) | Method for avoiding polysilicon film over etch abnormal | |
| KR100321693B1 (ko) | 티타늄실리사이드를이용한반도체소자의게이트전극및비트라인형성방법 | |
| KR100307968B1 (ko) | 플러그폴리를 갖는 반도체장치의 층간절연막 형성방법 | |
| KR100927394B1 (ko) | 선택적 에피택셜 성장 방식을 이용한 반도체소자 및 그제조 방법 | |
| KR100445063B1 (ko) | 반도체 소자의 커패시터 형성 방법 | |
| JP2002016134A (ja) | 半導体装置の製造方法 | |
| KR100275116B1 (ko) | 반도체소자의커패시터형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |