[go: up one dir, main page]

TWI280615B - Semiconductor device and fabrication method for the same - Google Patents

Semiconductor device and fabrication method for the same Download PDF

Info

Publication number
TWI280615B
TWI280615B TW094105308A TW94105308A TWI280615B TW I280615 B TWI280615 B TW I280615B TW 094105308 A TW094105308 A TW 094105308A TW 94105308 A TW94105308 A TW 94105308A TW I280615 B TWI280615 B TW I280615B
Authority
TW
Taiwan
Prior art keywords
major surface
semiconductor wafer
die bonding
semiconductor
die
Prior art date
Application number
TW094105308A
Other languages
English (en)
Other versions
TW200532785A (en
Inventor
Hideo Numata
Chiaki Takubo
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of TW200532785A publication Critical patent/TW200532785A/zh
Application granted granted Critical
Publication of TWI280615B publication Critical patent/TWI280615B/zh

Links

Classifications

    • H10P72/74
    • H10W90/00
    • H10P72/743
    • H10P72/7434
    • H10W72/01304
    • H10W72/01323
    • H10W72/073
    • H10W72/07337
    • H10W72/07352
    • H10W72/075
    • H10W72/321
    • H10W72/381
    • H10W72/884
    • H10W74/00
    • H10W90/20
    • H10W90/231
    • H10W90/291
    • H10W90/732
    • H10W90/734
    • H10W90/754

Landscapes

  • Die Bonding (AREA)

Description

1280615 , (1) 7 九、發明說明 【發明所屬之技術領域】 本發明係關於半導體裝置及其製造方法。 r· 【先前技術】 近年來,對於安裝在一卡片狀薄型封裝來說,較薄的 半導體晶片是較佳的,且能在多重半導體晶片上提供很小 φ 的安裝面積。然而,當運送或切割個別的半導體晶片時, 會產生晶圓裂縫或在底面產生缺口,這些是在切割一薄晶 圓時可能會產生的問題,其中此薄晶圓係藉由硏磨一裝置 形成的晶圓側之正對側(底面)而製成的。 早已提出一種硏磨前的切割方法(DBG),做爲盡力防 止變薄的半導體晶片所產生的晶圓裂縫或底面缺口之方法 (參閱日本先行公開專利申請案第2 0 0 2 - 1 1 8 0 8 1號案、日 本先行公開專利申請案第2003 - 1 473 00號案) • 藉由DBG方法所製造的一半導體裝置U0係顯示於 圖1A中,且圖1B中亦顯示一半導體裝置120。圖1A所 " 示的半導體裝置110包含:一佈線基底106、第一與第二 ^ 半導體晶片1 0 1 a,1 0 1 b、一間隔物1 1 3、晶粒接合片(材 質)104,以及連接到第一與第二半導體晶片101a,101b之 佈線1 12a,l 12b。上述第一半導體晶片101a在正對著佈線 基底106的第一主要表面上具有晶粒接合片104,且一半 導體元件係形成在正對著第一主要表面的第二主要表面 : 上。於是,上述第二半導體晶片1 01 b在正對著佈線基底 -4 - 1280615 . (2) 導體 。具 在第 著佈 1 a係 在佈 使第 ]113 一種 成小 102 對著 至此 合片 晶粒 對著 個別 ,且 106的第三主要表面上具有晶粒接合片104,且一半 元件係形成在正對著第三主要表面的第四主要表面上 有與間隔物1 1 3相同的寬度之晶粒接合片1 04,係夾 一與第二半導體晶片101 a,10 lb之間,且接合到正對 線基底106的第一主要表面上。第一半導體晶片1〇 經由形成在第一主要表面上的晶粒接合片104而安裝 線基底106上。第二半導體晶片101b的黏附方式係 > 三主要表面正對著第一半導體晶片1 0 1 a,且使間隔物 被夾在兩者之間。 以下,將參考圖2A到2G及圖3 A到3F來說明 先前半導體裝置所用的製造技術。 (i)首先,如圖2A所示,將藉由DBG方法分割 方塊形狀的半導體晶片101,安裝至一表面保護片 上,使得此裝置成形面(第一或第二主要表面)能夠正 此表面保護片102。 I (Π)其次,如圖2B所示,將晶粒接合片104安裝 半導體晶片101上,且如圖2 C所示,除去晶粒接 104的突出部104c。 (iii)如圖2D所示,在將晶粒接合片翻轉之後, 接合片104係接合到一片108上,使得此片108會正 晶粒接合片104。之後,藉由剝掉表面保護片102, 半導體晶片1 〇 1的黏附面會被改變至此片1 〇 8的一側 連結至晶粒接合片104。 (iv)如圖2E所示,具有晶粒接合片104的半導體晶 1280615 . 粒接合 片 108 由於係 以剝落 艮顯示) 許具有 一半導 線基底 接合片 3B所 保第一 有一空 接合片 一佈線 經由間 體晶片 一佈線 片1 ο 1係使用一先前技術以紫外光照射。因此,晶 材質1 04b的紫外線照射部位會產生硬化,而與此 整合成一體。同時’晶粒接合片1 〇 4的剩餘部位, _ 位於半導體晶片1 〇 1的後面,所以仍保持黏性而可 下來。 (v) 如圖2F所示,當使用運送夾頭(在圖形中5 在箭頭所示的方向中拾起半導體晶片1 〇 1時,僅允 φ 晶粒接合片1 〇4的一半導體晶片1 ο 1被拾起。 (vi) 如圖3A所示,將一半導體晶片1(H如第 體晶片1 0 1 a —樣經由晶粒接合片1 〇4而安裝在佈 106上;如圖3B所示,將一間隔物1 13a經由晶粒 104而安裝在第一半導體晶片104上。此時,如圖 示,安裝具有預定寬度的間隔物1 1 3 a,以便能確 半導體晶片1 0 1 a與第二半導體晶片1 0 1 b之間具 隙。如此能在佈線接合期間防止佈線1 1 2 a與晶粒 # l〇4a產生接觸,這一點將於稍後說明。 (vii) 如圖3C所示,第一半導體晶片101a係與 • 1 12a接合在一起。 ^ (viii)如圖3D所示,第二半導體晶片101b係 隔物113a與晶粒接合片104而安裝在第一半導 1 0 1 a 上。 (iv)如圖3E所示,第二半導體晶片l〇lb係與 1 1 2 b接合在一起。 (X)之後,如圖3F與1A所示,藉由以一封裝材質 (4) 1280615 111進行封裝’可以製造半導體裝置n〇° 然而,在圖2F所示的拾起每一半導體晶片101之步 驟中,很不容易將晶粒接合片1 〇4的未硬化部分從合倂有 該片1 0 8的晶粒接合片之硬化部分1 〇4b剝落下來。換句 話說,難以選擇性地拾起每個附著於晶粒接合片104的半 導體晶片1 〇 1。 爲了解決上述問題,藉由先前技術’半導體晶片101 II 會從片108的下方藉由一針114等物而向上推擠’如圖 2G所示,藉此放鬆並與允許片108剝落下來,且然後移 除晶粒接合片的硬化部分l〇4b。 而且,根據早期的技術,由於難以控制晶粒接合片 1 04的位置,所以晶粒接合片1 04係附著跨越半導體裝置 101的整個底面。因此,附著於第二半導體晶片l〇lb底 面的晶粒接合片1 04會從間隔物1 1 3 a突出去,如圖3 D所 示。形成一較厚的間隔物1 1 3 a,以便防止佈線1 1 2 a與此 Φ 突出的晶粒接合片l〇4a產生接觸。因此,佈線層的數量 越多時,半導體裝置就越厚。 • 【發明內容】 本發明的一型態之特徵在於一種半導體裝置的製造方 法,此方法包含以下步驟: 將第一半導體晶片安裝於一佈線基底上; 接口 一間隔物,該間隔物具有第一主要表面及正對著 第一主要表面的第二主要表面,使得第一主要表面可以接 1280615 - 觸第~半導體晶片;及 將具有比第一主要表面更大的第三主要表面之第二半 導體晶片,藉由一晶粒接合材質而接合至第二主要表面 上,此晶粒接合材質係選擇性地形成於第三主要表面的一 部分上。 本發明的一型態之特徵在於一種半導體裝置,包含: ~佈線基底; • 第一半導體晶片,係安裝在該佈線基底上; 一間隔物,具有接合到第一半導體晶片上的第一主要 表面,與正對著該第一主要表面的第二主要表面; 一晶粒接合材質,係放置在該第二主要表面上;及 第二半導體晶片,具有比第一半導體晶片更大的第三 主要表面,與正對著該第三主要表面的第四主要表面,且 使該第三主要表面的中心與間隔物接合在一起,使得此晶 粒接合材質僅會與第三主要表面的一部分產生接觸。第三 ® 主要表面的中心會與間隔物接合在一起,使得此晶粒接合 材質僅可與第三主要表面的一部分產生接觸。 為 【實施方式】 以下將根據附圖說明本發明的幾個實施例,然而,本 發明並未侷限於此。要知道的是,在圖形中具有相同或類 似功能的部位會標示相同或類似的參數,至於其相關說明 則予以省略。 根據本發明一實施例的半導體裝置1 〇,如圖4 A所 1280615 - 示’包含:一佈線基底6 ;第一半導體晶片! a,係藉由一 晶粒接合材質4 a而安裝在該佈線基底6上;一間隔物, 具有第一主要表面,係藉由該晶粒接合材質4 a接合到第 • 一半導體1 a ; —晶粒接合材質4 c,係接合到正對著該第 一主要表面的第二主要表面;及第二半導體晶片,具有比 間隔物13a的第一半導體晶片更大的第三主要表面,與正 對著該第三主要表面的第四主要表面。 鲁 在此’晶粒接合材質4c係接合至第三主要表面的中 心,使得間隔物1 3 a僅會與第二半導體晶片1 b的第三主 要表面之一部分產生接觸。在第一與第二半導體晶片la 與1 b,多數半導體元件係被合倂到正對著佈線基底的第 二與第三主要表面上或內部。 根據本實施例的半導體裝置1 0包括接合到個別第一 與第二半導體晶片la與lb之佈線12a與12b,亦具有經 由間隔物1 3 a而安裝半導體晶片1 a與1 b,以及藉由封裝 • 材質1 1來封裝的佈線l2a與l2b。 用於晶粒接合材質4的材質並未受到限制,具有晶粒 % 接合所需特性的先前技術晶粒接合材質,就可以用作爲晶 ' 粒接合材質4。可以使用熱硬化型或紫外線硬化型材質來 作爲晶粒接合材質4 ;更明確地說,最好所使用的材質’ 其潤濕能力與觸變性等特性可適用於篩網印刷術。晶粒接 合材質4的組成與黏性可以根據熟知此項技術者的知識來 選擇。也可以根據一選定硬化型的晶粒接合材質4,來選 : 擇適當的晶粒接合材質硬化(或半硬化)法。例如’可以使
1280615 (7) 用熱硬化或紫外線硬化等方式來作爲硬化法,要知 任何一種方法均可以使用。 以下將說明本發明一實施例的半導體裝置1 〇 方法’而同時參考圖5的DBG方法及圖3與4的 法。 (1)製備一晶圓 9,係合倂有在一表面(第四主要 上形成的半導體元件。如圖5 A所示,形成多數凹 紋)9a ’這些凹穴係從所製成的晶圓9之第四主要表 伸到一預定深度內。如圖5 B所示,將一表面保護片 定至晶圓9的第四主要表面。因此,晶圓9的第三注 面’就是圖5 B所示的表面保護片2所固定的表面, 表面予以硏磨,以便分割成薄片。因此,如圖 5 C戶/ 薄方塊狀半導體晶片1係藉由DBG方法來製成的, 這些晶片每個由於其厚度之故可能會含有極微小的晶 縫與底面缺口。 (ii)如圖6A所示,將一篩網印刷金屬罩3放置於 體晶片1的第三主要表面上。在此金屬罩3中形成多 窗,致使晶粒接合材質4可以塗至以下的區域,就是 半導體晶片1的第二主要表面之周圍區域。如此可A 黏接處理時,防止晶粒接合材質4免於突出半導體 1。之後,在箭頭所示的方向上移動一刮刀5,且將 接合材質4經由金屬罩3而塗在半導體晶片1上, 6B所示。透過上述步驟,如圖6C所示,便會在半_ 片1的第二主要表面上,能使晶粒接合材質4的形形 的是 製造 造方 表面) t (溝 面延 2固 要表 將此 示的 所以 圓裂 半導 數視 含有 晶粒 晶片 晶粒 如圖 體晶 描繪 -10- 1280615 (8) 得與金屬罩3內視窗的形狀相同。 (iii)之後,使塗到半導體晶片1上的晶粒接合 產生半硬化。 (iv) 在半導體晶片翻轉過來且將其附著於此戶 後,表面保護片2會剝落,且然後半導體晶片1的 會改變至此片8,如圖6D所示。 (v) 之後,如圖6 E所示,使用一運送夾頭(圖 顯示)等物來捕捉附著於晶粒接合材質4的每一半 片1。 (v i)如圖4 A所示,此固持住的半導體晶片1 晶粒接合片4a而安裝在佈線基底6上作爲第一半 片1 a。當安裝半導體晶片1時,晶粒接合片4可 熱等方式而熔化與硬化。 (vii)接著,將具有與間隔物丨3 a相同寬度的晶 材質4b,藉由上述本發明(i)到(vi)的步驟,塗到 • 13a的第一主要表面上。如圖7B所示,所產生的 1 3 a則藉由晶粒接合材質4 b而安裝到第—半導p e * 上。 (viii)之後,如圖7C所示,將半導體晶片i 1 2 a接合在一起。 妾著’將具有與間隔物Ua相同寬度的! 材質藉由上述本發明⑴到(vi)的步驟,塗到: 體晶片lb的第一主要表面上。如圖7d所示,, 半導體晶片lb則藉由間隔物13a與晶粒接合材> 材質4 -8之 附著面 形中未 導體晶 係藉由 導體晶 藉由加 粒接合 間隔物 間隔物 高片la 與佈線 粒接合 二半導 產生的 4 b,4 c 、11 - 1280615 (9) 而安裝到第一半導體晶片1 a上。 (v)如圖7E所示,將佈線12b接合到第二半導體晶片 1 b上。 舞 (vi)之後,如7F與4A所示,藉由以封裝材質1 1 1執 行封裝來製造半導體裝置10。 以下將參考圖8A與8B、圖9A與9B及圖10A與 1 0B,來說明晶粒接合材質4的塗抹位置或金屬罩3中形 • 成的每個視窗之較佳形狀。 圖8 A顯示金屬罩3,其中一視窗係形成在一曲線輪 廓所圍繞的區域內,一正方形半導體晶片1的每個連接相 鄰頂點則以虛線表示。換句話說,形成一捲線筒狀的視窗 3 a,其寬度從半導體晶片1的中心沿著此半導體晶片1形 狀的對角線,朝向四個角落的每個角落逐漸收縮。 圖8B顯示此金屬罩3,具有一四邊形視窗3b,類似 於此半導體晶片1的形狀,除了其周圍區域有所不同之 9 外。圖9 A,9 B與9 C係分別顯示具有晶粒接合材質4的半 導體晶片1之剖面(在晶粒接合之前)、其底面(在晶粒接 " 合之前)及其底面(在晶粒接合之後),係使用圖8A所示的 • 金屬罩3而製成。圖10A,10B與10C係分別顯示具有晶 粒接合材質4的半導體晶片1之剖面(在晶粒接合之前)、 其底面(在晶粒接合之前)及其底面(在晶粒接合之後),係 使用圖8B所示的金屬罩3而製成。 如圖10A與10B所示,使用圖8B所示的金屬罩3, 將晶粒接合材質4塗在半導體晶片1的底面(第一主要表 -12- (10) 1280615 面)上。結果,當晶粒接合到半導體晶片1上時’如圖3C 所示,濕潤的晶粒接合材質4會在半導體晶片1的底面散 開。此晶粒接合材質4亦跑出斷裂線所指示的側邊等部位 .外,這些部位並未包括半導體晶片1的四個角落1 c °其 中沒有塗上晶粒接合材質的這些角落會導致接合可靠度產 生下降。_而且,假如存在有這些跑出半導體晶片的位置的 話,則必須設置一佈線用的間隔物或空隙,以防止當安裝 • 半導體晶片時,材質會污染了佈線。 另一方面,藉由選擇性地將晶粒接合材質4塗在一區 域上,該區域係由連接正方形半導體晶片1的頂點A,B,C 與D的曲線1 ^12,13與14而界定出來的,且如圖9B所 示,晶粒接合材質會進入其內部區域中,因此當晶粒接合 時,不會存在有未塗抹的區域,且可以縮小晶粒接合材質 4的突出。 由於沒有這些區域,所以增進了接合的可靠性。而 ^ 且,由於突起的量減少了,所以欲使甩的晶粒接合材質4 之數量也會減少。而且,便不需要設置一空隙或空間來安 裝半導體晶片或接合佈線。換句話說,相較於先前的半導 * 體裝置技術,可以製造出一很薄且安裝好的半導體裝置。 如上所述,最好用於塗晶粒接合材質4的金屬罩3在 一區域中形成有一視窗,其中該區域係由連接圖8A所示 的多邊形的頂點A,B,C與D的曲線1^12,13與14而界定 出來的。 根據本發明上述的實施例,可以省略移除晶粒接合片 -13- 1280615 . (11) (材質)的突起之步驟。而且,由於可以控制晶粒接合材質 的塗抹位置,所以當安裝晶片時,跑出半導體晶片外的晶 粒接合材質之數量便顯著地變少。而且,可以獲得在佈線 接合步驟中所要求的微小空隙。 而且,根據本發明的實施例,可以設置比先前技術更 薄的半導體裝置。換句話說,在先前技術的方法中,如圖 3D所示,晶粒接合材質104a係附著於第二半導體晶片 I l〇lb的第三主要表面。因此,晶粒接合材質l〇4a會露出 間隔物1 1 3 a外。另一方面,根據本發明的實施例,如圖 7D所示,晶粒接合材質4a與4b僅分別形成在與第二半 導體晶片1 b與間隔物1 3 a接觸的部位上。換句話說,可 以不需要使用一厚間隔物1 3 a就能在半導體晶片之間提供 一空隙。根據本發明上述的實施例,可以形成一薄的間隔 物1 3 a,如此一來便能提供一薄的半導體裝置。 如圖4B所示,可以將額外的半導體晶片1 c與1 d安 t 裝在第一半導體晶片1 a與佈線基底6之間。 將根據上述實施例來說明含有兩半導體晶片的一半導 體裝置。然而,如圖4B所示,也可以使用本實施例上述 的製造方法,藉由間隔物1 3將額外的半導體晶片1安裝 上去,來製造出含有四個半導體晶片的一半導體裝置 2〇。以此方式,藉由增加單元的數目來製造多層結構,每 個均由一半導體晶片與一間隔物製成,如此便形成一薄的 半導體裝置。
以下將參考圖ΠΑ與11B、圖12A到12C、圖13A -14- (12) 1280615 到13C及圖14A與14B,來說明晶粒接合材質4的塗抹 位置或金屬罩3中形成的每個視窗之另一較佳形狀。 圖1 1 A顯示此金屬罩3,其中在半導體晶片1的形狀 之大約對角線上,形成一視窗3 c,其形狀類似於X形。 圖11 B顯示此形成有視窗3 d 1到3 d4之金屬罩3,通過半 導體晶片1的中心及半導體晶片1的一端。換句話說,在 半導體晶片1的角落上形成L形的視窗3dl到3d4。圖 ^ 1 2 A到1 2C係分別顯示具有晶粒接合材質4的半導體晶片 1之剖面(在晶粒接合之前)、其底面(在晶粒接合之前)及 其底面(在晶粒接合之後),係使用圖1 1 A所示的金屬罩3 而製成。圖1 3 A到1 3 C係分別顯示具有晶粒接合材質4 的半導體晶片1之剖面(在晶粒接合之前)、其底面(在晶 粒接合之前)及其底面(在晶粒接合之後),係使用圖1 1 B 所示的金屬罩3而製成。 如圖12A與12B所示,使用圖1 1A所示的金屬罩 • 3,將晶粒接合材質4塗在半導體晶片1的底面(第一主要 表面)上。結果,當晶粒接合到半導體晶片1上時,如圖 1 2C所示,濕潤的晶粒接合材質4會在半導體晶片1的底 * 面散開,就是在半導體晶片1的大約對角線上。當封裝 時,如圖1 4 A所示,封裝材質1 1係封裝於半導體晶片;L a 之間,除了晶粒接合材質4之外’以便設置一半導體裝置 30。 如圖13A與13B所示,使用圖11B所示的金屬罩 3,將晶粒接合材質4塗在半導體晶片1的底面(第一主要 -15- (13) 1280615 表面)上。結果,當晶粒接合到半導體晶片1上時,如圖 1 3 C所示,濕潤的晶粒接合材質4會在半導體晶片1的底 面散開,以便通過半導體晶片1的中心及半導體晶片1的 一端。當封裝時,如圖1 4B所示,封裝材質1 1係封裝於 半導體晶片1 a,1 b之間,以便設置一半導體裝置3 0。 藉由選擇性地將晶粒接合材質4塗在半導體晶片1的 底面上,則相較於將晶粒接合材質4塗在半導體晶片1的 > 底面之整個表面上,晶粒接合材質4的使用量可以顯著地 減少。 要注意的是,已經在上述實施例中說明了金屬罩3內 所形成的視窗之形狀。根據本發明的另一實施例,可以設 置一具有相同形狀的篩網印刷金屬罩,來作爲製造半導體 裝置之用。此金屬罩的厚度與材質可以根據熟知此項技術 者的知識來選擇。 B (範例1) 圖4A所示的半導體裝置10是根據以下符合上述實 施例的條件而製成的。 使用一含有等間隔捲線筒形狀的視窗之金屬罩3,作 爲圖8A所示的金屬罩。假設此金屬罩的厚度爲20/zm且 材質爲不銹鋼。使用一紫外線硬化型晶粒接合材質,作爲 晶粒接合材質4a與4b。假設使用具有85//m厚度的8x8 mm方塊狀半導體晶片,來作爲半導體晶片ia與ib,且 使用厚度70 μ m的6x6 mm間隔物12來作爲間隔物13a。 -16- (14) 1280615 而且,假設欲塗抹至半導體晶片丨a與1 b及間隔物1 的晶粒接合材質4a與4b之厚度大約爲15 “ m。 將具有晶粒接合材質4 a的半導體晶片1 &安裝5 基底6上’此佈線12 a係接合到半導體晶片1 a上 後,第二半導體晶片i b係經由間隔物1 3來安裝。長 間隔物1 3 a相同寬度的晶粒接合材質4 b則是形成右 物1 3 a的兩側上。此半導體晶片1 b是與佈線1 2b g φ 一起,且以一封裝材質11進行封裝,如此形成了-型MC Μ半導體晶片10’其中具有兩個半導體晶片 lb ’如圖4Α所示。要注意的是Τ是2 8 5 # m,其中 示半導體裝置的厚度,或是從佈線基底6的頂端到:i 線層頂端之間的距離,且此値乃使用於第二實施例 例1與2中。 (範例2) 除了將半導體晶片的數目從兩個增加到四個之 疊型MCP半導體裝置20之製造方式是與第一實施 造方式相同,如圖4B所示。半導體裝置的厚度T // m 〇 (比較例1) 圖8A所示的半導體裝置110之製造方式是與 施例的製造方式大致相同,除了晶粒接合材質1 〇4 先前技術而形成於半導體晶片1 〇 1上,並非使用本 3a上 佈線 。之 有與 :間隔 合在 堆疊 la與 T表 後佈 比較 ,堆 的製 655 —實 使用 明的 -17- (15) 1280615 金屬罩將晶粒接合材質塗抹在半導體晶片上。使用厚度 8 5 // m的6 X 6 m m間隔物1 2來作爲間隔物1 1 3,半導體裝 置的厚度T是300//m。 (比較例2) 圖8A所示的半導體裝置12 0之製造方式是與第一實 施例的製造方式大致相同,除了晶粒接合材質1 0 4係使用 • 先前技術而形成於半導體晶片1 〇 1上,並非使用本發明的 金屬罩將晶粒接合材質塗抹在半導體晶片上。使用厚度 8 5 // m的6x6mm間隔物12來作爲間隔物1 1 3,半導體裝 置的厚度T是700 // m。 根據上述第一與第二實施例及比較例1與2所獲得的 結果,可以提供以下的發現。 根據比較例1,需要一厚的間隔物1 1 3 a,以便在半導 體晶片l〇lb上的佈線112a與晶粒接合材質4之間提供足 • 夠的空隙,如圖8A所示。另一方面,由於第一實施例藉 由佈線空隙改善了上述問題,所以可減少間隔物1 3 a的厚 度。因此,根據第一實施例,對應於晶粒接合材質4的厚 ' 度,可省略每單一佈線層大約1 5 // m厚的間隔物。以此 方式,第一實施例增進了佈線空隙,如此允許製造出比比 較例1更薄的半導體裝置,而同時維持相同數目的佈線 層。 根據比較例2與第二實施例中兩者厚度τ的比較,發 現相較於比較例2,第二實施例可以減少厚度大約爲45 -18- (16) 1280615 β m。如此意味著佈線層的數目越多時,半導體裝置的厚 度就越薄。 _ 【圖式簡單說明】 圖1 A及i B是槪略的剖面圖,顯示先前技術的半導 體裝置; 圖2A到2G是槪略的剖面圖,顯示先前技術的半導 # 體裝置製造方法— . V... (圖3 A到3 G焉/槪哆的剖面圖,顯示先前技術的半導 體裝置製造方法Γ 圖4 A及4 B是槪略的剖面圖,顯示本發明一實施例 的半導體裝置; 圖5A到5C是槪略的剖面圖,顯示使用DBG方法的 製造方法; 圖6 A到6 E是槪略的剖面圖,顯示本發明一實施例 ® 的半導體裝置製造方法; 圖7A到7F是槪略的剖面圖,顯示本發明一實施例 的半導體裝置製造方法; ^ 圖8A與8B是一部份金屬罩的放大圖,顯示,此金 屬罩係用於本發明一實施例的半導體裝置製造方法; 圖9A,9B與9C係分別顯示具有一晶粒接合材質的半 導體晶片之剖面(在晶粒接合之前)、底面(在晶粒接合之 前)及底面(在晶粒接合之後); 圖1 0 A,1 0 B與1 〇 C係分別顯示具有一晶粒接合材質 -19- (17) 1280615 的半導體晶片之剖面(在晶粒接合之前)、底面(在晶粒接 合之前)及底面(在晶粒接合之後); 圖1 1 A與1 1 B是一部份金屬罩的放大圖,顯示,此 金屬罩係用於本發明一改良實施例的半導體裝置製造方 法; 圖12A,12B與12C係分別顯示具有一晶粒接合材質 的半導體晶片之剖面(在晶粒接合之前)、底面(在晶粒接 合之前)及底面(在晶粒接合之後); 圖13A,13B與13C係分別顯示具有一晶粒接合材質 的半導體晶片之剖面(在晶粒接合之前)、底面(在晶粒接 合之前)及底面(在晶粒接合之後); 圖14A及14B是槪略的剖面圖,顯示本發明一改良 實施例的半導體裝置。 【主要元件符號說明】 1 0,20,3 0,1 10,120 半導體裝置 6,106 佈線基底 101,101a,101b 半導體晶片 4a,4c,1 04,1 04b 晶粒接合材質 12a,12b,l 12a,l 12b 佈線 1 13,113a 間隔物 2,102 表面保護片 104c 突出部 8,108 片 -20- (18)1280615 114 3 針 金屬罩
-21 -

Claims (1)

  1. 德正替心 .1280615 It (1) 十、申請專利範圍 第94 1 05308號專利申請案 中文申請專利範圍修正本 民國95年8月25日修正 1· 一種半導體裝置的製造方法,該方法包含以下步 驟: 將第一半導體晶片安裝於一佈線基底上; 接合一間隔物,該間隔物具有第一主要表面及正對著 該第一主要表面的第二主要表面,使得該第一主要表面可 以接觸第一半導體晶片; 選擇性地塗抹一層晶粒接合材質到第二半導體晶片之 第三主要表面的一區域上,該第三主要表面係大於該第一 主要表面,該區域係藉由連接一多角形相鄰頂點的多數曲 線而界定出來的;及 藉由一層晶粒接合材質而將第二半導體晶片接合至第 —主要表面上,此晶粒接合材質係選擇性地形成於該第三 主要表面的該區域上, 其中每個曲線的中心會進入連接相鄰頂點的多條線之 內部區域中,係對應於每個曲線的起點與終點。 2.如申請專利範圍第1項之製造方法,進一步包含: 在一晶圓的主要表面內形成多數凹穴; 將多數半導體元件整合於該主要表面上與內部; 將一表面保護片接合於該主要表面上;及 硏磨正對著該主要表面的另一主要表面,以便從該晶 1280615 (2) 圓切下第二半導體晶片。 3·如申請專利範圍第2項之製造方法,進一步包含: 藉由篩網印刷術,在該第三主要表面的一部分上,形 成該層晶粒接合材質;且接合該第二半導體晶片於該主要 表面上。 4· 一種半導體裝置,包含: 一佈線基底; # 第一半導體晶片,係安裝在該佈線基底上; 一間隔物’具有接合到第一半導體晶片上的第一主要 表面,與正對著該第一主要表面的第二主要表面; 一晶粒接合材質’係放置在該第二主要表面上;及 第二半導體晶片,具有比該第一半導體晶片更大的第 三主要表面,與正對著該第三主要表面的第四主要表面, 該第三主要表面的中心與間隔物接合在一起,使得該晶粒 接合材質僅會與該第三主要表面的一部分產生接觸,其中 ^ 該層晶粒接合材質被選擇性地塗抹到該第三主要表面的該 部分上’該部分係藉由連接一多角形相鄰頂點的多數曲線 而界定出來的,其中每個曲線的中心會進入連接相鄰頂點 的多條線之內部區域中,係對應於每個曲線的起點與終點 〇 5 ·如申請專利範圍第1項之製造方法,其中該多角形 具有捲線筒形狀。 6·如申請專利範圍第1項之製造方法,其中該多角形 具有X形狀。
    1280615 (3) 7. 如申請專利範圍第1項之製造方法,其中該多角形 具有矩形環形狀,其結合L形狀於該矩形之各側的中心處 〇 8. 如申請專利範圍第4項之半導體裝置,其中該多角 形具有捲線筒形狀。 9. 如申請專利範圍第4項之半導體裝置,其中該多角 形具有X形狀。 | 10.如申請專利範圍第4項之半導體裝置,其中該多 角形具有矩形環形狀,其結合L形狀於該矩形之各側的中 心處。
TW094105308A 2004-02-24 2005-02-22 Semiconductor device and fabrication method for the same TWI280615B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004048266A JP3949665B2 (ja) 2004-02-24 2004-02-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW200532785A TW200532785A (en) 2005-10-01
TWI280615B true TWI280615B (en) 2007-05-01

Family

ID=34858208

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094105308A TWI280615B (en) 2004-02-24 2005-02-22 Semiconductor device and fabrication method for the same

Country Status (3)

Country Link
US (1) US7235425B2 (zh)
JP (1) JP3949665B2 (zh)
TW (1) TWI280615B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI384619B (zh) * 2007-05-03 2013-02-01 United Microelectronics Corp 半導體裝置及其形成方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101349591B1 (ko) 2007-02-22 2014-01-08 엘지이노텍 주식회사 다이 스태킹 구조의 칩소자

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5737839A (en) 1980-08-18 1982-03-02 Nec Corp Manufacture of hybrid integrated circuit
JPH05335411A (ja) 1992-06-02 1993-12-17 Toshiba Corp ペレットの製造方法
JP3560823B2 (ja) 1998-08-18 2004-09-02 リンテック株式会社 ウェハ転写装置
JP3494901B2 (ja) * 1998-09-18 2004-02-09 シャープ株式会社 半導体集積回路装置
JP3906962B2 (ja) * 2000-08-31 2007-04-18 リンテック株式会社 半導体装置の製造方法
JP4109823B2 (ja) 2000-10-10 2008-07-02 株式会社東芝 半導体装置の製造方法
JP2002141459A (ja) 2000-10-31 2002-05-17 Sony Corp 半導体装置および製造方法
TW506623U (en) 2000-12-22 2002-10-11 Chipmos Technologies Inc Multi-chip ball grid array packaging structure
JP2002261233A (ja) 2001-03-05 2002-09-13 Sony Corp 半導体装置及びその製造方法
JP2003007963A (ja) 2001-06-20 2003-01-10 Hitachi Ltd 半導体記憶装置および製造方法
JP2003100953A (ja) 2001-06-29 2003-04-04 Hitachi Chem Co Ltd 接着部材
DE10142120A1 (de) 2001-08-30 2003-03-27 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
US7074481B2 (en) 2001-09-17 2006-07-11 Dow Corning Corporation Adhesives for semiconductor applications efficient processes for producing such devices and the devices per se produced by the efficient processes
JP2003147300A (ja) 2001-11-12 2003-05-21 Lintec Corp ウエハ裏面研削時の表面保護シートおよび半導体チップの製造方法
JP3688249B2 (ja) 2002-04-05 2005-08-24 Necエレクトロニクス株式会社 半導体装置の製造方法
TW546795B (en) 2002-06-04 2003-08-11 Siliconware Precision Industries Co Ltd Multichip module and manufacturing method thereof
JP3679786B2 (ja) * 2002-06-25 2005-08-03 松下電器産業株式会社 半導体装置の製造方法
JP3596813B2 (ja) 2002-08-09 2004-12-02 沖電気工業株式会社 半導体装置
JP3689694B2 (ja) * 2002-12-27 2005-08-31 松下電器産業株式会社 半導体装置及びその製造方法
JP4110992B2 (ja) * 2003-02-07 2008-07-02 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI384619B (zh) * 2007-05-03 2013-02-01 United Microelectronics Corp 半導體裝置及其形成方法

Also Published As

Publication number Publication date
US7235425B2 (en) 2007-06-26
JP3949665B2 (ja) 2007-07-25
TW200532785A (en) 2005-10-01
JP2005243718A (ja) 2005-09-08
US20050184373A1 (en) 2005-08-25

Similar Documents

Publication Publication Date Title
TWI292596B (en) Manufacturing method of semiconductor device
CN1327500C (zh) 切割带贴合单元和具有切割带贴合单元的序列式系统
US9543252B2 (en) Semiconductor apparatus and method for producing the same
TW200950050A (en) Semiconductor package device, semiconductor package structure, and method for fabricating the same
TW200805569A (en) Process for manufacturing semiconductor device
KR102565133B1 (ko) 기판의 가공 방법
JP2005064499A (ja) 半導体素子製造方法
US20030134490A1 (en) Method of fabricating semiconductor device on semiconductor wafer
TWI741197B (zh) 半導體封裝件及半導體封裝件之製造方法
US6514795B1 (en) Packaged stacked semiconductor die and method of preparing same
JP6971093B2 (ja) マルチブレード、加工方法
CN109390281A (zh) 半导体装置结构和其处理方法与系统
TW201030862A (en) Method of manufacturing semiconductor device in which bottom surface and side surface of semiconductor substrate are covered with resin protective film
CN108140570A (zh) 保护带和半导体装置的制造方法
TWI601218B (zh) 具有高溫塗層之晶片封裝構造之製造方法
TWI377629B (en) Package method for flip chip
JP3344372B2 (ja) 半導体装置の製造方法
TWI280615B (en) Semiconductor device and fabrication method for the same
US20200266089A1 (en) Carrier and method for manufacturing semiconductor device
TWI266375B (en) Semiconductor device and manufacture method thereof
US20020182774A1 (en) Die-attach method and assemblies using film and epoxy bonds
JP2004158739A (ja) 樹脂封止型半導体装置およびその製造方法
KR20020089492A (ko) 웨이퍼 후면에 다이 부착물질의 사전 도포
TWI298939B (en) Stack-type multi-chips package
JP2004327724A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees