TWI280611B - Semiconductor device and method for fabricating the same - Google Patents

Description

1280611 玫、發明說明： 技術領域 本發明係關於一種具有磊晶生長基極層之作為異質結 合雙極電晶體工作之半導體裝置以及其製造方法。 先前技術 近年來，矽雙極電晶體利用微細加工技術、自我對准技 術（發展謀求高速動作化，而且為了進一步之高速工作 化對具有井質結之雙極電晶體（異質結合雙極電晶體）之 研究開發日益盛行。最近，特別係積極地進行以Si(^混 晶半導體作為基極層而利用（SlGe異質結合雙極電晶體， 以下稱之為SiGe—HBT)之試驗。 圖14(a)〜圖14(f)為一截面圖，示出了使用習知之選擇

SiGe磊晶生長技術之siGe._HBT具有代表性之製造方 法。 首先，於圖14(a)之工序中，於p型矽基材ι〇1上通過 離子植入法形成N+雜質層1 〇2，然後於矽基材1 0丨上形成 N磊晶生長層1 〇3。然後，使用槽溝蝕刻技術和埋入氧化 膜技術，形成元素分離用氧化膜1 〇4。 其次，於圖14 (b)之工序中，通過CVD法於基材上 依次沉積氧化膜1 05、氮化膜1 〇6，然後使用光刻法和蝕 刻法於氮化膜106上形成集電極開口部115(磊晶生長區 域）’再通過濕式蝕刻法除去氧化膜1 〇5中露出到集電極 開口部11 5之部分。 再次，用MBE、UHV — CVD或LP - CVD技術，再於 1280611 集電極開口部115上磊晶生長由si覆蓋層，SiGe隔離層 以及傾斜SiGe層所構成之Si/SiGe層107。此時，由於 使用了選擇SiGe磊晶生長技術，能避免於氮化膜1〇6上 沉積多結晶膜。 還有’於圖14(c)之工序中，於基材上沉積氧化膜1〇9， 然後使用光刻法和蝕刻法於si/siGe層107之中央部上 方留下氧化膜1〇9。 其後’於圖14(d)之工序中，於基材上沉積作為基極引 出電極之聚矽膜110，於該聚矽膜11〇中植入作為雜質硼 離子，然後於聚矽膜110上沉積氧化膜。並且，使用 光刻法和蚀刻法於氧化膜U1和聚矽膜11()上形成發射極 開口部116。 再後’於圖14(e)之工序中，於基材上沉積氧化膜和氮 化膜後，進行個向異性干式蝕刻，由此於氧化膜1丨丨和聚 碎膜110之側壁上形成氧化膜侧壁118和氮化膜侧壁 112。還有，由濕式蝕刻法除去氧化膜1〇9中露出到發射 極開口邵116内之部分。 最後，於圖14(f)之工序中，於基材上沉積作為發射電 極之N型聚矽膜。接著，使用光刻法和蝕刻法對聚矽膜進 行形成布線圖業，由此形成發射極聚矽電極丨〗3。此後， 進行RTA等之熱處理，使N型雜質從發射極聚矽電極ι工3 擴散到Si/SiGe層107中之Si覆蓋層中，由此於SiGe 基層上形成Si發射層。通過該處理，形成發射〜基層結 合0 1280611 經過以上之工序，能形成具有Si-SiGe異質結合部分 之 SiGe —HBT 〇 圖15為截面圖，示出了於圖14(f)之XV- χν線剖開後 之剖開面中SiGe-HBT之Si/SiGe層107之概略構成， 和往縱度方向之Ge含有率之概略構成。如同圖所示，Si /SiGe層107，係由位於N—磊晶生長層103正上面之非 摻雜SiGe隔離層l〇7a、設於SiGe隔離層l〇7a上之傾斜 SiGe層7b、Si覆蓋層l〇7c構成。並且於Si覆蓋層i〇7c 之上部’ N型雜質通過擴散被摻雜而成為發射層，其下部 成為基極層之一部分。並且於傾斜SiGe層i〇7b中之從 SiGe隔離層i〇7a向Si覆蓋層107c階段性地減少Ge含有 率。 圖16為習知之SiGe磊晶生長之標準處理時序圖。於 此，說明由UHV—CVD法生長SiGe磊晶生長膜之方法， 同樣用LP — CVD法以及MBE法也可以由相同之方法進行 生長暴晶生長膜。 如圖16所示，時刻tl〇〇時，於反應室（chamber)内投入 晶片後’於時刻tl01下，把溫度升到65〇。〇〜800°C左右之 高溫，從時刻tl 〇2到時刻tl 03之間（例如2〜20分種左右） 進行熱處理（預先清除）。換言之，通過使如下所述之方法 於碎基材之上表面上所形成之自然氧化膜與基材中之矽 進行反應，通過除去（昇華反應）蒸氣壓高之si〇，使很乾 淨之Si面露出於需要磊晶生長之區域上。

Si〇2 + Si— 2Si〇个 1280611 其次’從時刻tl 03到tl04之間，使晶片之溫度下降到 500°C〜650°C之成長溫度後，於時刻tl04到ti〇5之間，使 晶片保持這種狀態到晶片内之溫度分布均勻為止。此後， 從時刻tl 05起’將所定量之乙碎燒，鍺燒，乙硼垸等原 料氣體輸入到反應室内進行膜生長。於此，每層成膜，例 如SiGe隔離層l〇7a之成膜，於從時刻U04到時刻π〇5 之間通過供給一定量之乙矽烷（si2H6)、和鍺烷（(}沾4)來 進行之。還有，傾斜SiGe層107b之成膜係，從時刻tl06 到U07之間，於乙矽烷和乙硼烷（B2H6)之流量為一定之 條件下，通過階段性地減少鍺烷之流量，使Ge含有率成 為傾斜狀來進行。再有，Sl覆蓋層1〇7c之成膜係，於從 時刻tl07起之所定時間間隔内，通過將一定流量之乙矽 燒供給晶片之表面而進行。. 可係，於最近，如於特開平5_ 175222公報和特開平6 —69434公報所公開那樣，於製造SiGe-HBT時，於矽層 上生長SiGe磊晶生長膜之同時，於矽層周圍之氧化膜以 及氮化膜等之絕緣膜上生長SiGe多結晶膜之非選擇siGe 暴晶生長技術被作為實現電晶體之高性能化技術被視為 重視。如果將該非選擇磊晶生長技術適用於圖14(a)〜圖 14⑴之工序上’因為於氮化膜106和聚矽膜110之間形成 了多結晶Si/SiGe膜，所以聚矽膜no和多結晶Si/siGe 月旲作為基極引出電極功能，從而實現基極引出電極之低電 阻化。 如上所述之利用於SiGe-HBT之製造之非選擇SiGe磊 1280611 晶生長技術，由以下之三點被認為能提高電晶體之電氣特 性、且可以認為係可以進行安定生產之有希望之技術； (1) 單結晶SiGe膜於矽基材上磊晶生長之同時，於絕緣 層上形成多結晶SlGe膜，該多結晶SlGe膜之比電阻^多 結晶Si膜來传低。特別係，於siGe — HBT中，阴、a W為可以 把被尚k度之B攙雜之siGe多結晶膜作為雙極電晶髀之 基極引出電極之一部分使用，所以能實現基極電極進一步 下降。 (2) 於BiCMOS 藝下，因為不僅能把多結晶膜作 為雙極電晶體之基極引出電極之一部分使用，還能把它作 為MOS電晶體之閘電極使用，所以能實現閘電阻之降低 以及工序之減少。 (3) 於使用選擇siGe磊晶生長技術時，由於生長條件之 細微變化，選擇生長性也會隨之破壞，從而於絕緣膜上也 會產生多結晶體形成之斑點狀等現象。換言之，很少有工 蟄利盈’於工序上也容易出現異常。與此相比，於使用非 逆擇暴晶生長技術時，因為於絕緣膜上同樣形成多結晶 膜’所以不容易產生因磊晶生長引起之工序異常。 综上所述，非選擇SiGe磊晶生長技術，從提高SiGe-HBT之電氣特性之觀點來說，係一種很有前途之技術， 但’另一方面，我們也知道它有以下之不適宜之地方。 (1)與碎層上之生長不同，因為於氧化膜、氮化膜等之 、％緣層上’一定粒徑以上之生長核（臨界核）於一定之密度 形成之後’才開始膜生長，所以於絕緣層上，對於工藝氣 1280611 體提供之開始時間，到絕緣層上成長開始為此，產生了時 間遲延（潛伏時間）。 (2)隨著SiGe中之Ge比率之增加，其非選擇性也隨之 下降（潛伏時間變長）。 由於上述不適宜（1)之理由，即使把SiGe多結晶膜作為 基極引出電極之一部分使用，於Si/SiGe層之磊晶生長 之’、月間中’於絕緣層上不能形成具有足夠厚度之多結晶 膜’結果有可能會不能實現基極電阻之下降。還有，由於 上不適宜上述（2)之理由，難以維持由非選擇siGe磊晶生 長引起之基極電阻之降低和由Ge含有率之增大提高之高 頻率特性之兩方同時成立。 圖17(a)為上述習知之使用非選擇磊晶生長技術所形成 之SiGe系晶生長膜之斷面S’EM照片。但，使用該剖面結 構之解析之樣品中，省略了圖14(b)所示那樣之氧化膜ι〇5 和氮化膜106之形成。圖17(a)之照片係：使用具有Ge含 有率為15%、厚度為40nm之SiGe隔離層l〇7a，Ge含有 率從15%變化到0%之、厚度為40nm之傾斜SiGe層l〇7b， 以及厚度30nm之Si覆蓋層107c之樣品所攝制之照片。 如同圖所示，雖然於N—集電層103上存於有被暴晶生長 之Si/ SiGe層107，但於元素分離用氧化膜1〇4上，只存 於有斑斑點點之多結晶體，併沒有形成多結晶膜。 為了更詳細地說明上述（丨）（2)之不適宜之理由，我們用 圖18示意性地示出了 SiGe悬晶生長膜、Si暴晶生長膜、 絕緣膜上之多結晶Si膜以及多結晶SiGe膜之原料氣體供 -11 - 1280611 給導入時間和生長膜厚度之間之關係。從圖1 8可以明白 以下之情況。 一般來說’ SiGe蟲晶生長膜之生長速度比系晶生長 膜之生長速度來得快。隨著SiGe中之Ge含有率變大，SiGe 磊晶生長膜之生長速度也隨之變快。 於形成絕緣層上之多結晶Si膜和多結晶SiGe膜時，因 為競爭由分解原料氣體之SiGe生長核形成和從所形成之 SiGe絕緣層之表面上脫離之分離反應，所以出現了開始 形成時間比原料氣體供給開始晚（出現潛伏時間）之現 象。換言之，這係因為於絕緣層之表面上，其終端懸浮键 (dangling bond)被切斷，到臨界核形成為止需要有一定程 度之時間，但於矽層之表面上因為露著具有懸浮键之矽原 子，所以Si膜和SiGe膜之磊晶生長，幾乎和原料氣體開 始供給之時間同時開始，實際上可以認為沒有潛伏時間。 另一方面，於SiGe-HBT中，Si/SiGe層107之膜厚 度，從其益件設計之觀點（所希望之電氣特性）決定其厚 度，不可能形成比這更厚之SiGe膜。還有，為了提高SiGe 一 HBT之高頻率特性，一般所知的係，Qe含有率更大之 SiGe磊晶生長膜之使用更有利。換言之，隨著SiGe中之 Ge含有率之增大，SiGe磊晶生長膜之生長速度也隨之增 加，由此單結晶SiGe膜之磊晶生長漸漸傾向於短時間完 成。對此，到為形成多結晶siGe膜之生長核為止之潛伏 時間（參照圖1 8)漸漸傾向於長時間完成。可以預測，其結 果於具有Ge之含有率（平均）為n%左右之高〇6含有率之 -12- 1280611 基極層SiGe — HBT上，只能形成如圖i7(a)所示那樣之斑 點狀多結晶SiGe體。 如上所述，於SiGe-HBT中，因為於si/SiGe層107 以及其中之SiGe膜之厚度都必須於所定厚度之這一限制 條件下，不必需進行SiGe膜之磊晶生長，所以我們知道 了，利用非選擇磊晶生長於絕緣層上形成充分厚度之多結 晶膜，於原理上很困難。還有，因為為了提高SiGe — HBT 等半導體裝置之電氣特性，隨著SiGe磊晶生長膜中之Ge 含有率之增大，就出現了形成多結晶膜就漸漸也隨之變得 更難之不適宜之問題。 還有，於以後之工序下，因為絕緣層之表面上所形成之 多結晶膜將成為基膜，又因為通過光刻法和干蝕刻法進行 安定之加工，所以必需要有良好之表面形態。 補充一下，關於Ge含有率和選擇性之關係，我們可以 參照下文。 K.Aketagawa Jpn. J.Appl.Phys.V〇1.3 1 (1992)pp. 1432 - 1435, ’’Selective Epitaxial Growth of Si and SiuGex Films by Ultrahigh— Vacuum Chemical Vapor Deposition Using Si2H6 and GeH4’’。 發明内容 本發明之目的為提供：通過施加提高SiGe磊晶生長之 非選擇性之方法，於邊維持SlGe_HBT等半導體裝置之 設計特性，邊在單結晶半導體層之表面上形成單結晶磊 晶生長層之同時，為在絕緣層上形成有充分厚度之多結晶 -13 - 1280611 膜之半導體裝置以及其製造方法。

本發明之半導體裝置，其中包括：設在基材之一部分上 之單結晶基層；設在上述基材之其它部分之絕緣層；以暴 晶生長法形成在上述基層之上方，並且具有其組成分子式 以 sii-xl-ylGexlCyl(0 < xl< ；l，〇$y1<：1)表示之半導體層； 以暴晶生長法形成在上述基層和上述第一半導體層之 間，並且具有其組成形式以Sii x2 y2Gex2Cy2(〇 $ χ2<1，Q s y2<l，1 —x2—y2>l —xi —yl)表示之缓衝層；形成在 上述絕緣層上，其成分實際上與上述缓衝層相同之半導 體’包含其成分實際上與上述半導體層相同之多結晶半導 體層。 由此，在基層和半導體層之中間形成其S1含有率比半 犮衡屬在I巴緣層上所形成之多結晶半導體包 含其組成實際上與缓衝《 4 衡層相同〈+導體，所以能得到提高 了 /、非％擇生長性之，並膜 /、艇厗度比較厚之多結晶半導體 較佳者，係上述單結晶基層為石夕層。 上：：導體層為s1Ge層或slGec層， 層，由於上述多結晶半導體層至少包各S1G 2冷 得包括其較小之多結0%S1G L e’斤以能獲 上述基層為集電層，上述半導❹之Γ體層。 層，上述多結晶半導體層為基極引二：一邵分為基電 作為異質結合雙載子電晶體之至少—部分，

上述多結晶半導體層，係MIS 上述多Μ且也+導體裝置。 電晶體之至少一部分， -14· 1280611 也能形成作BiCMOS器件之功能半導體裝置。 較佳者，係上述缓衝層之厚度在2nm以上20nm以下。 本發明之半導體裝置之製造方法，包括：工序（a)，進 行具有其組成分子式以SikysGeeCe (0 $ χ3<1，〇 S y3<l)表示之單結晶之基層，和具有絕緣層之基材之預先 清除工作；工序（b) ’接著上述工序（a)，在上述單結晶之 基層上，形成其組成分子式以，0 $ y2< 1，）表示之緩衝層之同時，在上述絕緣層上沉積其 成分實際上與上述緩衝層相同之第一多結晶半導體層； 工序（c)，接著上述工序（b)，在上述緩衝層上，形成其組 成分子式以Sii-xi-yiGewCydCXxK，〇 g yi<i)表示之半導 體層’同時在上述絕緣層之上方沉積覆蓋上述第一多結晶 半導體層’並且其成分實際上與上述半導體層相同之第二 多結晶半導體層，上述半導體層之組成分子式和上述缓衝 層之組成分子式之間有以式〇 _ x2 — y2 > 1 _ χ1 一 yl)表 示之關係。 由該方法’在工序（b)中，由於si含有率較大，所以工 序（b)所需 < 時間較長。因此，其間在絕緣層上確實能形 成斑點狀或連續之膜狀之第一多結晶層。並且在工序（c) 中，该第一多結晶半導體層促進第二多結晶半導體層之形 成，從而形成整個厚度很大之第一、第二之多結晶半導體 層。換吕 <，在工序（c)中提高了磊晶生長之非選擇性。 較佳者，係在上逑工序（b)下，上述第一多結晶半導體 基本形成為連纟買之一'張膜狀。 1280611 將上述工序（b)在比上述工序（c)溫度低之情況下進行， 因為可以長時間確保與缓衝層厚度相同之工序（b)所要之 時間，所以能在絕緣層上確實形成第一多結晶半導體層。 較佳者，係上述工序（b)和工序（c)之間之溫差在10°C以 上100°C以下之範圍内。 上述工序（a)，保持半導體裝置高溫一定時間後，使其 下降到進行上述工序（b)之溫度，在上述工序（a)中之上述 之降溫過程中，為了在上述絕緣層上進行上述工序（c)中 之第一或第二多結晶半導體層之磊晶生長之核生長，由此 能活躍地進行在絕緣層之表面上之核形成，從而提高其後 之工序（c)中之磊晶生長之非選擇性。 較佳者，係上述半導體層係SiGe層、或SiGeC層，上 述缓衝層係碎層。 ’ 上述基層係集電層，上述半導體層之至少一部分係基極 層，上述第一、第二多結晶半導體層係基極引出電極之至 少一部分，形成為作異質結合雙載子電晶體之半導體裝 置，由此謀求能形成基極電阻很小之異質結合雙載子電晶 體。 上述第一、第二多結晶半導體層係MIS電晶體之至少 一部分，也可以形成作為BiCMOS器件工作之半導體裝 置。 較佳者，係上述工序（b)及工序（c)，在超高真空狀態下 進行。 較佳者，係上述工序（b)及工序（c)，在溫度為400°C以上 -16 - 1280611 650°C以下之範園内進行。 實施方式 (第1實施形態） 圖1 7F出了本發明之實施形態中共用之半導體裝置 SiGe — HBT之剖视圖。 如圖1所7，本實施形態之SiGe—ΗΒΤ包括：P型矽基 材卜形成在碎基材1上之N+雜質層2，形成在碎基材1 上4 N磊晶生長層3，為劃分活性區域併圍繞它之分離 元素用氧化膜4，具有集電極開口部15(磊晶生長區域)之 氧化膜5和其上所在之氮化膜6,由設在集電極開口部15 上之Si緩衝層7d、SiGe隔離層7a、傾斜siGe層7b以及 Si復盍層7c構成之si/SiGe層7，多結晶層8，具有發 射極開口部16之氧化膜9，.作為基極引出電極之聚矽膜 10，沉積聚矽膜10之氧化膜丨i，形成在氧化膜丨丨和聚 珍膜10之侧壁一側之氧化膜侧壁18和氮化膜侧壁12， 包含N型雜質之發射極聚矽電極13。還有，如圖1下方 之邵分放大圖所示，在Si/SiGe層7中之Si覆蓋層7c 上，形成有包括從發射極聚矽電極13擴散形成了之N型 雜質之發射極區域Rem。 圖2(a)〜圖3(c)為剖視圖，示出了本實施形態中之siGe — HBT之製造工序。 首先，在圖2(a)之工序下，通過離子植入法在p型矽基 板1上形成N+雜質層2,然後在矽基板1上形成厚度500nm 之矽層之N—外延生成層3。然後，使用槽溝蝕刻技術和 -17- 1280611 埋入氧化膜技術，形成包圍SiGe—HBT之集電極層之元 素分離用氧化膜4。補充一下，雖然在圖2(a)〜圖3(c)中未 示’但一個元素分離用絕緣膜4中之右邊，形成有引出集 電極之集電極壁層。 其次，在圖2(b)、圖2(c)之工序下，通過CVD法在 基材上依次沉積厚度為50nm之氧化膜5、厚度為50nm 之氮化膜6，然後使用光刻法和蝕刻法在氮化膜6形成集 電極開口部5 (系晶生長區域），再通過濕式餘刻法除去氧 化膜5中露出在集電極開口部5之部分。 其次，用MBE、UHV — CVD或LP — CVD技術，再在 集電極開口部5上磊晶生長總厚度為12〇nm之si/SiGe 層7，其中Si/ SiGe層7由厚度ΐ〇ηηι之Si缓衝層7d、 厚度40nm之SiGe隔離層7ai、厚度40nm之傾斜SiGe層 7b以及厚度30nm之Si覆蓋層7C構成。同時，在氮化膜 6之上面上、以及氧化膜5和氮化膜6之側面上沉積多結 晶層8。此時，先形成在下文中要詳細說明之si緩衝層 7d，然後形成SiGe隔離層7a，由此在確實進行了非選擇 系晶生長之後’把多結晶層8沉積在氮化膜6上。 其次，在圖3(a)之工序下，在基材上沉積厚度5〇11111之 氧化膜9 ’然後使用光刻法和蝕刻法在si/ 層7之中 央邵上留下厚度50nm之氧化膜9。 此後’在基材上沉積厚度20〇nm之聚矽膜1〇，在該聚 矽膜1〇中植入硼之離子作雜質，然後在聚矽膜上沉積 氧化膜11。然後，使用光刻法和蝕刻法在氧化膜丨丨和聚 -18 - 1280611 矽膜10上形成發射極開口部16。 其次，在圖3(b)之工序下，在基材上沉積厚度5〇nm< _ 氧化膜和厚度lOOnm之氮化膜後，進行個向異性干式姓 刻’由此在氧化膜11和聚梦膜10之侧壁形成氧化膜側壁 18和氮化膜侧壁12。然後，由濕式蝕刻法除去氧化膜9 中露出在從發射極開口部16内。 然後，在圖3(c)之工序下，在基材上沉積作為發射電極 之N型水矽膜。接著，使用光刻法和蝕刻法對聚矽膜進行 形成布線圖，由此形成發射極聚矽電極13。此後，進行 ® RTA等之熱處理，將N型雜質從由此形成發射極聚矽電 極13擴散到Si/SiGe層7中之Si覆蓋層7C，在SiGe基 極層上形成發射一基層結合。 經過以上工序，就能形成具有Si—SiGe異質結合部分

SiGe —HBT 〇 圖4為截面圖，示出了沿圖丨之贝一以線剖開後之剖面 上之概括之構成，和往縱方向之Ge含有率之概略構成。_ 如同圖所示，本實施形態之SlGe—HBT中之以/以以層 7係由直接仏於N磊晶生長層3上面之si緩衝層7d、 设在Si緩衝層7d上之非摻雜之SiGe隔離層&、設在&以 隔離層7a上之傾斜siGe層7b、設在傾斜SiGe層7b上 之以復盍層7c構成。Si覆蓋層7c中，其上部，通過N 土减貝之擴散、摻雜成為發射層，其下部成為基極層之一 4刀。在傾斜SiGe層7b中，從SiGe隔離層7a到Si覆 盍層7c，Ge含有率分階段地減少。 -19- 1280611 本發明之第1實施形態中之SiGe—HBT，其結構上之特 點係：在作為集電極層之Ν_磊晶生長層3和Si/ SiGe層 7中之SiGe隔離層7a之間，形成厚度很薄之Si緩衝層 7d°如圖4右圖所示，Si缓衝層7d中之Ge含有率為0。 形成Ge含有率很低之SiGe缓衝層代替Si缓衝層7d，也 能夠發揮下面要講到之效果。 圖5為本實施形態中之SiGe磊晶生長之標準處理時序 之圖。在此，說明由UHV — CVD法之生長SiGe磊晶生長 膜之過程，在LP — CVD法以及MBE法中也能用相同之方 法進行生長磊晶生長膜。 如圖5所示，本發明之第1實施形態中，在時刻tl，被 插為超高真空狀態之反應室（chamber)内投入晶片，然後 在時刻t2，使溫度上昇到6,5〇°C〜800°C左右，從時刻t3 到時刻t4之間（例如2〜20分種左右）進行熱處理（預先清 除）°換言之，由如下所述之方法在矽基材之上表面上形 成自然氧化膜與基材中之矽進行反應，因為可以除去（昇 華）作為蒸氣壓很高之SiO，所以使很乾淨之Si面在需要 暴晶生長之區域内面露出來。

Si02 + Si— 2SiO 个 其次，在從時刻t4到t5之間，將晶片之溫度下降到5〇〇 c〜650°C，然後在時刻t5到t6之間，使晶片面内之溫度 分布均勻。此後，將所定流量之乙石夕燒（Si2H6)，錯燒 (GeH4)，乙硼烷（B2H6)等原料氣體充入到反應室内，由此 進行膜生長。 -20- !28〇6ΐι 在此，成膜地步驟分層詳細說明。首先，在從時刻t6 J t7之間（工序A) ’只供給一定流量之乙矽燒氣體，由此 形成Si緩衝層7d。接下來，在從時刻t7到t8之間，將 —疋流量之乙矽烷（Si2H6)、鍺烷（GeH4)供給晶片上表 面，由此進行SlGe隔離層7a之成膜。在從時刻以到時 刻t9之間，在乙矽烷和乙硼烷（B2H6)之流量一定之條件 下，階段性地減少錯社流量，使Ge之含有帛成為傾斜 狀，由此進行傾斜以(^層7b之成膜。然後，在從時刻t9 到所疋時間為止，將一定流量之乙矽烷供給晶片之上面 上’由此進行Si覆蓋層7c之成膜。 圖6為將SlGe磊晶生長膜之生長速度和Si磊晶生長膜 之生長速度對晶片溫度之依靠性進行比較之圖。從同圖得 知，s：i磊晶生長膜之生長速度比SiGe磊晶生長膜面生長 速度慢，所以如果形成厚度相同之膜，能使Si磊晶生長 膜之原料氣體供給時間比SiGe磊晶生長膜之長。因此， 在形成厚度比較薄之Si缓衝層7d之期間，在像氧化膜5 和氮化膜6那樣之絕緣膜之表面上能形成充分大之生長 核。由此，在Si缓衝層7d之磊晶生長之同時，在絕緣層 上能形成多結晶si膜。或者，即使在Si緩衝層7d之磊 晶生長時，只在絕緣層之表面上形成了生長核時，以後之 SiGe隔離層7a和傾斜81(^層几之磊晶生長時，也同時 在絕緣層之表面上形成多結晶SlGe膜。補充一下，一旦 形成了多結晶層，其後之在單結晶SlGe膜磊晶生長時， 以與矽層表面上之單結晶SiGe膜之磊晶生長相同之生長 -21 · 1280611 速度’沉積多結晶SiGe膜。 但，由於設置了 Sl緩衝層7d，受SlGe隔離層〜和以 緩衝層7d之間能隙不同之影響，有可能在缓衝層 乃和S!緩衝層7d之界面上形成能源壁。此時，有可能使 SiGe HBT之電氣特性，特別係高頻率特性劣化。 圖7為對由本發明之第1實施形態所製造之SiGe_HBT 之高頻率特性（最大截止頻率fT)進行了模擬之結果圖。在 圖7中，最大截止頻率fT之值以沒有&緩衝層7d時之 值為標準進行了規格化。在此之模擬，係以Si緩衝層7d 之膜厚度以及集電極一發射極之間之電壓為參數進行。 如圖7所示，可以得知，在Sl缓衝層7d之膜厚度為i〇nm 時之最大截止頻率fT之劣化率為3%左右，而膜厚增加到 20nm時，劣化率也變成6%左右。可以認為，這係因為由 於傾斜SiGe層7b所形成之内部電場充分加速了，從發射 極植入之電子，所以它很容易能跨過siGe隔離層7a和 Si緩衝層7d之間所形成之能源壁。再說，使在傾斜Si(^ 層7b中之内部電場變大，換言之，增大siGe膜中之Ge 含有率’使傾斜SiGe層7b之Ge含有率之傾斜度變大， 由此可以使最大截止頻率fT之下降率實際上減小到可以 忽視之程度。 從圖7可以看出，較佳Si緩衝層73之厚度在2nm以上 2〇nm以下之範圍内。 圖8係按照本發明實際製造SlGe_HBT之樣品時，把 有Si缓衝層7d時之高頻率特性（實際測量最大截止頻率 -22- 1280611 rr和最大振蕩頻率fmax)之測量值，和沒有Si緩衝層 時之不同進行比較之圖。如同圖所示，設置Si緩衝層時 之樣品，也得到了和沒有si缓衝層時基本相同程度之高 頻率特性。 圖17(b)為使用下面所要敘述之實施形態之非選擇磊晶 生長技術所形成之SiGe磊晶生長膜之剖面SEM照片。通 過該照片，我們得知即便係使用本實施形態也能形成如圖 17(a)之結構基本相同之構成。換言之，能在分離元素用 氧化膜4上形成充分厚度之多結晶si〆SiGe膜8。 按照本發明之第1實施形態，通過設置厚度i 〇nm左右 之Si緩衝層7d，可以在不降低siGe_HBT之高頻率特性 之況下’確保蟲晶生長時之非選擇性。結果，因為能使 多結晶Si/ SiGe層8作為墓極引出電極之一部分，所以 能夠減小基極電阻。 在此，形成Si缓衝層7d之過程中，即使只在絕緣層上 形成了僅僅幾nm之多結晶層，或僅僅係形成了生長核， 由於潛伏時間已經結束，所以在以後之工序中能夠充分得 到要在絕緣層之表面上促進多結晶層生長這一目的。 另外’ Ge傾斜層7b，由於電場加速，在不影響高頻率 特性之情況下增大Si緩衝層7d之膜厚度之範圍、即、使 為件设计容限變寬之效果。但它不係本發明之本質結構。 換言本發明在基極層不係傾斜Ge結構，所謂具有箱 型Ge含有率之概略構成在SiGe — HBT上也有用。 另外’取代Si缓衝層7d，在SiGe隔離層7a之下方， -23 - 1280611 設置了以含有率比SlGe隔離層7a低之SlGe缓衝層，也 基本上可以發揮本發明之效果。此時，因為悬晶生長Ge 含有率很低（Sl含有率很高）之生長速度比⑽ 阳離層7a f又之SiGe缓衝層，所以原料氣體之供應時間變 長1此’㈣這個時間’可以在絕緣層之表面上形成生 長核和多結晶SiGe膜。：, 腰另外，在設置SiGe缓衝層時，能 夠比Si、、爰衝層7d %小與SiGe隔離層之間之界面所形 成〈能源壁，所以能夠在防止SiGe_HBT之高頻率特性 下降同時，提高磊晶生長之非選擇性。 遂有，因為Si緩衝層7d能夠抑制N_磊晶生長層3之 碎層和單結晶SlGe膜之間所產生之彎曲，所以使產生緩 和彎曲效果之臨界膜厚度變厚。因此，它能提高蟲晶生長 之非選擇性，也能在避免不好影響之同時，增加基極層中 之Ge含有率。 (第2實施形態） 本發明之第2實施形態係關於：通過比第i實施形態增 加在Si表面上形成所定厚度之Si緩衝層7d所需要之時 間，更增加了磊晶生長之非選擇性，促進多結晶層在絕緣 層表面之形成。 圖9為本實施形態中之SiGe磊晶生長之標準處理時序 之圖。在此，只說明以UHV~ CVD法生長SlGe磊晶生長 膜’但LP — CVD法以及MBE法也能以相同之方法進行生 長系晶生長膜。 如圖9所示，本發明之第2實施形態中，以下之工序都 •24- 1280611 與第1實施形態相同進行：在時刻tl下，反應室（chamber) 内技入晶片’然後在時刻t2時升溫，再從時刻U到時刻 Μ之間進行熱處理（預先清除），然後從時刻Μ到時刻t5 〈間’將晶片之溫度降低。㉟，這個時刻t5時之晶片溫 度與第1實施形態不同。另夕卜，以下之處理與第i實施形 態相同’即：從時刻t7到時刻t8之間進行SiGe隔離層 h之成膜，從時刻18到t9間進行傾斜SiGe層几之成膜， 以及從時刻t9到所定時間間隔内進行以覆蓋層之成膜。 在此，本發明之特徵為：在生長Si緩衝層7d時，將晶 片之溫度設定為比生長SiGe隔離層7a、傾斜以(^層几 以及Si覆盍層7c時之晶片溫度低。 換^之如圖9所示那樣，本實施形態中，在時刻t5 下，將晶片溫度下降得比第丨實施形態時更低，等到晶片 溫度穩定下來之後，再從時刻til到時刻ti2之間，進行 供給所定流量之乙矽烷（Sl2H6)，進行Si緩衝層7d之成膜 (工序A)。然後，從時刻tl2到tn之間，提升晶片溫度， 從時刻tl3到t7之間，使晶片溫度穩定下來，最後進行時 刻t7以後之處理。 在此，說明一下在工序A’中降低晶片溫度（生長溫度） 之效果° 圖10為示出Sl暴晶生長膜之生長速度之晶片依賴性之 圖。從同圖可以看出，以晶片溫度在6〇(rc時之生長速度 為標準，將晶片溫度下降20°C左右（580。〇，晶片生長速 度下降到1/2 ;而將晶片溫度下降4(rc左右（56〇。〇)，晶 -25 - 1280611 片生長速度下降到1 / 4左右。由此，可以看出Si暴晶生 長膜之生長速度，對晶片溫度非常敏感。因此，即使Si 緩衝層7d之膜厚度為一定時，也可通過降低生長溫度能 使Si缓衝層7d之生長速度減缓。而且，通過降低Si缓 衝層7d之生長速度，能使在工序A，中之原料氣體供給 時間增長，所以在這個期間也可以在絕緣層之表面上形成 充分之生長核，或係多結晶層，並且在以後形成SiGe隔 離層7a、傾斜SlGe層7b以及Si覆蓋層7c時，能在絕緣 層之表面上形成較厚之多結晶層。 補充一下，將晶片溫度下降2〇艺左右，就需要增加工 序前後之保溫時間，但那也只需要稍微延長一點時間就夠 了，所以在生產上不會導致下降到造成損失之程度。 並且，在形成Sl缓衝層7d之後之SlGe隔離層7a和傾 斜SiGe層7b之成膜工作時，回恢到原來之溫度進行能夠 防止處理時間之增加。 而且，由於將Sl緩衝層7d在低溫下磊晶生長，即使所 要之膜厚度相等，因為能延長原料氣體供給之時間，所以 月匕夠k k地進行絕緣層之表面上之分解反應。其結果，能 在絶緣層<表面上形成較很均勻之核，所以能夠形成表面 形態良好之多結晶層。 在本實施形態中，以600。〇為標準之磊晶生長溫度進行 P月仁攻度併不係本發明之本質溫度。換言之，即 使在祐準磊晶生長溫度不在6〇〇。〇之條件下，對於單結晶 SlGe膜之磊晶生長溫度，相對降低以緩衝層π之生長溫 -26 - 1280611 度:可延長原料供給時間，由此能夠得到與本實施形態相 5之放果特別係，較佳者，係在晶片溫度在4〇〇〜65〇 °c之範圍内進行磊晶生長。 再說，在本實施形態中之磊晶生長之條件下，將磊晶生 長j度下降20°c左右，就能夠在絕緣層之表面上形成充 分厚度之多結晶層，但這個溫度下降幅度之2〇。〇，在本 ♦月中併未限足。換δ之，按照生長條件以及所需要之 SiGe — GBT之基極結構，適當地設定下降溫度之程度，就 能得到和本發明相同之效果。 但，從圖10可以看出，為了確實發揮本發明之效果， 較佳者，係晶片溫度之下降幅度在10°C以上1〇〇。〇以下之 範圍内。 综上所述，只要使Si缓衝層7(1之生長溫度比原來之晶 片溫度下降，在不降低生產量之前提下，能增加SlGe磊 日曰生長之非選擇性，併能形成具有良好之絕緣膜表面形態 和充分厚度之多結晶層。 在本實施形態中之Ge傾斜層7b，由於電場加速，在不 影響高頻率特性之情況下增大Si緩衝層7d之膜厚度範 圍、即、有使器件設計容限變寬之效果。但它不係本發明 之本質結構。換言之，本發明在基極層不係傾斜Ge之結 構，所謂具有箱型Ge含有率之概略構成之SiGe— HBT上 亦有用。 另外，在本實施形態中也除了 Si缓衝層7d以外，在 SiGe隔離層7a之下方，設置Ge含有率比siGe隔離層7a -27- 1280611 低之SiGe缓衝層，也基本上可以發揮本發明之效果。 再說，即使在形成Si緩衝層7d時，在SiGe隔離層7a、 或SiGe隔離層7a之一部分之形成過程中，使生長溫度比 原來之溫度下降，在控制工件數之增加為最低限度之同 時’提南系晶生長之非選擇性。 (第3實施形態） 本發明之第3實施形態為··在Si緩衝層7d生長時，在 生長膜厚度為一定之限制條件下，在不影響Si缓衝層7d 之膜厚度和成膜時間之情況下，促進絕緣層之表面上之臨 界核之形成，還提高了磊晶生長之非選擇性，促進絕緣層 之表面上多結晶層形成之方法。 圖11為以生長溫度作為參數示出了 ^磊晶生長膜之生 長速度之依賴原料氣體（乙矽·垸）流量依賴性之圖。從同圖 可以得出，Pit著生長溫度之τ降，Sl蟲晶生長膜之生長速 度對原料氣fi流量之依賴性也變小。這意味著，在晶片溫 度f低溫區域時，在反應速度制限條件下進行羞晶生長。 換’在反應速度制限條件下，原料氣體流量所給予生 長速度之影響很小，可以忽略。 另一方面，通過增加原料氣體流量， 上之原料/- 才疋供給絕緣層表面

緣層之表！ 緣層之表t 料氣體開始之提供到多結 S i缓衝層7 d -28- 1280611 潛伏時間，就可能在絕緣層表面上形成厚之多結晶層。 μ在本實施形態中，利用上述現象，與本發明第丨實施形 態相同之W 5之順序來進行si缓衝層7d、咖隔離層 〜、傾斜以(^層7b以及以覆蓋層八之成膜工作，在^ 5中之工序A之處理、即在形成Si緩衝層7d時，比第1 貫施形態增大原料氣體（乙矽烷）之流量。 依照本實施形態，在Sl緩衝層7d生長（工序a)時，因 為在生長速度對原料氣體（乙矽燒）流量之依賴性很小，在

Si緩衝層7d之膜厚度為一定之限制條件下，幾乎在相等 <乳體供給時間下，能通過原料氣體流量之增加促進絕緣 層〈表面上所進行之核形成，因&，更能提高s心蟲晶 生長之非選擇性。 此時，較佳者係S i缓衝層.7 d形成過程中儘量增大原料 氣體流量。 還有，在圖5之順序中，如果要想邊增加乙矽烷流量， 邊進行SlGe膜之磊晶生長，因為單結晶SiGe膜中所含之 Ge含有率以原料氣體（乙矽烷和错燒）之流量比率所定，所 以由於增加乙矽烷之流量，也需要增加鍺烷之流量。因 此，而要重新使質量流量控制器調整到適應使用之流量刻 度等，廷不係希望的。因此，較佳者係於形成膜時， 再把乙矽烷流量調整為第1實施形態相同條件下之流量。 再說，如果使用原料之總量增多，就會導致成本之提 同像本貪施形怨那樣，採用只於§丨缓衝層7 d之成膜（工 序A)時增加乙矽烷之流量，就不會產生這樣不適宜之情 -29- 1280611 況。 還有，於Si緩衝層7d之成膜時，通過將如第2實施形 怨那樣降低生長溫度之方法，和如第3實施形態那樣增加 原料氣體流量之兩種方法之結合，能夠比於每個方法各自 使用時更提高SiGe磊晶生長之非選擇性。 圖17(b)為使用本發明之第2實施形態和第3實施形態 組合起來之非選擇磊晶生長技術所形成之siGe磊晶生長 膜之斷面SEM照片。但，於使用解析該剖開結構之樣品 時’省格了圖1之形成氧化膜5以及氮化膜6之形成過 程。圖17(b)之照片係：使用具有厚度ι〇ηπι之Si缓衝層 7d ’ Ge含有率15%且厚度40nm之SiGe隔離層7a，Ge 含有率從1 5%到〇%變化之厚度40nm之傾斜SiGe層7b， 厚度30nm之Si覆蓋層7c攝影之照片。於此，使習知之 製造方法中之乙矽烷流量變為2倍，使Si缓衝層7d為 10nm(只於Si缓衝層7d生長時，將生長溫度下降2CTC )。 如同圖所示，於N—集電層3上存在有被磊晶生長了之 Si/ SiGe層7,於元素分離用氧化膜4上，形成有厚度充 分厚之多結晶Si/ SiGe膜8。換言之，與由習知之製造方 法進行生長時（參照圖17(a))相比，能夠形成於絕緣層上、 即分離元素用氧化膜上很厚之，表面形態很良好之多結晶 層。另外’可以確認，該系晶生長膜之形狀與習知之製造 方法所形成時（參照圖17(a))之相同。 (第4實施形態） 本發明之第4實施形態係關於有效利用於磊晶生長之 -30- 1280611 :為除去自然氧化膜所進^之高溫熱處理（預先清除）之 f法二具體來說，係關於以下之方法1預先清除中，或 了’、先/目除〈後’或於預先清除後之降溫時，於很短時間 供給原料氣體，由此於有一定密度之情況下將臨界核以上 大J〈核形成於絕緣層之表面上，更使外延延長之非選擇 欧才疋㈤促進絕緣層之表面上所進行之多結晶層之形成。 、般進行於絕緣層之表面上之核形成，經過於絕緣層 心^面上芡反應種之分解、旋動以及結合等過程進行之， 於提高生長溫度時，這些過程中之分解反應特別活躍，促 進核之形成。㉟，因為只係提升溫度，會導致碎層之表面 上所進行之磊晶生長層之生長速度增加，所以於磊晶生長 層《膜厚度為之條件下，需要縮短成膜時間。結果， 反而會抑制核之形成。 . 如此，於把SiGe磊晶生長膜使用於SiGe—HBT之基極 層上時，具有“暴晶生長膜之厚度為一定，，之這一限制條 件，難以滿足保持核生長所需之充分之生長時間、和生長 溫度過高所引起之促進核形成之兩方同時成立。於本實施 形態，為了解決這一問題，於緩衝層之形成之前，進行了 生長工序B。換言之，本發明之特徵為··於預先清除之後 、李/m過程中，先使溫度穩足下來，併進行短時間之原料 氣體（乙矽燒）之供給，然後再使溫度下降到磊晶生長溫 度’進行羞晶生長。對於該追加核生長工序B之時列，如 下所示那樣，有兩種方法。 圖12為本實施形態之第！例中之以以磊晶生長之標準 -31 - !28〇6ΐι 如圖12所示，以下之工序都與帛】實施形態同樣進行： 於:刻，於抽縣高真空狀態之反應室（cWb叫内投 入晶片，然後於時刻t2開始升溫，於時刻t3到時刻“之 間進行熱處理（預先清除），然後再從時刻t4到時刻〖5之 ，理程序之圖，為於圖1實施形態中之處理程序（參照圖 5)中，追加了核生長工序B之例示圖。於此，對以uhv CVD法之SiGe磊晶生長膜生長進行說明，也對— D法以及MBE法能以相同方法進行生長悬晶生長膜。 間’將晶片之溫度下降。但，於時刻t4到時刻t5之間， 進仃核生長工序B。另外，以後之處理方法都與第丨實施 形態相同，即:於時刻〇到t6之間，將晶片表面内之溫度 穩定下來；從時刻16到t7之間，進行使&、缓衝層〜磊 晶生長之工序A ;從時刻t7到t8之間， 7a之成艇，從時刻到時刻丨9之間， 進行SiGe隔離層 進行傾斜SiGe層 7b之成膜；從時刻t9到所定時間間隔内，進行&覆蓋層 7 c之成膜。 如圖12所tf，於本實施形態中，於時刻q ^時，將晶 片溫度下降到比第！實施形態高之溫度，從時刻m到時 刻t22，等到晶片溫度穩定下來之後，於時刻^2到時刻 t23之間，用很短之時間進行供給乙矽烷（sqH6)(工序 B)。該工序B之處理，於進行生長生長核之時間很短。然 後，於時刻⑵到t5之間，降低晶片溫度，然後進行時刻 t5以後之處理。 圖 13為本實施形態之第2例中之以以 磊晶生長之標準 -32- !28〇611 處理順序圖，於圖2實施形態中之處理順序（參照圖9)中， 追加了核生長工序B之示例圖。於此，對以刪—㈣ 法之SlGe羞晶生長膜之生長進行說明，對於Lp—㈣法 以及麵法，也能以相同方法進行生長羞晶生長膜。 如圖13所示，以下之工序都與第1實施形態同樣進行： 時刻U時，於反應室（chamber)内投入晶彳，然後於時刻 '時開始升溫，再從時刻t3到時刻“之間進行熱處理(預 先清除），然後於時刻t4到時刻t5之間，將晶片之溫度下 降。還有，以下之工序也係與第i實施形態相同之：即， 從時刻Π相之間，進行SlGe隔離層〜之成膜；於時 刻t8到時刻t9之間’進行傾斜⑽層几之成膜；於從 時刻t9到所定時間間隔内，進行以覆蓋層八之成膜。還 有万、時刻t5下，將晶片溫·度下降到比第】實施形態來 得低之溫度，等到晶片溫度穩定下來之後，再從時刻 到時刻tl2《間，進打供給所定流量之乙發燒（s咖6)，然 後，進仃Si缓衝層7d之成膜（工序A，）。以後之處理與第 2貫施形態相同；即’於從時刻U2到U3之間，上昇晶 片溫度，從時刻tl3到時刻t7之間，將晶片溫度穩定下來， 然後’進行時刻t7以後之處理。 如圖13所示，於本實施形態中，於時刻t3i下，將晶 片溫度下降到比第1實施形態高之溫度，從時刻t31到時 刻t32之間，等到晶片溫度穩定下來之後，於時刻η]到 時刻t33之間，於很短時間内進行供給乙矽烷（§丨2只6)(工 序B) v亥工序B之處理，於進行生成生長核之時間内之 -33 - 1280611 很^時間内進仃。然後，從時刻t33到t5，降低晶片溫度， 然後進行時刻t5以後之處理。 通過如此預先清除後之、於降溫途中之溫度較高之狀態 下供給原料氣體（乙矽烷），能夠良好地進行於絕緣層之表 面上之核形成。於此之間，因為只於很短之時間進行供給 原料氣體，所以能抑制該過程中之處於矽層之表面上之磊 曰曰生長，麻晶生長膜生長得很薄。如此於預先清除後於很 短時間進行氣體供給，並且於低溫下更增加原料氣體流量 進行Si緩衝層7d之生長，從而比於習知之方法下分別進 行每項處理時更能夠提高磊晶生長之非選擇性。 還有，於此於預先清除後，先使晶片降溫，等把晶片溫 度穩定下來後，進行乙矽烷之供給（參照圖12以及圖13 之工序B)。但，於預先清除中除去自然氧化膜後，開始 降溫之前進行乙梦燒之供給亦可。 因為預先清除後之氣體供給時間很短，所以也可以省略 氣體供給之前之穩定時間，於降溫途中進行氣體供給。 於本實施形怨中，通過很短時間供給乙矽烷進行核形 成，但供給乙矽烷和鍺烷、或只供給鍺烷也能進行核形成。 本發明之SiGe— HBT結構，除了磊晶生長區域之外， 既可以由氮化膜覆蓋，也可以由氮化膜以外之絕緣膜覆 盍。特別係，由氧化膜覆盍時，於氧化膜上之核形成，與 作為氧化膜之分解反應（Si〇2 + Si— 2SiO t )之競爭反麻 而進行，但通過適應選擇氣體供給時之溫度•時間•流量 等之製造條件，能優先地進行核形成。 -34- 1280611 μ補充下，本發明併不只限於上述m 4之實施形 〜將基極層代替包含Sl _口 Ge之二元系之混合晶體半導 l層例如作包括Sl、Ge和碳（c)之三元系之混晶半導體 層（Siux.yGexCy層）也能得到相同之效果。還有，例如將具 有此日日半導體層< HBT代替具有包括錮（h)和鎵（〇勾之化 合物半導體層之HBT也能得到相同之效果。 另外，形成基極層等之基層（於本實施形態中集電層）， 不只限於矽層時，SlGe層和^沿…層之時候，也通過適 用本發明，幾乎能夠發揮相同之效果。 再說，於上述每項實施形態中，對絕緣層上之多結晶層 8作雙載子電晶體之基極引出電極時進行了說明，本發明 不只限於此，例如也可以作BlCM〇s器件之MIS電晶體 中 < 閘極或閘極之一部分。此時，也利用多結晶以以膜和 多結晶SiGeC膜之低電阻性，能夠得到具備有驅動力很高 之MIS電晶體之BiCMOS。 發明之功效 依照本發明，因為在單結晶之基層上形成半導體層之 蝻，通過半導體層形成了 si含有率高於半導體層之缓衝 層，在形成半導體層之時候能提高磊晶生長之非選擇性， 從而能獲得厚度較大之多結晶層。 圖式簡單說明 圖1為一剖視圖，示出了本發明之每個實施形態中共用 之半導體裝置SiGe-HBT之斷面。 圖2(a)〜圖2(c)為剖視圖，示出了本發明之第2實施形 -35 - 1280611 態中之SiGe-HBT之製造工序之前半部分之斷面。 圖3⑷〜圖3⑷為剖視圖，示出了本發明之第2實施形 態中之SiGe-HBT之製造工序之後半部分之斷面。 圖4為-截面圖’不出了沿在圖i中之y w線剖開後 之剖面上之概括構成，和往縱方向之Ge含有率之概略構 成。 圖5為本發明之第！實施形態中之以以磊晶生長之標 準處理時序之圖。 圖6係第1實施形態中之比較SiGe磊晶生長膜之生長 速度和Si暴晶生長膜之生長速度與晶片溫度之互相依賴 性之圖。 圖7為對由本發明之第1實施形態所製造之siGe_HBT 之最高遮斷頻率特性進行模擬結果之圖。 圖8係按照本發明實際製造成之siGe _ hbt樣品時， 有Si缓衝層7d時和沒有它之時之高頻率特性之實際測量 值之相差之比較之圖。 圖9為本發明之第2實施形態中之SiGe磊晶生長之標 準處理時序之圖。 圖1 〇為示出Si磊晶生長膜之生長速度之晶片溫度之依 靠性圖。 圖11為以生長溫度作為參數示出了 Si系晶生長膜之生 長速度之原料氣體流量之依靠性圖。 圖12為本發明之第4實施形態中第1例之SiGe磊晶生 長之標準處理程序圖。 -36- 1280611 圖13為本發明之第4實施形態中第2例之SlGe磊晶生 長之標準處理程序之圖。 圖14(a)〜圖14(£)為截面圖，示出了使用習知之選擇

SiGe磊晶生長技術之siGe_HBT有代表性之製造方法之 斷面圖。 圖15為截面圖，示出了 SlGe_ SiGe層在圖μ⑺ 中之沿XV-XV、線顯後之剖面上之概括構成，以及往 縱方向之Ge含有率之概略構成。 圖16為習知之SiGe磊晶生長之標準處理時序之圖。 圖17(a)為使用非選擇磊晶生長技術所形成之習知之

SiGe磊晶生長膜之斷面SEM照片，圖17(b)為本發明使 用非選擇蟲晶生長技術所形成之SiGe慕晶生長膜之斷面 SEM照片。 圖18為示意圖，示出了 SlGe磊晶生長膜上、si磊晶生 長胰上、絕緣膜上之多結晶Si膜以及多結晶以以膜之原 料氣體供給充填時間和生長膜厚度之關係。 -37-

Claims (1)

1. I28(M i9il06162 號專利申請案 ------i 中文申請專利範圍替換本(96年1月）7牌/月衫日修(更)正替換頁 ， 拾、申請專利範圍·· 一~~~ 1 · 一種半導體裝置，其係包括： 設於基材之一部分上之單結晶基層； 設於上述基材之其它部分之絕緣層； 以蟲晶生長法形成於上述基層之上方，並且具有其組 成分子式以 Sii-xi-yiGexlCyl(0<xl<l，〇$yl<l)表示之半 導體層； 以暴晶生長法形成於上述基層和上述半導體層之間， 並且具有其組成形式以Siix2y2Gex2Cy2(〇 $ χ2<1，〇$ y2<l，1 —X2—y2>1 一 xl_yl)表示之緩衝層； 形成於上述絕緣層上，包含其成分實際上與上述緩衝 層相同之第半導體膜；及其成分實際上與上述半導體 層相同之第一半導體膜之多結晶半導體層； 上以第半導體膜之膜厚較上述緩衝層薄，上述第二 半導體膜之膜厚與上述半導體層相同。 2·如申請專利範圍第1喝所記载之半導體裝置，其中： 上述單結晶基層為碎層。 3.如申請專利範圍第2项所記載之半導體裝置，其中： 上述半導體層為siGe層或siGec層； 上述緩衝層為矽層為SiGe層； 上述多結晶半導體層，至少Ϊ有SiGe。 83333-960123.doc l28〇6] 1 其中： 4. 如申請專利範園第3項所記載之半導體裳置， 上述基層為集極層； 上述半導體層之至少一部分為基極層； 上述多結晶半導體層至少為基極引出電極之-部分； 上述半導體裝置作為具有異質結合雙載子電晶體之功 能之半導體裝置。 5. 如中請專利_第4項所記載之半導體裝置，其中： 上述多結晶半導體層，至少係謂電晶體之閘電極之 部分； 上述半導體裝置具有作為BiCM〇S器件之功能之半導 體裝置。 如申明專利範圍第1到第5項中之任何一項所記載之半 導體裝置，其中： 上述緩衝層之厚度於2nm以上20nm以下。 7· —種半導體裝置之製造方法，其中包括： 工序（a)，進行具有其組成分子式以Sil.x3_y3Gex3Cy3 (〇 Sx3<l，0$y3<l)表示之單結晶之基層，和具有絕緣層 之基材之預先清除工作； 工序（b)，接著上述工序（a)，於上述單結晶之基層上， 形成其組成分子式以 Sii_X2-y2GeX2Cy2(〇 $ x2<l，〇 $ y2<l) 表示之緩衝層之同時，於上述絕緣層上沉積其成分實際 83333-960123.doc -2- 1280611 上與上述緩衝層相同之第一多結晶半導體層； 工序（C) ’接著上述工序（b)，於上述緩衝層上，形成其 組成分子式以Sii-xinGeuCyKiXxKl，0gyl< J)表示之 半導體層’同時於上述絕緣層之上方沉積覆蓋上述第 多結晶半導體層，並且其成分實際上與上述半導體層相 同之第二多結晶半導體層； 上述半導體層之組成分子式和上述緩衝層之組成分子 式之間有以式（l — x2—y2>l —xl —yl)表示之關係。 8_如申請專利範圍第7項所記載之半導體裝置之製造方 法，其中： 於上述工序（b)下’上述第一多結晶半導體基本形成為 連續之一張膜狀。 9·如申請專利範圍第7項所記載之半導體裝置之製造方 法，其中： 將上述工序（b)於比上述工序（c)溫度來得低之情況下進 行。 10·如申請專利範圍第9項所記載之半導體裝置之製造方 法，其中·· 上述工序（b)和工序（C)之間之溫差於10°c以上l〇〇°C以 下之範圍内。 11 ·如申請專利範圍第7到第10項中之任何一項所記載之半 83333-960123.doc 1280611 .導體裝置之製造方法，其中： ， 上述工序（a) ’保持半導體裝置高溫—定時間後，使其 下降到進行上述工序（b)之溫度； 於上述工序⑷中之上述降溫過程中’進行為了於上述 絕緣層上進行上述工序⑷中之第-或第二多結晶半導體 層之磊晶生長之核生長。 12.如申請專利範 』罘10項中又任何一項所記载之半 導體裝置之製造方法，其中： 上述半導體層為SiGe層、或SiGeC層； 上述緩衝層為硬層。 I3·如申請專利範圍第7到篱 〗罘10項中之任何一項所記載之半 導體裝置之製造方法，其中·· 上述基層為集電層； 上述半導體層之至少一部分為基極層； 上述第 弟多、、、曰曰半導體層為基極引出電極之至 少一部分； 上述半導體裝置之製生 灰匕万法，形成作為具有異質結合 雙載子電晶體之功能之半導體裝置。 Η.如申請專利範圍第13項所記載之半導體裝置之製造方 法，其中： 上述第一、第二多結 晶半導體層至少為MIS電晶體之 83333-960123.doc -4- 上280611

   形成作為具有BiCMOS 上述半導體裝置之製造方法 器件功能之半導體裝置。 項所記載之半 15·如申請專利範園第 導體裝置之製造方 7到第10項中之任何一 去’其中： 上述工序（b)及工序（e)，於 J 於超回真空狀態下進行。 16.如申請專利範圍第7到第10,員中之任何一項所記载之半 導體裝置之製造方法，其中： 上述工序（b)及工序（c)，於溫度為4〇〇°C以上65〇°C以下 之範圍内進行。 83333-960123.doc