TWI280002B - Apparatus and method for calibrating IQ mismatch - Google Patents

Description

1280002 九、發明說明： 【發明所屬之技術領域】 本發明提供一種校正相位差之方法及裝置，尤指一種校正同相 /正交相不匹配的方法及裝置。 【先前技術】 . 請參閱第1圖，第1圖為習知直接降頻(direct down -conversion ) φ 架構接收器10的示意圖。直接降頻接收器10包含有一天線11、 一低雜訊放大器(Low Noise Amplifier, LNA)12、混頻器 14、24、 低通濾波器(Low Pass Filter，LPF)16、26、類比/數位轉換器（Analog to Digital Converter，ADC) 18、28、以及一數位訊號處理器(Digital Signal Processor, DSP)19。天線11接收一無線通信訊號，而低雜訊 放大器12係用來放大天線11所接收的無線通信訊號。混頻器14 將該無線通信訊號與一第一載波（亦即第1圖所示之C〇S〇ct)混 頻產生一類比訊號Sal，另一混頻器24將該無線通信訊號與一第 二載波（亦即第1圖所示之SIN(wct+5))混頻產生一類比訊號 Sa2。低通濾波器16、26分別濾除類比訊號Sai 'Sc的高頻成分。 此外，類比/數位轉換器18、28係將類比訊號Sal、Sc分別轉換為 一相對應的數位訊號Sdi、Sd2。最後，數位訊號處理器19係用於 對數位訊號Sdl、Sd2進行後續訊號處理。 如業界所習知，上述第一載波與第二載波之間需對應一 9〇度 的相位差，以使混頻後的類比訊號Sal、Sc成為兩正交訊號，分別 1280002 為同相喊(In-phase signal)及正交相訊號 _g而在實際的電路中，因為溫度、製程以及供應電麼的 纖移等时而會使第—載波與第二載波之間的理想相位差（亦 即9〇度）產生-相位偏糾，此現象稱為同相/正交相不匹配⑻ miSmatch)。如圖一所示，第一载波C〇S⑽及第二載波SIN⑽+ )之間’、有相位偏移6。同相/正交相不匹配會影響訊號解調變而 增加通訊系統的位元錯誤率⑽e贿。因此，必須校正上述相 偏移5以便進步修正類比訊號^^以增加通訊系統的位 元率(bit rate) 〇 習知用於直接降頻接收機之同相/正交相不匹配校正方式有 —·是在同相/正父相訊號分別經過類比/數位轉換器18、28轉 f為相對狀同相/正交她健驗，在録卿幽id_in) 量測兩訊狀她偏移。之後，依_她魏錄出—調整訊 號’在類比端（anal〇gdomain)對同相/正交相類比訊號作同相/正 父相不匹配之相位補償。另一種習知方法亦是在數位端量測同相/ 正交相數位訊號之她偏移。與前猶法不同之處在於，在量得 相位偏移之後’直接在數位端進行同相/正交相數位訊號補償。上 述兩種作法皆是在數位端偵酬相/正交相數位訊號&、&之相 位偏移，其實施#式為利用數位訊號處理器^中之數位電路對同 相/正父相數位訊號Sdl %來執行離散傅立葉轉換(Discrete F〇urier Transform，DFT)以求得相位偏移5。之後，利用習知的 Gmm-Schmidt正交化過程，在類比端作相位補償。或是利用數位 1280002 電路執行最小均方(Least-Mean_Square，LMS)演算法，在數位端進 行相位補償（詳細實施方式請參照”Adaptive IQ mismatch cancellation for quadrature IF receiver，，，Isis Mikhael，Wasfy Β·

Mildiael, http://bmce.engr.ucf.edu/%7Eprp/paper6 )。然而，利用離散 傅立葉轉換計算相位偏移5的操作不僅需要複雜的邏輯電路進行 繁複的邏輯计异，更會增加額外的消耗功率。此外，數位電路需 要外界提鋪外陳正碱才能執行最小均方·法進行補償， φ 同樣也增加電路的複雜度及功率損耗。 【發明内容】 因此本發明提供一種利用用於直接降頻架構之接收機之同相/ 正交相不匹配校正裝置及方法，不需要外加校正訊號源即可實施 估測出同相振盪訊號與正交相振盪訊號的相位差，並且於類比域 (analogdomain)對同相、或正交相振盪訊號進行相位補償，以 解決上述問題。 依據本發明之申請專利範圍，其係揭露一種同相/正交相不匹配 校正裝置，用來使-同相振靈訊號正交於一正交相振盪訊號。該 同相/正交相不匹配校正裝置包含有··一混頻器，用來混頻該同相 振盈訊號以及該正交相振盪訊號以產生一輸出訊號；一控制模 組，耦接於該混頻器，用來依據該輪出訊號之低頻成分以決定一 控制訊號；以及一相位調整模組，耦接於該控制模組，用來依據 该控制訊號調整該同相振盪訊號和該正交相振盪訊號中至少之一 1280002 者之相位，以使該同相振盪訊號正交於該正交相振遂訊號。 依據本發明之申請專利範圍，其係揭露一種同相/正交相不匹配 校正方法，用來使一同相振盪訊正交於一正交相振盪訊號，該同 相/正交相不匹配校正方法包含有：混頻該同相振盪訊號以及該正 父相振盪訊號以產生一輸出訊號；依據該輸出訊號之低頻成分產 生控制訊號，以及依據該控制訊號調整該同相振盡訊號和該正 ❿ 父相振盈訊號中至少之一者之相位，以使該同相振盪訊號正交於 該正交相振盈訊號。 依據本發明之申請專利範圍，其係揭露一種同相/正交相不匹配 校正裝置，用來使一同相振盪訊號正交於一正交相振盪訊號。該 同相/正交相不匹配校正裝置包含有：一相位偵測模組，用來偵測 该同相振盪訊號以及該正交相振盪訊號以產生一低頻訊號；一運 算單元’耦接於該相位偵測模組，用來依據該低頻訊號產生一控 鲁制訊號，其中該運算單元依據該低頻訊號之大小來提昇和降低該 控制訊號；以及一相位調整模組，耦接於該運算單元，用來依據 該控制訊號調整該同相紐訊號和該正交相減訊號中至少之一 者之相位’以使該同相振盪訊號正交於該正交相振盪訊號。 本發明係利用一混頻器於類比端混頻該同相振盪訊號以及該 正父相振盛訊號’以估測該同相振盪訊號以及該正交相振盪訊號 之相位差’並且利用控制訊號控制該相位調整模組，以補償一特 1280002 定振盪訊號之相位。因此，本發明既不需利用數位訊號處理器對 同相、或正交相數位訊號進行相位差之估測以及相位補償的運 算，也不需利用額外的振盪源進行校正。如此一來，不僅可以簡 化電路架構，也可以讓數位訊號處理器節省大量的運算，以降低 系統資源的消耗。 【實施方式】 請參閱第2圖，第2圖係為本發明同相/正交相不匹配校正裝置 100之一較佳實施例的示意圖。本實施例中，同相/正交相不匹配 校正裝置100係應用於一直接降頻收發機（direction conversion transceiver)。同相/正交相不匹配校正裝置loo包含有：一天線 Π0、一低雜訊放大器112、複數個混頻器114、124、132、複數 個低通濾波器116、126、一同相振盪源118、一正交相振盪源128、 一相位調整模組Π4以及一控制模組136。由於圖示中天線11()、 低雜訊放大器112、混頻器114、124以及複數個低通濾波器116、 126的運作與架構皆與第1圖中的同名元件相同，且為業界所習 知’故不在此贅述。本實施例中同相振盪源118以及正交相振盡 源128係分別用來產生一同相振盪訊號也os(m以及一正交相振盡 + ’但是其產生方法並不以此為限，例如本發明亦可 使用單一個振盪源，並且將該振盪源輸出的振盪訊號分為兩路： 利用相位延遲器給予一路振盪訊號90度的延遲；另一路則否。如 此一來亦可以得到一同相振盪訊號以及一正交相振盪訊號。 1280002 本實紅例中’混頻器132係直接混頻一同相振盡訊號Jcos(m^)以 及一正交相振m訊號如咖㈣)以產生一輸出訊號^，混頻器132 的運作係由下列方程式表示：

Acos(wct) Asin(wc r + Θ) = —[cosΘ · sin2wct + sin0 · cos2wct] + — · sinΘ 1 ° 2 &立 方程式（一） 請注意’為確保同相振盪訊號與正交相振盪訊號由同相振盪源ιΐ8 鲁或正交相振盪源128至混頻器132的延遲時間相等，混頻器132 至同相振盈源118以及正交相振遽源128的繞線長度需相等，所 乂本表月中頻器132係設置於同相振盪源Mg以及正交相振蘯 源128的成何中心線上，但並不以此為限。如圖中所示，控模 ，136中設置有-低通濾波器142以及—運算單元144。低通滤波 益過遽出輸出喊SQUt的低頻成分已產生—低頻峨^，在㈣ 小的航下少f Sil^·0。換句話說，混頻器U2以及低通 •;慮波器142亦可視為一相位_模組用轉出低頻訊號SLF，當低 頻訊號SLF越大則表示同相振盪訊號與正交相振盈訊號之相位不 匹配程度(亦即Θ綱大；當低頻訊號SLF越小則表示同相振蘯訊 號與正交相振堡訊號之相位不匹配程度越小。接著，運算單元144 依據低頻峨sLF產生-㈣峨SaW_整池134依據控 制訊號Scrtl調整正交相振盛訊號场㈣的相位，使同相振廬訊 號與正交相振盪訊號之相位差約為90度。請注意，本發明之相位 調整模組134包含有-可變電容162，其運作將在下文中詳述。此 外’本發明之相位調麵組m之連接方式並不以本實施例為限， 1280002 相位調整模組m亦可輪妾於同相振盡源ns，來調整同相振盘訊 號伽㈣之相位，以校正同相/正交相之不匹配。 ° 請參閱第3目，第3圖係為第2圖所示之運算單元144之一較 佳實施例的示意圖。如圖中所示，運算單元⑷包含有··一比較 态152、一計數器154、一數位類比轉換器156以及一控制單元 ，158。t匕較器152係比較-接地電壓與低頻訊號SLF之電壓值，以 • 觸低頻峨Slf之電壓值為正或貞。若低頻減SLF之電壓值為 正數’則计數器154的輸出位元會加一；若低頻訊號Slf之電壓值 為負數’則计數$ 154的輸出位元會減一。舉例來說，若計數器 之輸出係為四位元，且初始值為“1〇〇〇”。若於計數器⑼的 第個輸入時序低頻訊號8〇^之電壓值為正數，則輸出位元為 “麵，，；若於計數器154的第二個輸入時序，低頻訊號ι之電壓 值為正數，則輸出位元為“ 1〇1〇” ；若於第三個輸人時序低頻訊 馨唬SLF之電壓值變為負數，則輸出位元又回到“醜，，，依此類推。 p數位類比轉換器156會依據計數器、154的輸出位元產生控制訊 號s咖。例如··輸出位元為“1000，，時，控制訊號s咖的電壓值為 輸出位元為“1001”時，控制訊號^的電壓值為i 6v ;輸 $位7L為“0111”時，控制訊號Sctrl的電壓值為14V，依此類推。 隶後相位”周整模、组134則會依據控制訊號的電壓值改變正交 相振盪贼德的她。請回顧第2圖，由於本實施例中相 位凋整核組134包含有一並聯接地的可變電容162，且可變電容 11 1280002 162會依據控制訊號Setrli電壓值改變其電容值。如此一來，正交 相振盡源128會隨著其外部匹配電容的電容值改變岐變所輸出又 的正交相振盡訊號的相位。請注意，本發明之相位調整模組以 之架構並从本實齡j為限。其他可域控舰號b改變其特 性’進而調整、同相或正交相振盛訊號之相位的元件皆屬本發明 之範傳。 • 本實施例中，控制單元158係用來控制數位類比轉換器156產 生控制讯號Setrl。當低頻訊號SLF的電壓值連續於正、負號間反覆 振盡數次後’㈣單元158剩定此_她盪訊肋及正交相 振盪訊號的相位差已經相當接近90度，並驅使數位類比轉換器 156維持控制訊號Sctrl的電壓值，不再予以改變。因此，可變電容 162的電容值亦不再改變。 她於習知技術，本發明之同相/正交相不匹配校正裝置係利用 -混頻器直接混_相、與正交相振舰號，並且依據混頻之結 果估測出同相、與正交相振盪訊號的相位差，進而於類比端調整 同相、或正交相振i訊號的相位。因此本發明之同相/正交相不匹 配校正裝置既不需湘數位訊號處理單元進行繁雜的運算過程， 也不需利用額外的振i源進行校正。如此一來本發明可簡化電路 架構，以及大幅降低系統資源的消耗。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範 12 1280002 圍所做之均等變倾修飾，皆麟本發明之喊範圍。 【圖式簡單說明】 第1圖為習知直接降頻接收器的示意圖。 第2圖係為本發曰月同相/正交相不匹配校正㈣之一較佳實施例的 示意圖。 第3圖係為第2圖所示之運算單元之—較佳實施例的示意圖。 【主要元件符號說明】 10 直接降頻接收器 11、 110天線 12、 112低雜訊放大器 14、24、114、124、132 混頻器 16、26、116、126、142 低通濾波器 18 >28 類比/數位轉換器 19 數位訊號處理器 100 同相/正交相不匹配校正裝置 118、128振盪源 134 相位調整模組 136 控制模組 144 運算單元 152 比較器 154 計數器 156 數位/類比轉換器 158 控制單元 162 可變電容

Claims (1)

1280002 十、申請專利範圍： 1· 一種同相/正交相不匹配(I/Qmismatch)校正裝置，用來使一同相 振盈3虎正父於一正交相振盤訊號’該同相/正交相不匹配校正 裝置包含有： 一混頻為’用來混頻該同相振盡訊號以及該正交相振盈訊號以 產生一輸出訊號； 一控制模組，耦接於該混頻器，用來依據該輸出訊號之低頻成 分以決定一控制訊號；以及 一相位调整模組，耦接於該控制模組，用來依據該控制訊號調 整該同相振盪訊號和該正交相振盪訊號中至少之一者之相 位’以使該同相振盡訊號正交於該正交相振靈訊號。 2·如申請專利範圍第1項所述之同相/正交相不匹配校正裝置，其 中該控制模組包含有： 一低通濾波器，耦接於該混頻器，用來依據該輸出訊號產生一 低頻訊號；以及 運算單元，耦接於該低通濾波器，用來依據該低頻訊號產生 该控制訊號，其中該運算單元依據該低頻訊號之大小來提 昇或降低該控制訊號。 •如申請專利範圍第2項所述之同相/正交相不匹配校正裝置，其 中若該低頻訊號之大小位於一第一範圍，該運算單元係提升該 控制訊號，若該低頻訊號之大小位於一第二範圍，該運算單元 14 1280002 係減低該控制訊號，以及該第一範圍與該第二範圍互不重疊。 4·如申請專利範圍第3項所述之同相/正交相不匹配校正裝置，當 該低頻訊號之大小於該第-、第二範圍之間連續往復次數超過 一預定值時，該運异單元係停止改變該控制訊號。 5·如申請專利範圍第2項所述之同相/正交相不匹配校正裝置，若 > 雜頻滅大於-臨界值，該運算單元係提升該控制訊號，若 該低頻訊號小於該臨界值，該運算單元係減低該控制訊號。 6·如申請專利範圍第5項所述之同相/正交相不匹配校正裝置，當 該低頻訊號之大小於該臨界值之上下連續往復次數超過一預定 值時，該運算單元係停止改變該控制訊號。 7·如申請專利範圍第1項所述之同相/正交相不匹配校正裝置，其 ► 中該相位調整模組係為一可變電容，且該可變電容係依據該控 制訊號改變其電容值。 8·如申請專利範圍第！項所述之同相/正交相不匹配校正裝置，其 中該同相振盡訊號以及該正交相振盪訊號係分別由一同相振盪 源以及一正交振盪源所產生，且該混頻器係設置於該同相振盪 源以及該正父振盈源之幾何中心線上(geometric center line of the layout pattern)。 15 1280002 9·如申請專利範圍第1項所述之同相/正交相不匹配校正裝置，其 中該同相振盪訊號以及該正交相振盪訊號係由一振盪源以及一 相位延遲器所產生。 10·如申請專利範圍第1項所述之同相/正交相不匹配校正裝置， 其係應用於一直接降頻收發機（(jirecti〇n c〇nvers^〇n transceiver) 〇 11· 一種同相/正交相不匹配(I/Qmismateh)校正方法，用來使一同 相振盪訊號正交於一正交相振盪訊號，該同相/正交相不匹配校 正方法包含有： 混頻該同相振盪訊號以及該正交相振盪訊號以產生一輸出訊 號； 依據該輸出訊號之低頻成分產生一控制訊號；以及 依據該控制訊號調整該同相振盪訊號和該正交相振盪訊號中至 少之一者之相位，以使該同相振盪訊號正交於該正交相振 盪訊號。 12·如申凊專利範圍第η項所述之同相/正交相不匹配校正方法， 其中產生該控制訊號之步驟包含有： 渡出該輸出訊號之一低頻訊號；以及 依據该低頻訊號產生該控制訊號，其中若該低頻訊號之大小位 於一第一範圍，該控制訊號之值係增加，若該低頻訊號之 16 128〇〇〇2 大小位於一第二範圍，該控制訊號之值係降低，以及該第 一範圍與該第二範圍互不重疊。 13·如申請專利範圍第12項所述之同相/正交相不匹配校正方法， 其中當該低頻訊號之大小於該第一、第二範圍之間連續往復次 數超過一預定值時’則停止改變該控制訊號。 % 14.如申請專利範圍第11項所述之同相/正交相不匹配校正方法， 其中產生該控制訊號之步驟包含有： 自該輸出訊號濾出一低頻訊號；以及 依據該低頻訊號產生該控制訊號，其中若該低頻訊號大於一臨 界值，該控制訊號之值係增加，若該低頻訊號小於該臨界 值，該控制訊號之值係降低。 15·如申請專利範圍第14項所述之同相/正交相不匹配校正方法， 鲁 當該低頻訊號之大小於該臨界值之上下連續往復次數超過一預 定值時，該控制訊號係停止改變。 16·如申請專利範圍第η項所述之同相/正交相不匹配校正方法， 其中依據該控制訊號調整該特定振盪訊號之步驟包含有： 提供一可變電容，依據該控制訊號改變該可變電容之電容值， 以調整該同相振盪訊號和該正交相振盪訊號中至少之一者 之相位。 17 1280002 π·如申明專利範圍第u項所述之同相/正交相不匹配校正方法， 八係應用於直接降頻收發機（directi〇n conversi〇n transceiver) 〇 18· —種同相/正交相不匹配校正裝置，用來使一同相振盪訊號正 父於一正父相振盪訊號’該同相/正交相不匹配校正裝置包含 有： . 一相位偵測模組’用來偵測該同相振盪訊號以及該正交相振盪 訊號以產生一低頻訊號； 一運算單元’搞接於該相位偵測模組，用來依據該低頻訊號產 生一控制訊號，其中該運算單元依據該低頻訊號之大小來 提昇或降低該控制訊號；以及 一相位調整模組，耦接於該運算單元，用來依據該控制訊號調 亥同相振遷訊號和該正交相振盡訊號中至少之一者之相 位’以使該同相振盪訊號正交於該正交相振盪訊號。 I 19·如申請專利範圍第18項所述之同相/正交相不匹配校正裝置， 其中該相位偵測單元包含有： 一混頻器，用來混頻該同相振盪訊號以及該正交相振盪訊號以 產生一混頻訊號；以及 一低通濾波器’耦接於該混頻器，用來依據該混頻訊號產生該 低頻訊號，其中該低頻訊號係為該混頻訊號之低頻成分。 18 1280002 20.如申請專利範圍第19項所述之同相/正交相不匹配校正裝置， 其中該同相振I訊號以及該正交相振盪訊號係分別由一同相振 盪源以及一正交振盪源所產生，且該混頻器係設置於該同相振 盪源以及該正父振蘆源之幾何中心線上(ge〇metric center line the layout pattern) 〇 21·如申請專利範圍第18項所述之同相/正交相不匹配校正裝置， φ 其中該低頻訊號之大小對應於該同相振盪訊號與該正交相振盪 訊號之相位不匹配程度。 22·如申請專利範圍第18項所述之同相/正交相不匹配校正裝置， 若該低頻訊號之大小位於一第一範圍，該運算單元係提升該控 制訊號，若該低頻訊號之大小位於一第二範圍，該運算單元係 減低該控制訊號，其中該第一範圍與該第二範圍互不重疊。 修21如申請專利範圍帛22項所述之同相/正交相不匹配校正裝置， 當該低頻訊號之大小於該第-、第二翻之間連續往復次數超 過一預疋值日守，遠運算單元係停止改變該控制訊號。 24·如申請專利範圍帛18項所述之同相/正交相不匹配校正裝置， 若該低頻減大於-臨界值，料算單域提升雜制訊號， 若該低頻減小於誠界值，魏算單元係減健控制訊號。 19 1280002 25·如申請專利範圍第24項所述之同相/正交相不匹配校正裝置， 當該低頻说號之大小於该臨界值之上下連續往復次數超過一預 定值時’該運异单元係停止改變該控制訊號。 26·如申請專利範圍第18項所述之同相/正交相不匹配校正裝置， 其中該相位調整模組係為一可變電容，且該可變電容係依據該 控制訊號改變其電容值。 27·如申請專利範圍第18項所述之同相/正交相不匹配校正裝置， 其中該同相振盪訊號以及該正交相振盪訊號係由一振盪源以及 一相位延遲器所產生。 28·如申請專利範圍第18項所述之同相/正交相不匹配校正裝置， 係應用於一直接降頻收發機（directi〇n conversi〇n transceiver) ° Η^一、圖式： 20