TWI279085B - All-digital phase-locked loop - Google Patents

Description

1279085 玖、發明說明： 【發明所屬之技術領域】 本發明係有關於一種全數位鎖相迴路，尤指一 率合成器之全數位鎖相迴路。 用於頻 【先前技術】 鎖相迴路電路（phase-locked loop，PLL )具有許多a 例如可進行資料與時脈的恢復、頻率與相位的調變與二$能， 以及產生穩定且可倍頻的時脈，因此被廣泛地應用在、 電子儀器、消費性產品及通訊裝置中。例如，在實現頻位 器（Frequency Synthesizer)時，便常會使用到鎖相迴路合成 習知技術中，鎖相迴路多以類比技術來實現，其利用—。在 率偵測器（Phase Frequency Detector，簡稱PFD)，檢測一位頻 訊號與一反饋訊號間的相位及頻率差異，並藉由一迴路濾 依據該相位頻率檢測器檢測的結果，以調整該鎖相迴路态 一壓控震盪器（VC0)的運作，直到該反饋訊號之頻率和，之 與該輸入訊號相匹配為止。 目位 由於類比式鎖相迴路所使用的被動元件容易受到雜訊的 干擾而影響到系統的效能，加上數位訊號的處理遠比類比訊號 方便，因此，將鎖相迴路電路數位化已逐漸成為一種趨勢。然 而，習知的數位式鎖相迴路需要引入一高頻訊號作為某些元 件’例如·數位迴路滤波器（digital l〇〇p filter)和數位控制振 盪器（digital controlled 〇Sciuator)的工作時脈，不僅提高電 路成本，亦使得系統效能受限於該高頻訊號的來源。 1279085 【發明内容】 因此本發明的目的之一在於提供一種全數位式鎖相迴路 (All-Digital Phase-Locked Loop，ADPLL) ’利用全數位電路的設計來實 現鎖相迴路的功能。 本發明之一較佳實施例中所提供之全數位鎖相迴路包含 有：一數位相位頻率檢測器（Phase Frequency Detector)，用 來檢測一參考訊號與一反饋訊號之頻率差與相位差以產生一 檢測訊號，一數位相位差計數’麵合於該數位相位頻率檢 測器，用來依據一震盪訊號對該檢測訊號進行取樣並產生一 計數值；一數位濾波器（Digital Filter)，耦合於該數位相位 差計數器，用來依據該計數值產生一控制訊號；一數位控制 震盪器（Digital Controlled Oscillator )，耦合於該數位濾波器， 用來依據該控制訊號產生該震盪訊號；以及一除頻裝置，輕 合於該數位控制震盈器與該數位相位頻率檢測器，用來對該 震盪訊號進行除頻以產生該反饋訊號。 本發明的優點之一，是不需使用電容、電阻等被動元件， 故能有效降低電路之面積，並提高抗雜訊的能力。 本發明的另一優點，是不需要以額外的高頻訊號作為鎖 相迴路之兀件的工作時脈，可降低電路設計的成本與複雜度。 【實施方式】 圖-所緣不為本發明用於頻率合成器之全數位鎖相迴路 (ADPLL)之:意圖。全數位鎖相迴路削包含有—第一除頻 裝置110,用來對-輸入喊Fin進行除頻的運作，以輸出一 1279〇85 參考訊號Fin，； 一相位頻率檢測器（PFD) 12〇，用來檢測參考 訊號Fin，與一反饋訊號Fout，之間的頻率差與相位差，並產生 檢測訊號up、down ; —相位差計數器（Phase Err〇r c〇unter ) 13〇，用來依據一震盪訊號Font對檢測訊號Up或檢測訊號 ^own進行取樣（Sampling)並產生一計數值χ; 一數位濾波 Digital Filter ) 140，用來依據該計數值χ產生一控制訊號 數位控制震盪器（Digital Controlled Oscillator，DC0) 15〇，用來依據該控制訊號γ產生該震盪訊號F〇ut;以及一第 二除頻裝置160,用來對該震盪訊號Fout進行除頻以產生該反 饋訊號Fout，。 μ在實作頻率合成器時，全數位鎖相迴路1〇〇係用來產生頻 率為輸入訊號Fin之某個倍率的震盪訊號以加。由圖一可知， 該震盪訊號Fout之頻率係為該輸入訊號Fin之頻率的n/m倍。 2由調整除頻裝置11〇、16〇之除數大小，即可調整數位控^ 震盪器150最後所輸出之該震盪訊號F〇m的頻率。實作上， 亦可利用一可程式化分數除頻器來取代除頻裝置11〇及 功能。 在本發明甲 ..序目位頻率檢測器120可以以習知之類比鎖相 ^路所使㈣相位頻率檢測器12〇來實現，亦可以用數位電路 ^實現。此外’本發明之全數位鎖相迴路觸巾，相位

:尸〇可用-雙向計數器（Up_DownC〇unter)來實現。相位差 =數器D0所輸出的計數似，係代表該參考訊號F 1訊號之間的相位差（PhaseE贿）。在一較佳實施例中， 位差植a 130係直接利驗位控财μ 15Q所產生之該 為時脈’㈣檢觀號UP或檢測訊^ 高頻二作為工作時:要：用額：的時脈產生裝置所產生的 貝-TL號來作為工作時脈。如此—來，便可降低電路實作時的 7 1279085 成本與複雜度。 圖二所繪示為本發明之數位濾波器140之一實施例的示 意圖。在圖二之實施例中，數位濾波器14〇係以一階（Hrst Order )巴特沃斯（Butterworth )濾波器210加上一編碼器 (encoder) 220來實現。其中，圖二中之a、b、c係為濾波器 210之係數。在本實施例中，編碼器220係用來將濾波器210 之輸出值作2的補數（Complement)運算，並將運算的結果轉 換為不具正負號之量值（Unsigned Magnitude )。在實作上，數 位渡波140可以用無限脈衝響應（infinite Impulse Response ’ IIR)數位滤波裔或有限脈衝響應（Finite Impulse Response，FIR)數位濾波器來實現，而濾波器的階數亦可視 需要而調整。請注意，為了使整個迴路能達到系統分析上的穩 定狀態，數位滤波器140須提供至少一個與全數位鎖相迴路 100頻譜中之直流位準相距一特定距離之極點（Pole)。當極點 的數目增加時，則要注意相位邊際（Phase Margin)是否足夠， 以維持系統的穩定性。 當數位濾波器140將該計數值X轉換成數位的控制訊號γ 後，全數位鎖相迴路1〇〇便可利用該控制訊號Y來調整數位 控制震盪器15〇的震盪頻率，進而改變該震盪訊號F〇m及除 頻後之反饋訊號Fout’之頻率，使該反饋訊號Fout，之頻率與該 參考訊號Fin’之頻率相匹配，而達成頻率合成之目的。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利 範圍所做之均等變化與修飾，皆應屬本發明專利的涵蓋範圍。 1279085 【圖式簡單說明】 圖式之簡單說明 圖一為本發明之全數位鎖相迴路的示意圖。 圖二為本發明之數位濾波器之一實施例的示意圖。 圖式之符號說明

100 全數位鎖相迴路 110 、 160 除頻裝置 120 相位頻率檢測器 130 相位差計數器 140 數位濾波器 150 數位控制震盪器 210 一階巴特沃斯濾波器 220 編碼 9

Claims (1)

1279085 拾、申請專利範圍： 1· 一種全數位鎖相迴路（All-Digital Phase-Locked Loop， ADPLL)，其包含有： 一數位相位頻率檢測器（Phase Frequency Detector)，用來檢 測一參考訊號與一反饋訊號之頻率差與相位差以產生一 檢測訊號； 一數位相位差計數器，耦合於該數位相位頻率檢測器，用來依 據' 震盈訊號對該檢測說號進行取樣並產生'^計數值； 一數位濾波器（Digital Filter)，耦合於該數位相位差計數器， 用來依據該計數值產生一控制訊號； 一數位控制震盪器（Digital Controlled Oscillator)，麵合於該 數位濾波器，用來依據該控制訊號產生該震盪訊號；以及 一除頻裝置’耗合於該數位控制震盡器與該數位相位頻率檢測 器’用來對該震盪訊號進行除頻以產生該反饋訊號。 2.如申請專利範圍第1項所述之全數位鎖相迴路，其係設置於 一頻率合成器。 3·如申請專利範圍第1項所述之全數位鎖相迴路，其中該數位 濾波器係為一無限脈衝響應（Infinite hpulse Response )濾波 器。 〜 4·如申請專利範圍第1項所述之全數位鎖相迴路，其中該數位 濾波器具有至少一極點（Pole)，且該至少一極點與該全數位 鎖相迴路之頻譜中之直流位準相距一特定距離。 5.如申請專利範圍第1項所述之全數位鎖相迴路，其中該數位 濾波器係為一有限脈衝響應數位濾波器（Finhe 1279085 Response Digital Fiiter) 〇 6·如申請專利範圍第丨項所述之全數位鎖相迴路，其中該數位濾 波器包含： ^ 一渡波器’用來對該計數值進行渡波運算；以及 一編碼器，耦接於該濾波器，用來將該濾波器之輸出值轉換成 該控制訊號。 7·如申請專利範圍第6項所述之全數位鎖相迴路，其中該編碼 器會對該濾波器之輸出值進行二的補數運算，並將運算的結 · 果轉換為一不具正負號之量值，以作為該控制訊號。 一種數位鎖相迴路（Digital Phase-Locked Loop，DPLL),其 包含有： 一相位頻率檢測器（Phase Frequency Detector)，用來檢測一 參考訊號與一反饋訊號以產生一檢測訊號； 一誤差估計器（Error Estimator)，麵合於該相位頻率檢測器， 用來對該檢測訊號進行取樣並產生一估計訊號；

一數位濾波器（Digital Filter)，耦合於該誤差估計器，用來依 據該估計訊號產生一控制訊號；以及 一數位控制震盪器（Digital Controlled Oscillator)，耦合於該 數位濾波器，用來依據該控制訊號調整並輸出一震盪訊 號； 其中，該反饋訊號係與該震盪訊號相對應。 9·如申請專利範圍第8項所述之數位鎖相迴路，其中該檢測訊 號係與該參考訊號與該反饋訊號之相位差與頻率差之至少一 者相對應。 11 1279085 10·如申請專利範園第8項所述之數位鎖相迴路，其中該誤差估 計器係依據一取樣訊5虎對該檢測‘號進行取樣，該取樣訊號 係與該震盪訊號相對應。 11·如申請專利範圍第10項所述之數位鎖相迴路，其中該誤差 估計器係為一計數器（Counter)。 12·如申請專利範圍第8項所述之數位鎖相迴路，其中該數位濾 波器係為一無限脈衝響應（Infinite Impulse ）數位迴 路濾波器。 13. 利範圍第8項所述之數位鎖相迴路，其中該數位遽 ^係為-有限脈衝響應數位迴路濾波器（灿如！寧以 Response Digital Loop Filter)。 M.如申請專利範圍第S項所述之數位鎖 波器係用以提供至少一極點Γ 、路’其中該數位滤 位鎖相迴路=:?()，且該至少-極點與該數 頻碚中之直氙位準相距至少—特定距離。 I5.如申請專利範圍第 制震盈器係用以依據該控制訊==;路’其中該數位控 位之至少一者。 該震盪訊號之頻率和相 16·如中請專利範㈣8項所述之數 迴路更包括一第一 貞相迴路，其中該數位鎖相 訊號。 除頻15 ’用以依據該震盈訊號產生該反镇 其中該數位濾波 17.如範圍第8項所述之數位鎖相迴路， 12 1279085 一濾波器，用來對該估計訊號進行濾波運算；以及 一編碼器，耦接於該濾波器，用來將該濾波器之輸出值轉換成 該控制訊號。 18.如申請專利範圍第17項所述之數位鎖相迴路，其中該編碼器 會對該濾波器之輸出值進行二的補數運算，並將運算的結果 轉換為一不具正負號之量值，以作為該控制訊號。

拾壹、圖式：

13 1279085 柒、指定代表圖： (一） 本案指定代表圖為：第（一）圖。 (二） 本代表圖之元件代表符號簡單說明： 100 全數位鎖相迴路 110 、 160 除頻裝置 120 相位頻率檢測器 130 相位差計數器 140 數位濾、波器 150 數位控制震盪器 捌、本案若有化學式時，請揭示最能顯示發明特徵的 化學式：