TWI279075B - LVDS driver circuit and driver circuit - Google Patents

Description

1279075 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種驅動器電路，可高亲士於 一種低電壓差動訊號（LVDS)驅動哭電路及’尤關於 邏輯輸出與高阻抗輸出。I。電路及駆_電路，可提供 【先前技術】 ^來，已發展出在大尺寸積體電路（LSIs) 傳輪系統的應服a規格。 將改良之咖電路作為 常為Ϊίϊί1互補式金氧半導體（CM〇S)電路的輸出電壓大小通 3之輸，，赠低將產生顯著的優 二以 大小 =?Γ=5977號所揭露之技術。此習知的 包括雷曰“ 曰曰體Qp 2與Qnl2、及第三電流開關電路，並 _與====電壓一電流源 端子根據肋之= 換。一對輪出鮮:原_或賴之任一個的方式而進行切 關電路===㈣ΐ輸出訊號與霞2。使第三電流開 __ ㈣11峨至電流源 5 1279075 未反相之輸入訊號IN11的輸入與反相之輸入訊號m ^之間的時間差將造成不足的邏輯輸出電壓大小。為 此; 題，此LVDS軸器電路具有用以修正未反相與反相之輸入訊^ ，，時間差之第三電流開關電路，藉以獲得所需的邏輯輸出電^ 大小。 a 土 心日本公開專利公報第綱-174605號，即第二習知技術，則 ，二種技術，践聽提供賴輸出與高阻抗輸㈣lvd路 從其南阻抗輸出狀態轉變成其邏輯輸出狀態的過渡期間產生於 在電it輸it號i中的雜訊。圖6顯示此習知技術的電路結 f °在此電路之中’將輸人訊號輸人至未圖 的電壓產生器電路，藉以轉換的電壓產生 而使電晶體P23、P24、N23、及駆啟動或關閉。很據輸入减 乂下> /、、、圖7A至圖7C之時序圖，俾說明上述電路的择 為不具旁通電路之一般的胤驅動器'電路 具旁通電路的LVDS驅動器電路之中，將反相之致 電曰二=W9f _號ΑΡΑ、卿、纖、及趣控制 電^曰體Ρ23、Ρ24、Ν23、及Ν24的導通狀態。在此實例中

愈接地電M GND ，且節點P與N分別處於電源電壓VDD 右反相讀能訊號EN_成低㈣ N23、及H敌說斗時，則依據輸入資料而使電晶體P23、P24、 時，提供邏輯輸出。在邏輯輸出狀態 二即，Ρ的電Μ為略大於高（Hi 電麗則為略小於低（Low)位準的碰。I而即點㈣ :〔 於第一邏輯輸出之中的電源電遷_，故 (lg )準將由於節點p的電源電㈣具有極大的超越量之波 1279075 (L〇w) 如圖7A所示，輸出 =开一電Pf=具有極大的不足量之波形。因此， 為了克服上述問題，故^有且旁I而電大路幅扭/勺括雷 機鶴實質等 終端電壓而運作。因此，若路成猎由預定之特定 則第二習知技術並1法克^j; 賴不同的終端電壓時， 終端電壓的情況在2預^之ί端電龍τ的咖作為 相依於預定=端==與”賴設定成 鱗之後樓輸㈣，===目 =f接vi終ΪΞΪΓ1 (贈TT11);因此，其增加達^ 而這並非、隹1六m?之電塵的變化將造成輸出波形扭曲， 術並不_ 31^知撕所揭露之技 電路明欲解決之問題係在於··上述之習知·驅朗 壓進行運作，且使用不同之終端電ίί 無法達成高i;:而變化，這將使輸出波形扭曲’因而 【發明内容】 的係utm成解決上述_的目的，故本發明之-目 而能ΐ藉由ϊ^ϋ11桃’其提供邏働岭高阻抗輸出， 扭曲的^出^壓波形作、達成尚速傳輸、且能夠輸出不會 種低目的’故根據本發明之—實施樣態，係提供一 3 σ k ( VDS)驅動器電路，用以提供邏輯輸出與高 l2^9〇75 阻抗輸出’具有-電流源、-輸出開關電路，用以設定一輸 態了旁通電路，與該輸出開關電路並聯且在高阻抗輸出期 來自该電流源之-電流旁通、及一第一終端電阻器與一第二 電阻咨，在該LVDS驅動器電路的一第一輸出端子與一第二 子之間呈串聯。供應-終端龍給該第—與第二終端電阻哭 ，二旁通電路之—中間節點的糕係實質與該終;電壓 f㈣DS|_n電路可藉由各種終端輕運作^ 成同速傳輸、且旎夠輸出不會扭曲的輸出電壓波形。 σ上述之LVDS驅動器電路更具有一差動放大器。在此差勤於士 Ιί:丄ΐϊί，輸，第一輸入端子，且將-輸出端子的 通電;的中丄 高效率的運作。 祕了错由各種終端電遷進行 及一以:器_第:電:第更四具電::第 呈串聯。在差動放Ld四之間 二心。輸入至-第 點=簡《動器電路可藉由各種^ 路之-第-節點，開關電 ίίϊ之中’源極係連接至輸出開關^之2 。在第5 節點。—器‘ :電机源電路在輸出開關電路 二路第-與第 連接。第三舆第四電流源電路伽開關電;口=之^ 1279075 接地電壓之間呈連接。在邏輯輪出 — 電流源電路係供應-電流。在高阻抗二、第三、及 電k源電路係供應一電流，而第—及 翊間，第二及第四 流。此LVDS驅動器電路可藉由各種終電路則不供應電 率。 、&建作而達成低消耗功 經由?七::：;:口出：種驅動器電路，用以 輸出的-訊號。此種驅動器電路係 出邏輯輸出或高阻抗 第-節點、-第二電流源，連接二電流源，連接至一 亦具有-第—f阻輯，包含_第_ 種驅動器電路 阻器’而第一與第二終端電阻器在二盘-第二終端電 串聯連接，且供應一終端電壓 端子之間互相 節點。此種驅動器電路亦具有 阻器的一中間 互相串聯連接，且第一與第2 與第二節點之間 Ϊ種驅動器電路亦具有-第二電：ί係?ίίί:輸 連接的-紅電晶體與—第四電晶體包含互相串聯 接，而第三與第四電晶體的中^體對並聯連 五電晶體與-第六電晶含=聯連接的-第 晶體係連接二流tiil;曰 與第二電二;第第=第六電晶體係嶋^ ，阻抗輸出期間之第—與“ 的電壓係實質與 2電路可藉由各種終端電壓運作、達成二之電壓。此驅動 會扭曲的輸出電壓波形。乍達成回逮傳輸、且能夠輸出不 上述之驅動器電路更具有—差動放大器。在此差動放大器之 9 1279075 中 輪 •'肩ί係第二，，對的中間節點、一第二 0 'b ms im 11 第二第二電阻器對與-差動放大器。 器，且與第—電接r第三電阻器與一第四電阻 子係遠接δ笛ΐ對並聯。在絲放大器之中，一第-輪入诚 一輪出端子二=3、1間節點二一第二輸入端子係連接至 驅動器電路可_由各舰^接至第二電晶體對的中間節點。此 的電電路之中’高阻抗輸出期間之第一愈第一節里占 電路終端電壓運作而達成忿此驅動器 點、及路2有一第三電流源，其連接至第一節 -與第四電晶第:ίί至ί二節點。在邏輯輸出期間’第 源、七與第四電流源、及第一與第二輸出^弟一電- 在，阻抗輸出期間，第五與第六電晶體係連接第— 机源’且不連接第三與第四電流 ^ 端電壓運作而仍可達成較低之消耗功率_”電路可精由各祕 本發ΐ-特徵、及優點可參考以下之說明與圖解 2 而更加清楚。兹將參照附隨的圖示，以說明本發明。 在圖不中，相似的參考符號指示類似的元 【實施方式】 1且1 明之LVDS驅動11電路係提供邏輯輸出與高阻抗輸出 心二電、一輸出開關電路，用以設定—輸出狀態、及一 ’在酿抗輸出綱使來自電流源之—電流旁通。LVDS 供應—終端電壓給旁通電路的中間節點而使節點Α與 、私塾在邏輯輸出期間與高阻抗輸出期間實質相等，故不論不同 1279075 〜i^電麗’皆可產生不會扭曲的輸出波形。 路係具有複數之電流源電路，俾 ^3=_獻抑^餘，藉叫 雨出與回阻抗輸出的LVDS驅動器電路中、1 +、砧輯 f與⑽之間的連接點之中間節點E /電= 同之電壓。因此，節點A的雷愿在古阳铲…冬化電堡他相 改變。節點B的=^期==: 並不會改變。此種結構係容許〖篇 雜、= =乍且輸出所需的輸出位準。邏輯輸出係 輸出邏輯位準「!」或「〇」的狀態，且通常寫=據 出係代表從輸出端子視之時輸出高阻抗的狀態。」 以下參知、圖1 ’俾說明第一實施例之電路 端子1的輸入資料IN供應給兩輸入之N路。；^將= ，電路_、及反相器電路聰。將來自 致月』號ΕΝΒ供應給兩輸入之職電路_ INV2 > 以使輸入貧料IN反相之反相器電路INV1的輸 NAND電路_2及兩輸入之N0R電路_2。將用/以;;相：致能 訊號ENB反相的反補電路觀之輸出供應 路隱i、兩輸入之NAND電路_2、*旁通電紅電晶體Qp3 的閘極。將隱電路™)1的輸出供應給輪 QP1的閘極、將NMD電路瞧2的輪出供應給電晶體触的問極、 將N0R電路N0R1的輸出供應給電晶體Qnl的閘極、且將N〇R電路 N0R2的輸出供應給電晶體Qn2的閘才亟。這些邏輯電路係依據輸入 訊號而使輸出開關電路啟動或關閉，俾設定所需的輸出狀態。 在構成第-疋電流源的電晶體Qpa之中，將源極連接至電源 1279075 電，_、將沒極連接至節點A、且將間極 。在構成第二定電流源的電晶體伽妾至^ 一基準電壓 ^ GND ^ 接至麵電路_)1的射}p且^:A、其閘極連 =====说 極係連接至輪出端子4、=ϋΤΝ °電晶體触的汲 ;=連接至節點Β。終端電;且器 電晶體二，所構成。 中間節點e、其電/日_的錄係連接至 2、且絲極連接gfffB至目之致能訊號_的輸入端子 接至終端電壓VR、Mpi 動^大為AMP1的未反相之輸入係連 的輸出亦連接至中=^相=入係連接至中間節點E、且ΑΜΠ

tr, VR Ε，，使中，節點Ε的電屢與終端電壓vr者相等、輸出至中間即點 與VrS:ii ί 電俾&^此電路之操作。分別將基準電壓Vrefp 12 1279075 、s+在輸=低（L〇W)位準的反相之致能訊號ENB的情況中，在旁 $捭=自姜^:^體⑽與⑽兩者皆關閉，但中間節點E ，持，來自差動放大，、AMP1的終端電壓VR。同時，在輸出開關電 =中依據輸入㈣IN而決定隱電路画丨 =或:r輸出位準，且電晶_、，^^ 例如，若輸入尚（High)位準的輸入資料IN時，則NAND1係 =低（Low)位準、NAND2輸出高（High)位準、疆輸出w =二Π輸出高（High)位準，而這將使電晶則

動並使电B曰體QP2與Qni _閉。因此，電流係流過、電晶體 Qpa、Qpl、終端電阻器幻、R2、電晶體触、細、及_。若， 2Ϊ態Γ終端電壓VR為l 2V、來自定電流源的電流為3mA、 、Ά電阻為R1與R2的電阻值為5〇〇hms、輸出〇腿為135V及 為1. 〇料，舰可提供〇. 3V之電壓大小的輸出電麗。節點 A的電壓略大於1. 35V ’且節點b的電壓略小於〇5V。略大或略 小十電壓係大於料於達-數值，而此數仙#於在三極體區之 中操作之電晶體Qpl與Qn2的沒極與源極之間的電壓，其小至約 0· 2V。 ^、、

當輸入南（High)位準之輸入資料IN且輸出〇υτρ為丨· 35V 及0UTN為1.05V時，則將邏輯輸出定義成邏輯位準「丨」。 相反地，若輸入低（Low)位準的輸入資料IN時，則NAND1 係輸出高（High)位準、NAND2輸出低（Low)位準、N〇R1輸出高 (High)位準、及臓2輸出低（Low)位準，而這將使電晶體Qpl 與Qn2關閉且使電晶體Qp2與Qni啟動。因此，電流係流過VDD、 電晶體Qpa、Qp2、終端電阻器R2、R卜電晶體伽卜Qna、及GND。 % 因此，輸出0UTN為1· 35V且0UTP為1· 05V，並將此情況的邏輯輸 出定義成邏輯位準「〇」。 、另一方面，在輸入高（High)位準的反相之致能訊號enb的 情況中，無論輸入資料IN的訊號位準為何，NAND電路MND1與 13 1279075 NAND2皆輸出高（_)位準，且N〇R電路疆與臟皆輸出低 鈐屮〇1)而位Λ，而這將使電晶體⑽、Qp2、Qn卜及Qn2關閉。故 翰出，而為酿抗「Z」，且其為終端電壓VR。 改夕低（LGW)位準與高（High)位準之電壓供應給旁通電 雷Ϊ、Ϊ j⑽與Qna的閘極’且使其啟動而使來自定電流源的 路。在此狀態下，係藉由差動放大器AMPl將旁通 曰躲η中間節點E的電壓固定在終端電壓^(1.2¥)。因此，就電 曰曰=p3與Qn3的值加以設定，俾使節點a的電壓略大於h挪， B的電壓略小於ι 〇5v。如圖2A所示，此種設定容許節 i的位準在高阻抗輸出期間與邏輯輸出期間實質相同。在 才之中，從咼阻抗輸出狀態轉變成邏輯輸出狀態的過渡期 間可產生不會扭曲的輸出波形。 圖2B顯不：在上述之電路條件下，以不同之電壓VR1，例如 =’取代終端電壓VR之情況的操作波形。若輸人低（Low)位 ^ ^反相之致能訊號ΕΝβ，則由於定電流源的各電晶體與 白在飽和區之中操作，故依據終端電壓VR1，邏輯輸出將為 1. 6±0.15V、節點A的電壓將略大於丨.6 + 〇. 15V、且節點B的電壓 將略小於1. 6 — 0. 15V。 類似地，若輸入高（High)位準的反相之致能訊號，則輸 出開關電路之所有的電晶體係關閉，且旁通電路的電晶體係啟 動，因此，電流係流過旁通電路。由於連接於旁通電路之各電晶 體之間的中間節點E保持在終端電壓VR1，故在此狀態下的節點a 與B之，壓=準係實質等於邏輯輸出狀態中的位準。 僅藉由貫例顯示定電流源、電阻器、及終端電壓的值，而這 些值係可基於所需的輸出電壓大小而加以決定。又，在上述之情 況中’雖然經由差動放大器將終端電壓…供應給中間節點E，但 VR亦可直接連接於中間節點E。在此情況下，則藉由終端電壓VR 的電壓源固定中間節點E的電壓。 如前述’可提供包括高阻抗輸出之輸出的LVDS驅動器電路之 14 1279075 中係具有在高阻抗輸出狀態使定電流旁通的旁通電路，且 =2= 電5體⑽與⑽之間的中間節點E之電壓設定為 …4電堡VR相同之電壓。因此，節點的電壓告 抗輸出期間與邏輯輸出期間兩期間時的終端電壓二在= 南阻抗輸出狀態轉變成邏輯輸出狀態的過渡期間，降低^ =電壓的變化。此種結構容許LVDS驅動器f路藉由不同之終端、 壓運作且提供正常的（即不會扭曲的）輸出位準。 、、 第二實施例 以下參關3，俾說明本發明之第二實施例。如圖 電路係具有電阻器R3與R4,其在輸出端子之間呈串聯且且 之電阻值。在本實施例中，雖然並未將終端電壓v & 通電路之差動放大器刪的未反相之輸入，但將其方 ^其為電阻㈣與R4之間的連接點。在圖3中 號代表與圖1相同之元件，且省略重覆說明。 ^ 近來，LVDS電路係用於各種系統等等之中，因此必 ^各樣的細。例如’射—種情況為：並未、、 =☆積趙電路之中，而是採外部連接。第二實S為;； 而滿足各種顧，且其具有位在輪出端子之間的 例如，將終端電阻器Rl、R2，及終端電壓VR ’且將終端電阻器R1、R2，及終端電 它部份設置於積體電路之内部。第二實施例顯示:二 、^’β及終端電壓VR的電源設置於積體電路之^的 月亦可獲得無尖峰雜訊之不會扭曲的輸出訊號。 心^入高（High)位準的反相之致能訊號讎且電路提供高 阻抗輸出時’職出_電路的電晶體，且旁 ^ ，體Qp3與Qn3係啟動。由於輸出開關電路比關 =輸鑛娜N兩者皆為終罐VR， 肋與R4之間的節點D亦為終端電壓VR。因此，可藉由差 15 1279075 器AMP1將中間即點e的電壓固定成終端電塵抑。 技描二(LGW)位準的反相之致能訊號ENB且電 路祕物輸出時，則旁通電路的電晶體Qp3與Qn3 ，且 輸出開關電路之電晶體係依據輸入資料而啟動或關閉:如同第一 貫施例，將終端電阻器R1射2設定為50ohms、來自定電^的 i 3mA、且終端電壓設定為VR。將電阻器R_設定 有_之電阻值’且為電阻I! R1與R2之電阻值的數十倍至 將來自定魏源的定電流分成兩個電流路徑， 即-個元全流過電阻器RH2且另一個完紋過電阻哭R3，R4， 色m過電阻器_R4所形成之路徑的電流比例“；故對 即點A、B =^電壓位準及輸出電壓位準的影響係可忽略。 跡在^狀I? Γ ’輪出0ϋΊ?與_係依據輸入資料而為顧·15V ，任一個。因此，中間節點D，其為電阻器R3與脱之連接點 處於終端電壓VR。因此，可藓由姜叙访士 ·、 ’、 間，固定在終端電^由ir同大第 與邏輯輸，間兩個期間將因而皆處於終端電 路，JL可用= 2=°第二實施例亦提供一獻懿驅動器電 位準了 同之〜端電壓而提供正常的（不會扭曲的）輸出 中實施例所產生的問題。在第一實施例 盥R2之門的φ門二、的固疋之終端電壓VR施加於終端電阻器R1 ” ϋΐΐ e ° ®此’f點G的麵—直固定。 於出端之外部負載RZ連接於第一實施例之中的 輯況。若外部負載RZ幾乎為非導電性時，則在 QP2、終端電阻器R2Q^所开及 :，過路徑電晶體Q阳、 輸出端子3與4之間將因而姦？:體Q: "Qna所形成的路徑。在 壓。（R1+R2) //匕係抑矣 V〇Ut={ (R1+R2)//Rz}>kI 的電 z係代表（R1+R2)與RZ呈並聯時的電阻值。 16 1279075 到輸出端子3與4。若電泣二^電性時」則電流係從節點c流 況，輸出端子3與4的電&將相較於電流ίχ未流通的情 造成··相較於節點C^E的電而丄=或ix*R2的大小。這 間電麼Vcm將變動達7 輸出端子3與4之間的中 係決定高阻抗大小，㈣電麗 邏輯輸出期間之節點Ε_>1差距達 導雷’如同第—實施例’若外部負載Rz為 壓係相異=的中間電壓Vcm與節點c的電 接於輪出诚ί I ft問 第二實施例將電阻器R3與R4連 影響的中在產 ，將可獲得具有無尖= 弟二實施例 能之施例之中’為了降低消耗功率，故將高阻抗輸出狀 ^示太的值設定成小於邏輯輸出狀態之定電流源的值。圖4 ； r2 4 17 1279075 在此電路之中，分別將各電晶體Qpa與Qna分成兩個電晶體 Qpa卜Qpa2，與Qna卜Qna2，。將電晶體Qpa2的源極連 $

電壓VDD、汲極連接至節點Α、且閘極連接至基準電壓Vre ^ 電晶體Qpal的源極連接至電源電壓、汲極連接至節點a、且 閘極連接至開關swi。開關swi係改變連接至基準電壓Vr’ef 接至電源電壓VDD的情況。藉由開關SW1的操作，則當反相之致 能訊號ENB的反相訊號為高（High)時，係將基準電壓矸㊀ 應給電晶體Qpal的閘極，而當此訊號為低（L〇w)時，則供應^ 電晶體Qna2的源極係連接至接地電壓GND、其汲極連接至 點B、且其閘極連接至基準賴斤响。f晶體_的源極係 接至接地電壓GND、其汲極連接至節點A、且其閘極連接至 SW2。開關SW2係改變連接至基準電壓Vrefn與連接至接地電壓gnd 的f月況。藉由開關SW2的操作，則當反相之致能訊號ΕΝβ為高 (High)時，係將接地電壓GND供應給電晶體Qnal的閘極，而當 此訊號為低（Low)時，則供應基準電壓Vrefn。 田

在此種結構之中，若反相之致能訊號ENB為低（L〇w)位 電路提供邏輯輸出時，則各電晶體_與_的閘極係連接至 基準電壓且當作定電流源而供應定電流π。又，電晶體如沾與 Qna2亦當作定電流源而供應定電流12。若Ι = π+ 雷: 係與第二實施例之中的電流相同。 則此電机 另一方面，若反相之致能訊號ENB為高（High)位準且電路 提供高阻抗輸出日夺，則各Qpal與Qnal的閘極係分別連接至電 電壓VDD與接地電壓GND，且呈關閉狀態，故不會供應電流n ; 因此，僅有電晶體Qpa2與Qna2當作定電流源而供應定電流丨2。 =此’來自定電流源的電流在高阻抗輸出期間係較低。將較小之 定電流12供應給在中間節點E處連接至終端電壓的電晶體⑽與 18 1279075 點A與β的輕辦設定成與邏觸㈣綱的電驗 Jfr* ' 丄、

Qn4 準實質相同 -m以 邏輯S間需，速傳輸，故本實施例在 出期間，則供速操作的高阻抗輸 而速，輸的LVDSm動器電路。 細低_功率達成 實施:進行:之太，顯地可對本發明之各 可藉由任一變化=以1==本發明之精神的情況下，係 施例之中。又’可 圖1為本發明之第一實施例的電路圖。 圖2A及圖2B顯示本發明之第一眚A 圖3為本發明之第二實施例的電路^。’之中的訊號波形。 圖4為本發明之第三實施例的電路圖。 圖5為第一習知技術之電路圖。 圖6為第二習知技術之電路圖。 圖7A、圖7B、及圖7C顯示第二習知枯淋—a 【主要元件符號制】 技奴中的訊號波形。 1、2 輸入端子 3、4 輸出端子 節點 訊號 A、B、C、D、E、N、P AMP1 差動放大器 APA、APB、ANA、ANB C11 電容器 ENB 致能訊號 GND 接地電壓 19 1279075 I、II、12 定電流 IN 輸入資料 IN11 未反相之輸入訊號 IN12 反相之輸入訊號 INV1、INV2 反相器電路 N23、N24、N27、P23、P24、P27、QrU、Qnl 卜 Qnl2、Qnl3、Qnl4、 Qn2、Qn3、Qn4、Qna、Qnal、Qna2、Qpl、Qpll、Qpl2、Qpl3、Qpl4、 Qp2、Qp3、Qp4、Qpa、Qpal、Qpa2 電晶體 NANDI、NAND2 NAND 電路 N0R：l、N0R2 NOR 電路 OUT、0UT1、0UT2、OUTB、OUTN、OUTP 輪出訊號

R1、R2 終端電阻器 U R3、R4 電阻器 SW1、SW2 開關

Vcc 供應電壓 VDD 電源電壓 VR、VR卜VTT、VTT11 終端電壓

Vrefp、Vrefn 基準電壓 ΔΥ 電壓差

20

Claims (1)

1279075 十、申請專利範圍： 輸出匕S差=號⑽S)驅動器電路，用以提供邏輯 一電流源； =，爾路’用以設定—輸出狀態； 细門電路，與該輸出開關電路並聯連結，且在高阻山 期間巧自該電流源之一電流旁通；及 。阻抗輪出 路的第=端電阻器，在該_驅動器電 料子與H出端子之間呈串聯連接； 點，i兮二二終端電壓給該第一與第二終端電阻器的—連接 同之電路之—中間節點的電壓係實f與該終端電壓為相 電路2，.^Ϊ專利範圍第1項之低電壓差動訊號（LVDS)驅動器 早，2動Ϊ，，在其中將該終端電壓輸人至—第一輪入戚 I哭出端子的電壓輸入至-第二輸入端子，❿該 大為將-輸出訊號輸出至該旁通電路的中間節點。ζ差動放 電路=====，)㈣器 第二節點的-源極與“至以 電路4.iU專利範圍第2項之低電壓差動訊號⑽s)驅動器 _一第一電流源電路與一第二電流源電路，係連接力兮认 關電該旁通電路、及-電源電壓之間；及，、接在錢出開 關電:係連接在該輪_ !279〇75 源電2應1=自’ 三、及第四電流 而該該第二及第四電流源電路供應-電流， e i 罨机源電路則不供應電流。 電路，· ,範圍第3項之低電壓差動訊號⑽s)驅動器 關”該Ϊ通路路及係連接在該輪出開 源電路係供應出2間’该第-、第二、第三、及第四電流 在高阻抗輸_間’該第二 '而f由第：及第三電流源電路則不供】電】 電 電路，.itt專利範圍第1項之低電壓絲訊號（LVDS)驅動器 輪出;S阻Γ—第四電阻器，係串聯連接在該第-與第二 _輸入至一 ί:輸四電阻器之-連接點的 二輪入端子，而該差動放大哭夺，出知子之電壓輸入至-第 中間節點。 σ將—輸出訊號輸出至該旁通電路的 電路7以;⑵差動訊號⑽s)驅動器 與連接至該旁通電路之中間==電路之―第—節點的-源極 連接至該輸出開關電路之一第汲極，且該第二電晶體具有 路之中間節點的一汲極。一即點的—源極與連接至該旁通電 22 1279075 電路專利範圍第6項之低電壓差動訊號⑽s)驅動器 關電路以路，係連接在該輪出開 其中，在邏輯輸出期間，該第一、第 源電路係供應-電流，及 弟―弟一及弟四電流 流，’該第二及第四電流源電路係供應1 Q ί Ιίϊ第t電流源電路則不供應電流。 電路，·更關第7項之低電動訊號⑽s)驅動器 一苐一電流源電路盘_筮一 ώ 少 關電，該旁，路、;—電以路及係連接在該輪出開 關電路與該旁通電':路源電路，係連接在該輪出開 、其中，在邏輯輸出期間，上之^ 源電路係供應一電流，及 弟一、第二、及第四電流 在高阻抗輸出期間，該第二 流，而該第一及第三電流源流源電路係供應1 10·如申請專利範圍第丨、]不么、應電流。 電路，其巾該旁iff路係包含：差動峨（LVDS)驅動器 =一電晶體具有連接至該輪出體與Γ第二電晶體，而 。連接至該旁通電路之打 二」電路之n點的一源極 連接至該輸出開關電路之—二，一汲極，且該第二電晶體具 路之中間節點的一汲極。〜即點的一源極與連接至該旁通電 11.如申請專利範圍第 器電路’更包含： 貝之低電壓差動訊號（LVDS)驅動 —第一電流源電路與一第- 弟H原電路，係連接在該輸出開 23 1279075 關電旁通電路、及一電源電壓之間;及 關電路與該路㈡路’係連接在該輪出開 源電路係供應出^間’该第一、第二、第三、及第四電流 係供應1 電路，更0包^圍第1項之低電壓差動訊號⑽S)驅動器 關電—ίΐίί路路，係連接在該輪出開 源電路係供應出;間’該第-、第二、第三、及第四電流 11J •與葉二-電晶體與-第二電晶體， 红電晶體對’包含互相串聯連接的一第=體與一第 第 第 而該 且該 24 !279〇75 四電晶體’且盘該塗 曰曰 第三電晶體對， 體的— 巧節點係連接; =電晶體’且與該第4 J互2 32=2五電晶體與-第 其中，在邏輯輪出期纺筮二势電i為相同之電壓， 苐三電晶體係連接該第二ft』四電晶體、或該第二與 子，及 4 *弟二電流源、與該第—及第二輸出端 二電_’料五與第的晶體錢接該第一與第 出期觸物高阻抗輪 —差動放大器，在驅^電路’更包含： 器對的中間節點、將—子連接至該第-電阻 輸出端子連接至該第妾至-輪出端子、及將該 :=，，連接至該第一 路’更包含： 甘f四電a源’連接至該第二節點， ★其中，在邏輯輸出期間，該第—盘 第三電晶體係連接該第—*第ώ^四電晶體、或該第二與 及該第-與第二輸出端子該第二與第四電流源、 在高阻抗輸出期間，該第盥當丄 二電流源，且不連接該第三電;^晶體係連接該第一與第 此如申請專利範圍㈣項之 電阻器，該第三電阻器及第四第三電阻器與-第四 接；及 W且與該第一電阻器對並聯連 入端子連接至該第二電阻器 差動放大器，在其中將第一輪 25 ^ /9075 對的中間節點、將一 出端子連接至該第 2人端子連接至-輪㈣子 17.如申請專利^θθ=的中間節點。 及將該輪 其ΐ lit?接至該第二節點， 第三電晶體係連接第該第-與第四電晶體、或該第 及該第:與第二輪4子=三電流源、該第二與第四電&與 二電流ϊ五料六電晶難連接該第—盥第 期間之該第-與第二^弟區動器電路’其中高阻抗輪出 與第二節點的H “、的—電k係小於邏輯輸出朗之該第— 剛，更包含： 工=，連接至;及 第三電晶艘係第該㈡第;:晶:a或該第二與 及該第-與第二輪出端子電抓源、邊第-與苐四電流源、 二電=:=土，體係連接該第—與第 26