[go: up one dir, main page]

TWI278941B - Thin channel MOSFET with source/drain stressors - Google Patents

Thin channel MOSFET with source/drain stressors Download PDF

Info

Publication number
TWI278941B
TWI278941B TW094131445A TW94131445A TWI278941B TW I278941 B TWI278941 B TW I278941B TW 094131445 A TW094131445 A TW 094131445A TW 94131445 A TW94131445 A TW 94131445A TW I278941 B TWI278941 B TW I278941B
Authority
TW
Taiwan
Prior art keywords
source
thin semiconductor
region
semiconductor layer
layer
Prior art date
Application number
TW094131445A
Other languages
English (en)
Other versions
TW200610067A (en
Inventor
Wen-Chin Lee
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW200610067A publication Critical patent/TW200610067A/zh
Application granted granted Critical
Publication of TWI278941B publication Critical patent/TWI278941B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H10D30/0323—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon comprising monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6727—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having source or drain regions connected to bulk conducting substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/021—Forming source or drain recesses by etching e.g. recessing by etching and then refilling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

1278941 九、發明說明： 【發明所屬之技術領域】 本發明係關於-種微機電元件之製造方法，更_地，其亦提供一種 ^ 微機電元件與積體電路元件。 【先前技#f】 隨著金屬氧辨導體場效電晶體_小比例顧演進，使得目前技術 難以到達短通道效應的標準’需以摻雜濃度、閘極氧化層厚度、及源極級 •極(s/D)摻雜曲線來控制。此種重通道摻雜通常提供適當的短通道效應抑制 效果，但往往卻又得到較低的遷移率與增加接面漏電流。除此之外，為降 低短通道效應喊少雜介電層厚度與改善導通電流，料致直接的穿隨 閘極漏電流之增加與待機電源的消耗。 現今提供-種製成細薄石夕膜之控制短通道效應的方法，該細薄石夕膜可 為金氧半導體場效電晶體通道，藉此消除或討能減少表面下方之漏電路 徑。這樣的概念具體化地適麟細薄體金氧铸體場效電晶體中。其中限 制該源極至沒極之電流流動於接近閘極的區域。由於不僅依賴重接雜通道 來抑繼通道效應的航，由㈣散射所致之遷移率衰減以及因通道 瞟1之摻雜原子隨機變倾產生之臨界電壓浮動現象均可獲得抑制。 然而’晶體本身的品質控制’如細薄通道與此元件之製造流程已證實 面臨挑戰，不僅如此，當元件微小化製程繼續演進時，隨細薄源極級極區 而來之高阻抗(impedance)常限制此元件特性與表現。
具有鍺化石夕組合的源極與沒極應變區已經證實為一種可能的方向，其 不但能控獅錯姆崎_爾_導致之輯顧應，亦可改善由通 道中_應力而產生的電洞遷移速率。然而，在錯化石夕中的砰與碟擴散會 被增強’而且麼縮應力可明顯地降低電子遷移速率。目此，這樣的方法: 能用來增強對P型金氧半導體場效電晶體的效能，反之，若在及型金氧^ 0503-A31100TWF 5 1278941 散製程則反而會惡化短通道 效應 導體場效電晶體崎、轉錄㊣進行鍺擴 及降低元件特性與表現。 【發明内容】 本發明係提供—微機電元狀製造方法，―實施财，於具 之基底上形成閘極電極，其巾親緣層 ^ 咖，且歸™ 料導想與崎奴纽支座。接著，形成祕该極應㈣，且=
支樓基座相反兩側±之_及極延輕且實質上達到支樓基座之— 另一實施例中，亦為微機電元件的製造方法，其提供具有絕緣層之基 底’該絕緣層為介於大塊醉導體部分與_半導體層之間；於該薄型^ 導體層上形成_介電層；於制極介電層上形成雜電極；_薄型半 導體層内形成源概極延伸區，且延伸至該閘極電極之投射顯内，藉此 定義通道，該_半導體層内且限制其於該閘極電極之投射周圍内；曰於 該閘極電極之相反_形成_子；移除部份該_介電層、該薄型半導 體層及該絕緣層，藉此暴露^部份該厚轉體部分；以及於該厚半導體部 分形成源極/祕應籠，射每—源極/賊應_翻相對應的該源極/ 沒極延伸區之一。 於-實施例中，述及-種微機電元件，具有石夕覆蓋絕緣層結構之基底， 該基底係具有，該絕緣層為介於基體型半導體區與薄型半導體層之間，·具 有含第-寬度之支撐基座，該寬度係由轉轉體部分上之該薄型半導體 層及絕緣層疋義，其中該部分支撐基座為由該薄型半導體層定義，該半導 體層包含存在於源極/:及極延伸區間之通道區；具有第二寬度且座落於該支 撐基座上之’電極’其中該第二寬度與第—寬度不H及源極/汲極應 變區，其座落於該厚半導體之上，㈣者皆接親於相對應之源極/汲極延伸 0503-A31100TWF 6 1278941 區之一，其中至少該源極/汲極應變區之一者為較該通道區厚度為厚。 又一實施例中，為提供一種積體電路元件，其含有座落於至少部分基 底之複數微機電元件，該基底係含有一介於基體型半導體區與薄型半導體 層間之絕緣層，其中該複數微機電元件係包含具有第一寬度之支撐基座， 该寬度係由該厚半導體部分上之該薄型半導體層及絕緣層定義，其中該部 分支撐基座為由該薄型半導體層定義，該半導體層包含存在於源極/沒極延 伸區間之通道區’具有第二寬度且座落於該支撐基座上之閘極電極，其中 此第二寬度與第-寬度不同；以及座落於該厚半導體上之源極/汲極應變 區，且兩者皆接觸於相對應之源極級極延伸區之―，其中至少雜/沒極應 變區之-者為較通道區厚度為厚；以及連結導通該複紐機電元件之 内連線結構。 【實施方式】 請參考第1圖，其繪示本發明部分實施綱述之一微機電元件⑽，屬 於根據本發簡露之量產製造流㈣中間階段。在—實施例中，該元件⑽ 可自具有絕緣層no之基底105上製造，該絕緣層⑽介於大塊的 部分120與薄型半導體層13〇之間。 一 該基底1〇5及/或該基體型半導體區120可包含石夕、錯化石夕、碳 =、職其。絲底1GS _心含—魏蓋 _基底，如同，覆蓋藍寶石結構、鍺切覆:二 -絕緣層上包綠晶半導體層之基底。例如，在—實施例中，其=底= 為石夕覆盍絕緣層結構基底，_半導體層⑽可絲辭導體居， =:為一鶴與大塊部分”蓋絕緣層一 乂电旺、色緣材枓。該絕緣層110亦可包
0503-A31100TWF 1278941 ，且其可以化學氣相沈積製程_)、賴辅助化學氣相沈_ 、原子層沈積製程(ALD)、及/或其他製程製得。在—實二中、 .形成—埋入氧Γ 層離子佈植氧原子或其他介電材料以 •材料13G可包含非晶辦晶♦、撕、鍺切、及/或其他 '相㈣^體層130可綠晶成長、原子層沈積製程(ALD)、化學氣 二製程(CVD)、及/或其他製程製得。其中對薄型半導體層 二 ^ , 130„^^^18〇〇 ^ ，二“田薄」通道可自在後續製程中的該薄型半導體層i3〇定二： 所搞田1」通f係具有約等於或少於_埃之厚度。舉例而言，本發明範圍 iir—貫施例中的該薄型半導體層130可具有約勘埃之厚度，且在 =之另一實施例中，其具有自約1〇埃至約5〇0埃之厚度範圍。-而， 本發月之特《柯餘錢祕具林轉度 1800埃為厚之厚度範圍。 — 包3較 130之厂f 母一貫施例中的該薄型半導體層 0之尽度不*少於麵埃。在有些實施例中，該形成的通道之本身 特性可降低最後完成元件的短通道效應。 / :件100亦包含一閑極電極140與_閘極介電層⑼，此閑極介 T t置於閑極電極140與薄型半導體層13G之間。閘極電極⑽可包; 多雜’摻雜之多晶石夕及/或其他導電材料或半導體材料，且可以化學氣相 沈積製程(CVD)、電賴助化學氣相沈積製程(PECVD)、原子層沈積f程 (ALD)、職其他製程製得。閘極電極⑽可以選擇性地沈積或全面沈積 而I成接著進仃濕式钱刻、乾式侧或其他圖案化製程(其後全部統稱為 圖案化製程）。閘極介電層15〇可包含二氧切 '說化石夕、氣氧化石夕、高或 低介電材料’及/或其他材料，且可以蟲晶成長、沈積及/或其他製程形成之。 閘極電極⑽朗極介電層15G其中之—或兩者亦可包含—層以上。 可施行-犧牲層或其他類型的罩冪以製造元件誦，罩幕16〇可為
0503-A31100TWF 8 1278941 硬草冪，且可包含氮姆、氮氧切、碳切、及/或其他材料。鱗 可藉辦氣相沈積(CVD)、___(PVD)、及或其/賴賴得，且可 具有一實質上類似該閘極電極14〇之寬度的寬度。 閑極電極140職之後，源極級極延輕17()可形成於此薄型半導體 層130之内，源極級極延伸區17〇可藉由離子佈植製程形成。舉例來說， 此源極/沒極延伸區170可包含p型及/或N型換雜物，如鱗、石申、领以 或其他材料。此外，也可在離子佈植糾呈後，進行後續的擴散、退火、及/ 或電性活铺程，_制—自雜雜140顺下方投影區外部延伸至 閑極電極⑽厢下方投影區之該摻雜曲線。最終，可在薄型半導體層咖 之源極/汲極延伸區170間定義出一細薄通道區。在一實施例中^原極/ 汲極=伸區m可藉施以範圍自約lxl〇iW至約㈣15啦.2之接雜劑量。 請參考第2圖，根據本發明揭露第i圖所示在後續量產製程 元件100之剖面圖’元们00亦可包含在閘極介電層1S0上與在間=電極 140相反側形成之間隙子21〇。於一實施例中，㈤隙子21〇可為實質上在 極M0周圍延伸之單一間隙子。此外，其他實施例述及之複合間隙^ 係包含-或多個纏繞包__子。_子可包含—或多層氮切、氧化 石夕、及/或其他材料且可藉化學餘_、_塗佈、及喊其他製程形成。 間隙子210之製造亦可包含化學機械研磨、化學機械平坦化(其後 CMP)、及/或非等向性蝕刻之製程方式。 舟 在後續製程中，可獨自地或全部地以間隙子210作為罩冪或圖案，以 移除至少部分閘極介電層15〇、薄型半導體層13〇(及該源極/汲極延伸區 170)、及/或絕緣層11〇之。此罩冪亦可包含在移除材料期間所使用之罩冪 160。可藉由進行化學侧、物理侧、（FIB)、及/或其他製程移除部分閘 極介電層15〇、半導體層13〇、及/或其他絕緣層11〇。進行此製程可移除材 料且延伸或伸人基體型半導體區12G内部至-深度。然而，在-實施例^， 絕緣層110之部分仍可保留於基體型半導體區120之獻。
0503-A31100TWF 9 1278941 、σ《極"電層、半導體層130、及/或其他絕緣層no的移除可形 成:實質上延伸至閘極電極140與大塊半導體區120間的支撐基座22〇。此 支撐基座22G可包含⑴自閘極介電層丨5〇定義之-閘極介電層23〇，（2)自 型半導體層130定義的此通道區180與源極/汲極延伸區17〇之圖案化 ’及(3)自絕緣層11〇定義之一絕緣區塊⑽。此支樓基座的三部分中 的每4刀皆與其他包含在支撐基座MO内之組成相同，具有與此間隙子 2、ι〇外部側邊佔有的寬度相同之寬度。相同地，源極級極延伸區17〇與通 f區180之全部寬度係實質上佔有間隙子之兩外部侧邊之内的距離。此實 方e例中此支撐基座之寬度約為閘極電極140之寬度的三倍。 、 支撐基座20形成後，藉由濕式侧、乾式侧、及/或其製程進行罩幂 之移除，可於移除罩幂16〇的同時亦移除間隙子21〇。在此實施例中， 會形成另外的間隙子以實質上取代間隙子21〇。然而，移除此罩幕副時， 雖然可能會改變間隙子21()之形狀，但實f上其仍能保持一定程度的完整。 齡，進行化學機械研磨製程以移除罩幂歸，則間隙子別之剩餘部分可 貫質上與此閘極電極140成為共平面。 請參考第3圖，根據本發明揭露之第2圖所描述，在後續的量產製程 中的元件100之部分剖面圖，於基體型半導體區12〇内形成推雜區训。在 基體型半導體請_子植人P型及/或N型摻雜離子以形成推雜區 ，用以形成該摻雜區310之摻雜物可包含碟、神、蝴、及/或其他材料。 在一實施咐，此料倾摻雜縣含碳賊鍺，柯妨後續的擴散、 退火、及/或電性活化製程以得到摻雜區训，其係可延伸此推雜區自 絕緣區塊24〇之觸下方投純外輕厢下方郷區内部。
此元件厕,亦可包含在摻雜區31〇形成前與該絕緣區塊的相 極/汲極應變區320 ’即每一源臟極應變區32〇係接觸 之源極/沒極延伸區170之-。此源勘及極應舰32〇係包含一或多 體材料’婦、雜♦、舰♦、及/鱗解導體㈣。在—實施:斤， 0503-A31100TWF 10 1278941 32G繪—綱侧称㈣ 1 伽細料，辦崎^鑛極應變區 ==Γ峨減㈣咖峨概制子層沈積、 絲麵軸。在—實補中，可在戦赌綱 ㈣雜離物對源極/_變請進行推雜。源極/祕應變㈣= 以奴或其他摻雜物摻雜。源極級極應魏32G之厚度較通道區⑽為厚， :如’源極級極應變區320之厚度約為通道區⑽之兩倍厚，較通道區⑽ 為厚之源極级極應變區撕可以用來形成可靠且具有低阻值的金屬魏物
接觸，以電性連接源極/沒極延伸區170及/或接雜區刑。 在-些實施财，源極/汲極應變區320之摻雜物的融合可改變其機械 性質、電性性質、晶體結構、及/或應力’舉例來說，依據部分本發明所揭 露者，可在源極/没極應魏320域構一拉伸或塵縮應力。如此的應力可 IV曰該通道區180之曰曰體結構及/或應力。此外，存在於源極/汲極應變區汹 内之應力可增大或降低該通道區勘之晶體結構，藉此個別地增加任何於 該通道區180之驗或伸張應力。於有些實施例中，存在於源極/没極應變 區32〇及/或通道區180之應力之細為自約㈣收至約5〇嫩的拉伸或 壓縮應力。在-實施例中，在該通道區180内之拉伸或壓縮應力約為細〜 於在一些實施例中，建構於該通道區180内之應力可增加此通道區18〇内 之遷移率。 在一些實施例中，源極/沒極應變區320實質上並不具有相同的幾何形 狀或組成。例如，此源極/汲極應變區320之厚度相對於基體型半導體區12〇 之厚度會不同，或此源極/沒極應變區320之寬度相對於閘極電極14〇之寬 度會有差異。在一實施例中，源極/沒極應變區320之一或兩者可自基體型 半導體區120之相反方向延伸至閘極介電層230之前。 請參考第4圖，其係為根據本發明揭露至少部分實施例所描述之積體 電路元件400 ’此積體電路元件400為使用上述元件1〇〇所存在之環境。舉 0503-A31100TWF 11 1278941 例而言，元件400 &含複數個微機電元件，即一或多種實質上為與第3 圖所述之7G件100類似的元件；然而，除了實質上為與第3圖所述之元件 娜類似之元件外，此微機電元件41〇亦可包含一或多種其他元件。元件 400亦可包含放置於微機電元件之間的—或多種隔離結構415。例如， 此隔離結構415係包含淺溝槽隔離絕緣結構態樣及/或區域石夕氧化⑽⑽) 態樣。 此積體電路元件400亦包含自-或多層介電層43〇延伸或穿過一或多 層介電層430至元件410之一的内連線42〇。此内連線可包含銅、鶴、 金、紹、及/或其他材料，此可藉由化學氣相沈積、電聚辅助化學氣相沈積、 原子層沈積、物理氣相沈積、及/或其他製程得到。此介電層可包含二 氧化石夕、黑鑽石(blackdiamond，美商應用材料公司的產品之一）、及/或其他 材料，其可藉化學氣相沈積、電襞輔助化學氣相沈積、原子層沈積、物理 氣相沈積、旋轉塗佈、及/或其他製程製得。 據此’本發明提供一種微機電元件之製造方法，在一實施例中，其係 包含於-含有絕緣層之基底上形成間極電極，該絕緣層為存在於基體型半 導體區與薄型半導體層間。源極/祕延伸區形成於薄型半導體層内與自閉 極電極之周圍下方投影區外部延伸至閘極電極之周圍下方投影區内部，藉 此定義閘極電極之厢投影區㈣道區嗜除至少部分細薄半導體鱼^ 層’藉此定義含有部分細薄半導體與絕緣層之支撐基座。形成源極/沒極應 變區以接觸在續基座概兩側上之雜欲極延伸區且實質上翻支擇基 座之高度。 ι 根據本發明揭露的微機電元件製造方法之另一實施例，其包括提供具 有絕緣層之基底、形成閘極介電層於薄型半導體層上、及形成閑極電極於 閘極介電社，其中絕緣層為存在於細型轉舰與_半導體層間。、 源極級極延倾形成於_半導體層航延伸至賴電極之卵投^區，
0503-A31100TWF 12 1278941 圍内。哪:子形成於此祕電極之相反兩側上，且移除部分雜介電層、 薄型半導體層、與絕緣層，藉此暴露出一部分的基體型半導體區。於^基 體型半導·上職雜她應龍，射每—祕_應麵係接觸: ' 相對源極/汲極延伸區之一。 ' 根據本發明揭露的微機電元件製造方法之又-實施例，其包括提供於 ^ 基底上形成絕緣層、移除至少部分的薄型半導體層與絕緣層，藉此定義一 含部分細薄半導體與絕緣層之支樓基座，其中該絕緣層係存在於基體型半 導體區與薄型半導體層間。接著，形成源極級極應變區以接觸在支樓基座 _ 相反兩側上之源極/沒極延伸區且實質上達到支撐基座之高度。 本發明之另-實補，也提供了含有絕緣層之魏蓋絕緣層結構基底 的微機電70件，其中絕緣層為存在於基體型半導體區與薄型半導體層間。 此元件亦包含具有第-寬度的支撐基座，第一寬度為自基體型半導^上 之細薄半導體與絕緣層定義，其巾自薄鮮導體層定義之部分支撐基座係 包含存在於源極級極延伸區間的通道區。此元件,亦包括含有第二寬度且座 洛於支攩基座上之閘極電極，其中第三寬度實質上細小於第_寬度。源極/ 没極應變M'位於基體型半導艇之上，且每―應麵為接觸相對應的源 極/;及極延伸區之一’其中至少源極/汲極應變區之一會較通道區為厚，至少 觸通道⑧之兩倍厚。 本發明亦提供-積體電路元件。在_實施例中，該積體電路元件係包 含至少部分放置於含有絕緣層之基底的複數微機電元件，其中此絕緣層為 存在於基體型半導體區與薄型半導體層間。在這樣的實施例中，複數微機 電70件之-類係包含：⑴具有第一寬度的支樓基座，該第一寬度為自基體 型半導體區之細薄半導體與絕緣層定義，其中自薄型半導體層定義之部分 支撐基座係包含存在於源極/汲極延伸區間的通道區；含有第二寬度且 座落於支撲基座上之閘極電極，其中第二寬度實質上細小於第_寬度；及⑶ 源極/錄應變區係位於基體型半導體區上，且每一應變區為接觸相對應的
0503-A31100TWF 13 1278941 ’跑地她她t賴㈣道區為 f =麵道區之兩倍厚。這樣的電路元件亦包含連接複數微機電元 件之一的複數内連線結構。 雖然本發邮啸佳實補揭絲上，財並制錄定本發明，任 何熟習此技藝者，在不脫離本發明之精神和範圍内，當可作些許之更動與 潤飾’因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
0503-A31100TWF 14 1278941 【圖式簡單說明】 4制i、, °彳面7F意圖’麟示依據本發明至少—部分實施例建構微 之於製造過程中段賴電元件。 為杳j面不意圖，其緣示依據第1圖製造過程後續階段之元件。 ^ 剖面示意圖，鱗示依據第2圖製造過程後續階段之元件。 第圖為-剖面示意圖，其緣示依據本發明所揭露之電路元件。
【主要元件符號說明】 1〇〇〜微機電元件； 110〜絕緣層； 130〜薄型半導體層； 150〜閘極氧化層； 170〜源極/沒極延伸區； 210〜間隙子； 230〜閘極氧化層； 310〜摻雜區； 400〜積體電路元件； 415〜隔離結構； 430〜介電層。 1〇5〜基底； 120〜基體型半導體區； 140〜閘極電極； 160〜罩幂； 180〜細薄通道區； 220〜支撐基座； 240〜絕緣區塊； 320〜源極/;及極應力區； 410〜微機電元件； 420〜内連線； 0503-A31100TWF 15

Claims (1)

1278941
該絕緣層為介於一大塊 第94131445 *申請專利範圍修正本 十、申請專利範圍： l 一種微機電元件的製造方法，其係包括： 於具有一絕緣層之一基底上形成一閘極電極 的半導體部分與—薄型半導體層之間； >移除至少-部份的該薄型半導體層及絕緣層，藉此定義出包含一部份 該細薄半導體與絕緣層之一支撐基座；及 $成源極"及極應變區，其與該支樓基座之相反兩侧接觸，且實質上 延伸至一面度’該高度未低於該支撐基座。 2·如申請專利範圍第1項所述之微機電元件的製造方法，其更包括於 該薄型半導體層内形成—源極級極延伸區，且自該問極電極周圍下方投影 區外部延伸至該閘極電極周圍下方投影區内部，藉此於該閘極電極周圍下 方投影區定義一通道區，其中該源極/汲極應變區係與該支撐基座相反兩側 之源極/汲極延伸區接觸。 3·如申請專利範圍第1項所述之微機電元件的製造方法，其中該閑極 電極具有與該支撐基座之第二寬度不同之一第一寬度。 4·如申請專利範圍第1項所述之微機電元件的製造方法，其中該間極 電極具有較該支撐基座之第二寬度短窄之一第一寬度。 5.如申請專利範圍第1項所述之微機電元件的製造方法，其中該基底 為矽覆蓋絕緣層結構(SOI)基底。 6·如申請專利範圍第1項所述之微機電元件的製造方法，其更包括於 該閘極電極之相反兩側形成一間隙子且利用該間隙子以去除部分該細薄半 導體與絕緣層。 7·如申請專利範圍第2項所述之微機電元件的製造方法，其係包括— 含有與該通道區之晶格常數不同的半導體材料。 8·如申請專利範圍第1項所述之微機電元件的製造方法，其中該源極 /汲極應變區係包含一材料，該材料為選自由矽、錯化矽、碳化石夕、及碳錯 0503-A31 lOOTWFl/ChadChaou 16 !278941 修正日期·· 95.7.25 第94131445號申請專利範圍修正本 化矽所組成之群。 “ 9·如申請專利範圍第1項所述之微機電元件的製造方法，其中該薄型 半導體層包含-材料，該材料為選自㈣、鍺财、碳切、及碳鍺化石夕 所組成之群。 10·如申請專利範圍第2項所述之微機電元件的製造方法，其中該通道 區係藉該源極/汲極應變區導入應力。 ^ U·如申請專利範圍第1項所述之微機電元件的製造方法，其中該薄型 半導體層之厚度係少於約1800埃。 “ I2·如申請專利範圍第1項所述之微機電元件的製造方法，其中該薄型 半導體層之厚度範圍係介於約10埃至約500埃之間。 13·如申請專利範圍第丨項所述之微機電元件的製造方法，其中該薄型 半導體層之厚度約2〇〇埃。 14·如申請專利範圍第丨項所述之微機電元件的製造方法，其中至少該 源極/沒極應變區其中之―的―第—厚度較該薄型半導體層之—第二厚度為 厚。 又…、 、15·如帽專利範圍第1項所述之微機電元件的製造方法，其中至少該
源極/没極應變區其中之―的―第—厚度至少約為該薄型半導體層之一第二 厚度兩倍厚。 W·—種微機電元件的製造方法，其係包括： k仏/、有絕緣層之基底，该絕緣層為介於一大塊的半導體部分盤 一薄型半導體層之間； η 於該薄型半導體層上形成一閘極介電層； 於該閘極介電層上形成一閘極電極； 於該薄型半導體勒形成—源極/汲極延伸區，且延伸至該閘極電極周 圍下投影區内’藉此定義—通道區於該薄型半導體層内且限制其於_ 極電極周圍下方投影區内； Λ 0503-Α31 lOOTWFl/ChadChaou 17 1278941 修正日期：95.7.25 緣層’藉此暴露出部 第94131445號申請專利範圍修正本 於該閘極電極之相反兩侧形成一間隙子； 移除部份該閘極介電層、該薄型半導體層及該絕 份該厚半導體部分；及 於該厚半導體部分形成-源極/汲極應變區，其中每一源極/沒極應變區 二 接觸一相對應的該源極/沒極延伸區之一。 • R如中請專纖圍第16項所述之微機電元件的製造方法，其中該源 極/;及極應變區係包含—具有與該通道區之晶格常數不同的半導體材料。 18·如申請專利範圍第16項所述之微機電元件的製造方法，其中至少 φ 該薄型半導體層其中之一與該源極/沒極應變區係包含-材料，該材料係選 自由矽、鍺化矽、碳化矽、及碳鍺化矽所組成之群。 ”、 19·如申請專利範圍第16項所述之微機電元件的製造方法，其中該源 極/汲極應變區任一者皆較該薄型半導體層之厚度為厚。 20.如申請專利範圍第16項所述之微機電元件的製造方法，其中該薄 型半導體層具有一約2〇〇埃之厚度。 彳 21·—種微機電元件的製造方法，其係包括： 於一具有一絕緣層之基底上形成一閘極電極，該絕緣層為介於一大塊 的半導體部分與一薄型半導體層之間； _ 齡至少-部份該義轉縣及該絕緣層，藉此定義㈣含部份該 細薄半導體與絕緣層之支撐基座；及 "以 形成一源極/汲極應變區，其與該支撐基座之相反兩側接觸，且實質上 延伸至一向度，該高度未低於該支撐基座。 、 22·如申請專利範圍第21項所述之微機電元件的製造方法，其中該閘 極電極具有較該支撐基座之第二寬度短窄之一第一寬度。 23·如申請專利範圍第21項所述之微機電元件的製造方法，其中至少 该薄型半導體層及該源極/汲極應變區中之任一者係包含一半導體材料，該 半導體材料為具有與該基體型半導體區之晶格常數不同的材料。 0503-Α31 lOOTWFl/ChadChaou 18 1278941 第94131445號申睛專利範圍修正本 修正日期：95.7.25 24.如申請專利範圍第21項所述之微機電元件的製造方法，其中至少 β亥薄型半導體層及該源極/汲極應變區中之任一者係包含一材料，該材料為 選自由矽、鍺化矽、碳化矽、及碳鍺化矽所組成之群。 25·如申請專利範圍第21項所述之微機電元件的製造方法，其中該薄 型半導體層具有一約200埃之厚度。 26.如申請專利範圍第21項所述之微機電元件的製造方法，其中該源 極/汲極應變區較該薄型半導體層之厚度為厚。 27· —種微機電元件，其係包括： . 一具有一絕緣層之矽覆蓋絕緣層結構基底，該絕緣層為介於一大塊的 半導體部分與一薄型半導體層之間； 一具有一第一寬度之支撐基座，該第一寬度係由該厚半導體部分上之 該薄型半導體層及絕緣層定義，其中該部分支撐基座為自該薄型半導體層 疋義，該薄型半導體層包含存在於源極/沒極延伸區間之一通道區； 一具有一第二寬度且座落於該支撐基座上之閘極電極，其中該第二寬 度與第一寬度不同；及 源極/汲極應變區，其座落於該基體型半導體區之上，且兩者皆接觸於 相對應的源極/汲極延伸區之一，其中至少該源極/汲極應變區之一者為較該 | 通道區厚度為厚。 _ /8·如巾請專纖圍第27項所述之微機電元件，其中該源極/沒極應變 區係包含具有與該通道區之晶格常數不同的半導體材料。 29·如申請專利範圍第27項所述之微機電元件，其中至少該薄型半導 體層及該源極/汲極應變區中之任一者係包含一材料，該材料為選自由矽、 鍺化矽、碳化矽、及碳鍺化矽所組成之群。 30·如申請專利範圍第27項所述之微機電元件，其中該薄型半導體層 具有一約200埃之厚度。 曰 31.—種積體電路元件’其係包括： 0503-Α31 lOOTWFl/ChadChaou 19 1278941 第94131445號申請專利範圍修正本 修正日期：95·7·25 一座落於至少部分基底之複數微機電元件，該基底係含有一介於一美 體型半導體區與-薄型半導體層間之絕緣層，其中該複數微機電元 係包含： ^ 一具有一第一寬度之支撐基座，該第一寬度係由該厚半導體部分上之 該薄型半導體層及絕緣層定義，其中該部分支揮基座為自該薄型^體層 定義，該半導體層包含存在於源極/汲極延伸區間之一通道區； -具有-第二寬度且座落於該支撐基座上之閘極電極， 度與第一寬度不同；及 ^第一寬 半導體上之雜/祕應賴，且齡於蝴應之源 =/汲敗伸區之-，其中至少該源極/祕應變區之—者為較 為厚；及 ％母匕/手反 一連結導通該複數微機電元件之複數内連線結構。 32·如申請專利範圍第31項所述之積體電路元件 =:細之至少_者係包含具有與通道區之：： 33. 如申請專利範圍第31項所述之積體電路元件， 層係包含-材料，該材料為選自树、鍺 1顧W導體 成之群。 反化矽、及碳鍺化矽所組 34. 如申請專利範圍帛31項所述之積體電路 元件中之-的源極/汲極應變區係包含一材料，該、中=複數微機電 碳化矽、及碳鍺化矽所組成之群。 為、自由矽、鍺化矽、 35.如申請專利範圍第31項所述之 該薄型半導體層具有-約2〇〇埃之厚度。冑路儿件’其中 0503-Α31 lOOTWFl/ChadChaou 20
TW094131445A 2004-09-13 2005-09-13 Thin channel MOSFET with source/drain stressors TWI278941B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/939,923 US7112848B2 (en) 2004-09-13 2004-09-13 Thin channel MOSFET with source/drain stressors

Publications (2)

Publication Number Publication Date
TW200610067A TW200610067A (en) 2006-03-16
TWI278941B true TWI278941B (en) 2007-04-11

Family

ID=36033000

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094131445A TWI278941B (en) 2004-09-13 2005-09-13 Thin channel MOSFET with source/drain stressors

Country Status (2)

Country Link
US (1) US7112848B2 (zh)
TW (1) TWI278941B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100648252B1 (ko) * 2004-11-22 2006-11-24 삼성전자주식회사 텅스텐막 형성 방법 및 이를 이용하는 반도체 소자의 형성방법
JP2006165335A (ja) * 2004-12-08 2006-06-22 Toshiba Corp 半導体装置
US7429534B2 (en) * 2005-02-22 2008-09-30 Sensor Electronic Technology, Inc. Etching a nitride-based heterostructure
US7446350B2 (en) * 2005-05-10 2008-11-04 International Business Machine Corporation Embedded silicon germanium using a double buried oxide silicon-on-insulator wafer
US7947546B2 (en) 2005-10-31 2011-05-24 Chartered Semiconductor Manufacturing, Ltd. Implant damage control by in-situ C doping during SiGe epitaxy for device applications
US7446026B2 (en) * 2006-02-08 2008-11-04 Freescale Semiconductor, Inc. Method of forming a CMOS device with stressor source/drain regions
DE102006019937B4 (de) * 2006-04-28 2010-11-25 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines SOI-Transistors mit eingebetteter Verformungsschicht und einem reduzierten Effekt des potentialfreien Körpers
US20070298557A1 (en) * 2006-06-22 2007-12-27 Chun-Feng Nieh Junction leakage reduction in SiGe process by tilt implantation
US7482211B2 (en) * 2006-06-22 2009-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Junction leakage reduction in SiGe process by implantation
US7432559B2 (en) * 2006-09-19 2008-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide formation on SiGe
KR100798814B1 (ko) * 2006-09-20 2008-01-28 삼성전자주식회사 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그 형성방법
JP5100137B2 (ja) * 2007-01-26 2012-12-19 株式会社東芝 半導体装置の製造方法および半導体装置
DE102007030053B4 (de) * 2007-06-29 2011-07-21 Advanced Micro Devices, Inc., Calif. Reduzieren der pn-Übergangskapazität in einem Transistor durch Absenken von Drain- und Source-Gebieten
JP2009212413A (ja) * 2008-03-06 2009-09-17 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
CN102376769B (zh) * 2010-08-18 2013-06-26 中国科学院微电子研究所 超薄体晶体管及其制作方法
US8361859B2 (en) 2010-11-09 2013-01-29 International Business Machines Corporation Stressed transistor with improved metastability
US9209098B2 (en) 2011-05-19 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. HVMOS reliability evaluation using bulk resistances as indices
US8962400B2 (en) * 2011-07-07 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ doping of arsenic for source and drain epitaxy
US8785285B2 (en) 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US9059212B2 (en) 2012-10-31 2015-06-16 International Business Machines Corporation Back-end transistors with highly doped low-temperature contacts
US20150372100A1 (en) * 2014-06-19 2015-12-24 GlobalFoundries, Inc. Integrated circuits having improved contacts and methods for fabricating same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5686744A (en) 1996-06-17 1997-11-11 Northern Telecom Limited Complementary modulation-doped field-effect transistors
US6329690B1 (en) * 1999-10-22 2001-12-11 International Business Machines Corporation Method and apparatus to match semiconductor device performance
US6750119B2 (en) 2001-04-20 2004-06-15 International Business Machines Corporation Epitaxial and polycrystalline growth of Si1-x-yGexCy and Si1-yCy alloy layers on Si by UHV-CVD
US6492216B1 (en) 2002-02-07 2002-12-10 Taiwan Semiconductor Manufacturing Company Method of forming a transistor with a strained channel
US6936869B2 (en) 2002-07-09 2005-08-30 International Rectifier Corporation Heterojunction field effect transistors using silicon-germanium and silicon-carbon alloys
US6707106B1 (en) 2002-10-18 2004-03-16 Advanced Micro Devices, Inc. Semiconductor device with tensile strain silicon introduced by compressive material in a buried oxide layer
US6818938B1 (en) * 2002-12-10 2004-11-16 National Semiconductor Corporation MOS transistor and method of forming the transistor with a channel region in a layer of composite material

Also Published As

Publication number Publication date
US20060054968A1 (en) 2006-03-16
TW200610067A (en) 2006-03-16
US7112848B2 (en) 2006-09-26

Similar Documents

Publication Publication Date Title
TWI278941B (en) Thin channel MOSFET with source/drain stressors
TWI260688B (en) Strained channel CMOS device with fully silicided gate electrode
TWI497603B (zh) 具有具降低之保形性的受應力之接觸蝕刻停止層的場效電晶體
TW200901464A (en) Method for applying a stress layer to a semiconductor device and device formed therefrom
TW200839935A (en) Two-sided semiconductor-on-insulator structures and methods of manufacturing the same
TW201115719A (en) Semiconductor device comprising metal gates and a silicon containing resistor formed on an isolation structure
TW201232667A (en) Method of manufacturing strained source/drain structures
TW200805572A (en) CMOS structures and methods using self-aligned dual stressed layers
TW201013928A (en) Contact trenches for enhancing stress transfer in closely spaced transistors
TW200908325A (en) Semiconductor device and method for manufacturing semiconductor device
TW200822361A (en) Improved CMOS devices with stressed channel regions, and methods for fabricating the same
TW201222645A (en) Superior integrity of a high-K gate stack by forming a controlled undercut on the basis of a wet chemistry
TWI283910B (en) Semiconductor structure and semiconductor process
JP2012507162A (ja) トランジスタにおいて進歩したシリサイド形成と組み合わされる凹型のドレイン及びソース区域
TW201214709A (en) Polysilicon resistors formed in a semiconductor device comprising high-k metal gate electrode structures
TW201203453A (en) Trench structure in multilayer wafer
WO2014015536A1 (zh) 半导体器件制造方法
JP2012160637A (ja) 半導体装置及びその製造方法、並びにｓｏｉ基板及びその製造方法
TW200849405A (en) Semiconductor structure and method for forming a semiconductor device
TW200818502A (en) Raised sti structure and superdamascene technique for nmosfet performance enhancement with embedded silicon carbon
TWI270146B (en) Semiconductor-on-insulator (SOI) strained active areas
TWI343120B (en) Semiconductor device having a compressed device isolation structure
TW201030903A (en) Reduced topography-related irregularities during the patterning of two different stress-inducing layers in the contact level of a semiconductor device
JP2012501078A (ja) アクティブ層の厚み減少を伴う歪トランジスタを形成するための構造歪を与えられた基板
TW201005943A (en) Transistor with contact over gate active area

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent