TWI277185B - Semiconductor package structure - Google Patents

Description

1277185 九、發明說明： 【發明所屬之技術領域】 本發明係相關於一種半導體封裝結構，特別是指一種 可降低電磁干擾(Electromagnetic interference ; EMI) ' 問題的半導體封裝結構。 【先前技術】 按，所謂的電磁干擾(Electromagnetic interference; EMI) _ 疋因電磁波的影響，造成電子設備或系統性能表現的一種 現象，其干擾方式主要可分成輻射與傳導兩種形式。在空 間中，干擾源透過電磁輻射方式，將雜訊（n〇ise)耦合 (couping)傳輸至另一個接收源中，即為輻射干擾。而干擾 源透過導電物質（如線路），將雜訊耦合至另一個接收源 中’即為傳導干擾。此電磁干擾(Electr〇magnetie interference ; EMI)的現象，對各式電子設備來說，一直是 個普遍存在的問題。 _ 而此問4，對無線系統或是高階射頻(处)系統中，又 特別的嚴重。為了能夠將此些系統中所内建的運曾模遠 到微小化以及更高的電路密度，通常會將運 多個晶片以非常小的距離相隔配置’甚或是採用多晶片封 裝模組（Multi-Chip Module ; MCM)的封裝方式，將多個功 能不同的晶片以及電子元件整合後同一基板上加以封裝， 使同一個封裝結構中具有完整功能的晶片模組。 但如此-來’在運賴_行的触巾，由於其中各 晶片的間距很短’各自所產生的電磁_，皆會相互輛合 6 1277185 線路中， 使得電磁干擾的 干擾，而各自所造成_訊，也 透絲板的線路的傳輸，相互造:干；，土 問題更加的嚴重。 顥ίίιί何有效解決前述封裝結構中電磁干擾的問 題，係為熟悉此項技蓺去娇尨姑1 丁烷妁閃 (RF)系統來說，電磁干^門、'Bg上訊系統或是高階射頻 电辦k的問題會特別嚴重。致力之方向。 【發明内容】 本翻提出—種伟體封裝結構，其 屏敝、Μ冓，可改善電磁干擾的問題。 扪 半導體封裝結構，包括—基板、-晶粒、-金屬罩 盍以及一封裝膠體。 4屬單 ㈣ί板ΐ有複數個導通上、下表面之内連線，該些内連 、、友並區为為第-内連線與第二内連線。 日日粒’設於基板上表面，並電性連結至該第一内連線 至今ίϋ罩覆於該晶粒上方’該金屬罩蓋電性連結 電性屏蔽結構。 戍 晶粒=職，包肋金料蓋且填充於該金屬罩蓋與該 ㈣罩f在晶粒上謂金鮮蓋，_具有屏蔽與接地的 ^ 不但可阻擔晶粒在高頻工作時所造成的電磁輕射 ，外逸散’亦可藉由共通電屢源所提供之電壓，將金屬罩 蓋之電位轉在較之姆低電健，制難的接地效 1277185 果0 一步的被揭示，茲配 為使本發明之優點及精神能更進 合圖式作一詳細說明如後。 【實施方式】 1及n其係分本發明之半導體 較佳實施例之爆炸示意圖m娜示t

• A括-基板10、—晶粒u、—金屬 以及一 封裝膠體13。 基板10，可為各式用於搭載晶粒u的基板。其具有 Γ上表面101，以及正對於上表® 1〇1的下表面102以及 導通上表® 101與下表面102的複數個内連、線l〇3(Intemal Wires) 了為J[接垂直㉝置，導通上表面與下表面，或是 - 以分段多層連接的方式加以導通。 馨 基板10的上表面101與下表面102皆設有基底金屬 (如銅合金），並經過圖案化之程序，將此些基底金屬之表 面製成預定之電路圖案1〇1卜職，可利用此些電路圖案 1011、1021進行各式電氣訊號的傳輸，並可在此些電路圖 案urn、1021的表面塗佈防焊層1012(s〇lderResistant - Layer),並在防焊層1012預定的位置上加以開口，裸露出 部分區域的電路圖案。 - 而該些内連線1〇3，則可依據連接對象的不同，區分 . 為第一内連線丨〇31與第二内連線1〇32。第一内連線1〇31 1277185 係導通基板10的上表面101與下表面1〇2，兩端連接基板 10的上表面101的電路圖案1〇11與下表面的電路圖案層 1021。弟一内連線1〇32亦導通上表面1〇1與下表面1〇2， 且未與第一内連線1031及電路圖案1〇11、1〇21有所連接。 而第一内連線1031或第二内連線1〇32，兩者位於下 表面102之一端，可視封裝需要，再行配置諸如錫球(8〇1(1红

Ball)、針腳(Pin)等端子，以利與外部其他元件進行訊號交 換。

晶粒11係設於基板上表面，並電性連結至該第一内連 線1〇3卜其連接方法射如本騎示，以金線接合之方 式以複數條金線111連接晶粒11上的每一個接點至 基板上表面的電路圖案1〇11，並藉由電路圖案l〇ii與第 -内連線1031的連接，並進而與基板下表面的電路圖案 1021連接。在其他實施方式巾，晶粒u亦可以覆晶方式 連接上表面之電路圖案顧，而與第一内連線咖連接。 金屬罩盍I2係可為—金屬材料製成的矩形蓋狀社 ，，具有-上表面與四個側壁。金屬罩蓋12係罩覆二粒 方，且電性連結至第二内連線1032。 ，屬罩蓋與第二内連線的連接方式，可為各 實施例中，如_示，基板1G尚具有一電ί 衣104 ’此電路環顺位於基板1〇的上表面係 電路圖案随的外緣_出—狹縫後，再於狹縫中I真入 9 1277185 銀、銅或其他金屬，而形成此電路環104。 電路％ 104 %繞於在電路圖案ion的外圍，可將電路 環104内圍的電路圖案1011與電路環1〇4外圍的基板⑴ 2他區域加以隔離，亦可讓相關的必要電路佈線通過電路 環與電路圖案相連接。藉由電路環104的設置，當基板1〇 郴近區域封裝有其他晶片或電子元件時，或是在多晶片封 裝模組中，可藉此降低晶片之間的電磁干擾。 、 第二内連線1032位於電路環104的下方，更具體的說 第=内連線觀包括四個金屬栓塞(plug)，在電路環刚 的每-邊下方各設有-金屬栓塞。金屬罩蓋12在罩蓋住晶 粒11後，其下緣接觸電路環1〇4，且金屬罩蓋12之下緣 與電路環104重合，並藉此連結第二内連線1〇32。 另-實施例中，電路環1()4表面可塗佈一鲜料芦（圖 中未示），以銲接方式與金屬罩蓋12接合，而與第: 線1032電性連接。 在其他實施例中，可使金屬罩蓋12下緣具有四個凸 點’分別位於金罩蓋12四侧釘緣，可以此四凸點同 樣抵觸電路環1〇4表面而與第二内連線1〇32相接。又或 是，基板1G上不具有電路環，金屬罩蓋12的四個凸點直 接抵觸在第二内連線1032位於上表面的端點，相互連接。 雨第二内連線1032位於下表面的端點，則可連接至一 共通電壓源(Common Voltage s〇urce)vss，藉此，當共通電 _ VSS提供一電_ ’即會透過第二内連線“金 1277185 屬罩蓋，形成—電性屏蔽結構。 而金屬單蓋12又具有至少一孔洞121。藉此，在 日、，封裝膠體η可經由孔洞填充於金屬罩蓋η與晶粒^ =間’ ^覆住金屬罩蓋…而在較佳的情況下，係如圖 於盍12具有複數個孔洞121，該等孔洞係分佈 辟:至盖12之上表面或是分佈於該金屬罩蓋12之側

在本發明中，如上所述，藉由電路環104的設置，此 二中設有電路環1G4之半導體封裝結構，將可與其他晶片 隔離，而降低電磁干擾的問題。

並且，在本發明中，罩設在晶粒11上方的金屬罩蓋 12同#具有接地與屏蔽的效果。其可阻播晶粒u在高頻 工作時所造成的f雖射的向外逸散，造成干擾。並且， 在本發明巾，更可藉由—共通輕源Vss與第二内連線 1032位於餘1G下表_端輯接，轴藉此共通電壓 源Vss ’將金屬罩蓋12與電路環1〇4之電位，維持在穩定 之相對低電位值，而具有更佳的接地效果。 也因此，本發明特職合運用於多晶片封裝(編趣p

Package)t > eaa>i (MultichipModule) 中。如第三圖所示，當—多晶片模組封裝結構中，包括複 數個晶粒11時，即可設置複數個環1G4，環繞於晶粒 11外圍，並同樣設置第二内連線1〇32在電路環1〇4下方， 並以複數個金屬罩蓋罩蓋此些晶粒，而後在[封裝膠體 13，將此些晶粒與此些金屬罩蓋封裝在同一基板⑺上。藉 此’將-多晶片杈組封裝結構中的各個晶粒所可能造成的 1277185 耦合干擾降低，改善電磁干擾的問題。 制，在實務生產中，本發明亦具有製作簡單的優點， 製作簡單’僅要在基板上製作—f路環後，朗個检塞作 為第二内連線，配合金屬罩蓋與—共通賴源，即可同時 具有接地與屏蔽的效果。 、以上所述係_ -較佳實施_詳細綱本發明，其 並非用以關本發明之實施細，並且熟習該項技藝者皆 能明瞭’適當做些微的做仍不麟本㈣之精神及範圍。 【圖式簡單說明】 第圖，其係為本發明之半導體封裝結構一較佳實施例 之爆炸不意圖。 第二圖，其係為本發明之半導體封裝結構一較佳實施例 之剖視示意圖。

第二圖，其係為本發明之半導體封裝結構，運用於多晶 片封裝模組中之示意圖。 【主要元件符號說明】 10基板 101上表面 102下表面 104電路環 1011電路圖案 1012防焊層 1021電路圖案 1031第一内連線 12 1277185 11晶粒 12金屬罩蓋 13封裝膠體 1032第二内連線

Vss共通電壓源

13

Claims (1)

1277185 十、申請專利範圍： 1· 一種半導體封裝結構，包括·· • 一基板，具有複數個導通上、下表面之内連線，該些 :内連線並區分為第一内連線與第二内連線； 一晶粒，设於基板上表面，並電性連結至該第一内連 線； -金屬罩蓋，罩覆於該晶粒上方，該金屬罩蓋電性連 結至该第二内連線，並適於連結至一共通電壓源， 以形成一電性屏蔽結構；及 -封裝膠體，包覆該金縣蓋且填紐該金屬罩蓋盘 該晶粒之間。 〃 Λ Τ明寻刊靶園弟1項所述之晶粒封裴結構，复中，美 板士表面具有電路_以及複數條金線，該晶粒係^ 該等金線電性連接至該電路圖案。 曰

3·如申請專利細第2項所述之晶粒_結構， 路圖案，係連結至該第一内連線。 電 4· ^申?專利範圍第！項所述之晶粒封震結構，其中該八 罩盍下緣具有複數個凸點，接峨第二魄線。u 5. =Γί專利範圍第1項所述之晶粒封騎構，其中料 =面具有一電路環’連結該第二内連 罩盍之下緣接觸該電路環。 Α隻屬 6. 如申請專利翻第5項所狀晶粒封裝結構，其中該金 14 1277185 屬罩蓋之下緣與該電路環重合。 7·如申請專利範圍第丨項所述之晶粒封裝結構，其中該金 屬罩蓋具有至少一孔洞，該封裝膠體係經由該孔洞填充 於該金屬罩蓋與該晶粒之間。 8·如申w月專利範圍们項所述之晶粒封裝結構，其中該金 屬罩蓋係為一矩形結構，具有一上表面與四個侧壁。

9· 2申請專利範圍第8項所述之晶粒封裝結構，其中該金 屬單蓋具有複數個孔洞，該觀洞係分佈於該金屬罩蓋 之上差而〇 蓋之側壁。 射孔洞係分佈於該金屬罩 11全屬如軍咖項所叙晶崎結構，其中該 緣，且與則壁下

，:層蓋項二：粒封裝結構，更包含 第，線與之= 15