TWI274991B - A method, apparatus, and system for buffering instructions - Google Patents

Description

1274991 ⑴ 九、發明說明 【發明所屬之技術領域】 本發明主要有關於處理器中錯誤之處置，更詳而言之 ，有關於微處理器中合倂緩衝區中軟錯誤之處置。 【先前技術】 來自於暫態故障之單一位元混亂或錯誤已成爲微處理 Φ 器設計中的主要挑戰。這些故障係來自於有活力的粒子一 如來自宇宙射線之中子或來自封裝材料之a( aipha )粒 子-當其通過半導體裝置時會產生電子-電洞對。電晶體源 極與擴散節點可收集這些電荷。足夠量的累積電荷可改變 邏輯裝置之狀態-如靜態隨機存取記憶體（SRAM )單元、 閂鎖器、或閘-因而使電子電路操作上產生邏輯錯誤。由 於此種錯誤不使裝置產生永久故障，所以稱爲軟或暫態錯 ® 隨著晶片上電晶體持續增加，軟錯誤成爲微處理器設 計者不斷增加的負擔。預估接下來的幾個技術世代，每閂 鎖或SRAM位元之原始資料錯誤率會維持大約固定或稍微 降低。因此’除非增加錯誤保護機制或使用更好的技術（ 諸如完全空乏絕緣體上覆矽），微處理器之軟錯誤會隨著 每一個接續世代中增加至半導體裝置之裝置的數量等比增 加。 位元錯誤可依照它們的影響以及偵測與校正它們的能 力加以區分。某些位元錯誤可被分類爲“良性錯誤”，因 -5- (2) 1274991 其不會被讀取、無關緊要或在使用前可被校正。最危險的 錯誤型式爲隱式資料損毀（silent data corruption)，其 中錯誤無法被偵測並使系統產生錯誤輸出。爲了避免隱式 資料損毀，設計者可利用錯誤偵測機制，如同位（parity )。可利用錯誤校正技術來修正偵測到的錯誤，雖然此種 技術並無法應用於所有的情況中。偵測錯誤但不校正錯誤 之能力可避免產生不正確的輸出（藉由產生不正確輸出前 關閉受影響的處理程序），但無法提供當發生錯誤時復原 並繼續執行受影響之處理程序的機制。於此種類中的錯誤 可稱爲已偵測無法復原錯誤（DUE )。 可進一步細分DUE事件，依照DUE事件是否造成操 作系統及/或另一機制停止受到錯誤影響的一或更多使用 者處理程序或者是否DUE事件造成整台機器的當機，包 含所有的處理程序，以防止資料損毀。第一種可稱爲“處 理程序停止DUE”事件。第二種可稱爲“系統停止DUE ® ”事件。處理程序停止DUE比系統停止DUE要好，因爲 處理程序停止DUE允許系統持續運作並服務沒有受到錯 誤影響的處理程序。例如，大型電腦系統一次可能執行數 百個處理程序。因此，將暫態錯誤隔離至一項處理程序（ 或一小組的處理程序）並僅停止該處理程序（或該小組之 處理程序）會比整個系統當機並停止所有執行中的處理程 序來得更好。 因此，有將合倂緩衝區的系統停止錯誤轉換到處理程 序停止錯誤之需要。 (3) 1274991 【發明內容及實施方式】 描述一種將合倂緩衝區的系統停止錯誤轉換爲處理程 序停止錯誤之方法、裝置以及系統。於下列描述中，爲了 解釋，提出各種特定細節以提供本發明實施例更詳盡的了 解。惟，對熟悉該項技藝者很明顯的本發明之實施例可無 須這些特定細節予以實施。於其他範例中，爲了不模糊本 ® 發明之實施例，以方塊圖之型式顯示結構與裝置。 於說明書中“一實施例”或“實施例”之參照意指與 該實施例相關描述的特定特徵、結構或特性係包含於本發 明至少一實施例中。於說明書各處中“一實施例” 一詞的 出現並非絕對參照相同實施例。 爲了解決由暫態故障引起之軟錯誤，微處理器設計者 可包含各種保護特徵。可使用之保護特徵的例子包含同位 、錯誤更正碼（ECC )、循環冗餘核對（CRC )、鎖步階 ® 、輻射線硬化胞元以及絕緣體上覆矽製造技術。但使用這 些保護特徵可能是性能與錯誤敏感度之間的妥協。此種交 換的一個範例可發生在處理器的合倂緩衝區中。 參考第5圖，顯示根據本發明一實施例合倂緩衝區 220之方塊圖。合倂緩衝區22 0收集處理器執行過之儲存 指令的結果以作爲後續批次傳送至快取及/或記憶體（如 系統記憶體）用。合倂緩衝器220可藉由將多個寫入（如 各由數個資料字兀構成）聯合成單一快取區塊（如多個資 料字元構成）並將一或更多快取區塊寫入快取系統中，而 -7- (4) 1274991 非分別將個別資料字元寫入，以增進處理器之性能。由於 合倂緩衝區220經常保留程式執行中產生之最新的資料， 處理器可允許載入指令執行對照合倂緩衝區220之內容可 定址匹配（CAM )，以找到最新之資料得以服務載入指令 。因此，合倂緩衝區220可能是”載入以使用”之關鍵路徑 ，合倂緩衝區220之潛時可能對許多程式而言非常重要， 如具有指標追逐之資料庫碼。 # 於合倂緩衝區220中實施錯誤偵測以及校正特徵，如 ECC，特別是有關於位址錯誤，可顯著地增加”載入以使 用”之潛時，藉此不利地降低處理器某些應用之性能，或 顯著增加設計複雜度。錯誤偵測與校正特徵，如ECC，涉 及讀取-變更-寫入操作，其比單純偵測錯誤耗費更長時間 。例如，可藉由較快速之互斥或（XOR )比對操作偵測同 位錯誤。因此，維持可接受之性能可能會限制於潛時敏感 資料儲存情況，如合倂緩衝區220中的錯誤處置，以偵測 0 錯誤而不校正它們。 惟，偵測但不校正錯誤可能導致已偵測無法復原錯誤 或DUE事件，進一步導致系統執行之一或更多處理程序 停止（處理程序停止DUE事件）或甚至關閉整個系統（ 系統停止DUE事件）。於不包含本發明一實施例之合倂 緩衝區，合倂緩衝區中損毀的位址導致系統停止DUE， 因爲多個處理程序可能將它們的資料確認（commit )至合 倂緩衝區中，而操作系統無法辨別損毀位址所屬之特定一 處理程序或諸程序。爲了避免產生錯誤輸出，操作系統可 •8- (5) 1274991 能別無選擇只能中止所有處理程序並關閉整個系統。將合 倂緩衝區2 2 0中之損毀的位址從系統停止d U E事件轉換 至處理程序停止DUE事件，如本發明之實施例所提供， 可顯著地減少此種位址損毀錯誤之影響。 仍參照第5圖，於本發明一實施例中，每當處理器執 行流程改變成執行不同的處理程序時可清空或排除合倂緩 衝區22 0，使合倂緩衝區220在任何給定時間收集僅與一 應用或處理程序關聯之儲存指令。例如，處理器可能正執 行電子郵件程式然後改變至執行電腦遊戲。當處理器欲改 變至執行電腦遊戲程式時，將收集於合倂緩衝區220中的 與電子郵件程式關聯的儲存指令自合倂緩衝區清空或排除 。於另一實施例中，可依照選定的處理程序改變將合倂緩 衝區220排除。於一實施例中，合倂緩衝區220可於清除 模式中操作，其會造成合倂緩衝區220盡快寫出儲存指令 (如透過清空或排除操作）以降低合倂緩衝區220中儲存 指令之損毀的可能性。於一實施例中，當合倂緩衝區22 0 全滿時，可清空或排除（部分或全部）合倂緩衝區220以 騰出空間給合倂緩衝區220欲收集之新的儲存指令。 於一實施例中，可藉由將緩衝區中存在之儲存指令寫 入快取記憶體及/或另一記憶體（如系統記憶體）而清空 或排除合倂緩衝區220。此外，可將合倂緩衝區220之內 容清除或標記爲無效以備合倂緩衝區220收集與另一處理 程序關聯之儲存指令。於一實施例中，可使用排除合倂緩 衝區（排除MB )訊號242來排除或清空合倂緩衝區。於 (6) 1274991 一實施例中，爲回應處理器之清空合倂緩衝區指令可將排 除MB訊號242確立。於一實施例中，可由處理器偵測錯 誤及/或合倂緩衝區220應被排除之其他條件的一個單元 確立排除MB訊號242。 當儲存指令從合倂緩衝區220寫出時，可檢查收集於 合倂緩衝區220中的儲存指令（如於它們的位址及/或資 料中）之錯誤。於一實施例中，位址同位產生器2 1 6可針 ^ 對寫入合倂緩衝區位址佇列226的每一個位址產生同位位 元’以及同位檢查器232可在位址與同位資訊從合倂緩衝 區220寫出至位址線244之前檢查它們。於一實施例中， 位址同位產生器216可提供儲存緩衝區位址與同位資訊 218至合倂緩衝區位址佇列226。於一實施例中，當資料 從合倂緩衝區220寫出至資料與同位線2 3 8時可以同樣的 方式偵測資料錯誤。若偵測到錯誤（位址及/或資料）並 且於上個處理程序改變時曾經清空合倂緩衝區220，則可 知錯誤係與處理器執行的目前處理程序有關。根據此資訊 ’操作系統（或其他錯誤映照機制）可將錯誤映照至適當 處理程序並僅停止該處理程序，而非整個系統。因此，連 同處理程序改變一倂清空或排除合倂緩衝區220可使合倂 緩衝區220 —次只包含來自一處理程序之資料，並藉此將 合倂緩衝區220中否則爲系統停止DUE事件轉變成處理 程序停止DUE事件。 仍參照第5圖，合倂緩衝區2 2 0亦可包含合倂緩衝區 資料佇列222以儲存與儲存指令關聯的資料。於一實施例 -10- (7) 1274991 中，資料同位產生器2 1 0可針對寫入合 222的每一個資料產生同位位元。於一 位產生器210可提供儲存緩衝區資料與 併緩衝區資料彳宁列2 2 2。於一實施例中 被快取記憶體或系統記憶體使用以偵測 23 8接收自合倂緩衝區220之資料的錯丨 於一實施例中，於合倂緩衝區中偵 ® 會產生對應的資料錯誤。於一實施例中 可包含設定同位損毀訊號234以當偵測 位狀態單元23 0中設定損毀同位狀態。 可產生作爲輸入的損毀同位訊號23 6至 元2 2 8以當位址同位檢查器2 3 2偵測到 誤時產生一覆寫資料同位錯誤。於一實 損毀訊號234、同位狀態單元230、損! 及條件式同位損毀單元228可有效地“ ® 址之資料以防止與損毀位址關聯之資料 。於一實施例中，可“毒害”合倂緩衝 位址之資料，以及與相同處理程序關聯 220中之所有或一些後續的儲存指令之 被任何處理器使用。可使用清除同位損 同位狀態單元23 0之狀態並防止條件式 覆寫儲存於合倂緩衝區資料佇列222中 合倂緩衝區220亦可包含合倂緩衝區控 合倂緩衝區2 2 0之操作。 併緩衝區資料彳宁列 實施例中，資料同 同位資訊2 1 2至合 ，資料同位資訊可 經由資料與同位線 誤。 測到之位址錯誤亦 ，合倂緩衝區2 2 0 到位址錯誤時於同 同位狀態單元2 3 0 條件式同位損毀單 對應的位址同位錯 施例中，設定同位 設同位訊號23 6以 毒害”對應損毀位 被任何處理器使用 區220中對應損毀 儲存於合倂緩衝區 資料，以防止資料 毀訊號240來重設 同位損毀單元228 的資料同位資訊。 制單元224以控制 -11 - (8) 1274991 仍參照第5圖，可與合倂緩衝區220 —倂使用儲存緩 衝區202，以收集處理器推測式執行之儲存指令。儲存緩 衝區202可包含儲存緩衝區位址佇列208以及儲存緩衝區 資料佇列204以分別儲存與推測儲存指令關聯之位址與資 料。儲存緩衝區202亦可包含儲存緩衝區控制單元206用 於當儲存緩衝區202發送已決定（亦即不再爲推測的）給 合倂緩衝區220之儲存指令時進行控制。於一實施例中， • 合倂緩衝區控制單元224可確立一拖延儲存緩衝區（拖延 SB)訊號214以防止儲存緩衝區發送儲存指令至合倂緩 衝區220。例如，若合倂緩衝區220全滿時，合倂緩衝區 控制單元224可防止儲存緩衝區202發送額外的儲存指令 直到合倂緩衝區220已經排除所有或一些它的內容至快取 記憶體及/或系統記憶體。 茲參照第1圖，顯示描述根據本發明一實施例之軟體 執行方法1 00的流程圖。可啓動操作系統以建立電腦系統 胃之操作環境（方塊1 02 )。於一實施例中，操作系統可爲 微軟視窗（Microsoft Windows) TM操作系統。於另一實 施例中，操作系統可爲LinuxTM操作系統。於又一實施例 中，可使用其他操作系統。在啓動操作系統（方塊1〇2) 後，可開始一應用（方塊104 )。此應用可爲使用者應用 (如文書處理、表格程式或遊戲程式）、系統應用、或其 他應用軟體種類。 於應用碼執行期間（方塊1 0 6 )，可發生數種事件使 從執行與目前處理程序關聯之應用碼改變至執行與另一處 -12- 107 ) (9) 1274991 理程序關聯之碼。例如，至操作系統（〇 S )(箭頭 之呼叫可引向（vector)操作系統（〇S)服務例行 執行（方塊1 〇 9 )。類似地，針對操作系統之中斷 108 )可引向操作系統（〇S )中斷處置器之執行 110)。軟體執行中另一改變之發生可起因於至韌 斷（箭頭Π2)，其可導致執行引向至韌體中斷處 方塊1 1 4 )。類似地，上下文切換（箭頭n 6 )可 ® 引向至上下文切換處置器（方塊118)。可能由於 查（箭頭120)而發生針對應用碼執行之中斷，其 致軟體執行引向至機器檢查處置器（方塊122)。 詳細描述，機器檢查處置器於某些情況中可中止應 回至應用停止返回點（箭領124 )。， 在沒有應用碼正常執行之中斷或改變的情況下 106)，可持續應用碼執行直到使用者控制、操作 制或一些其他原因終止應用（方塊〗2 6 )。於應用 胃 ，可啓動另一應用（方塊128)。將參照第2圖討 行引向至操作系統（0S )服務例行事項（方塊1 OS中斷處置器（方塊110)、韌體中斷處置器（方 )以及上下文切換（方塊118)時處理程序進一步 〇 兹參照第2圖，顯示操作系統（〇 S )服務呼 塊109) 、、0S中斷處置器（方塊110)、韌體中 器（方塊114)以及上下文切換（方塊118)之流 當軟體執行被引向至0S服務例行事項（方塊109 )

事項之 (箭頭 (方塊 體之中 置器（ 將執行 機器檢 可能導 將於下 用並返 (方塊 系統控 終止後 論當執 09 ) ^ 塊1 14 之細節 叫（方 斷處置 程圖。 或0S -13- (10) 1274991 中斷處置器（方塊11 〇 )時，可將一或更多處理器核心佇 立或緩衝區排除（方塊1 3 0 )。於一實施例中，可排除合 倂緩衝區，使得包含於合倂緩衝區之儲存指令於任何給定 時間僅與一個處理程序或應用關聯。當適當的排除處理器 佇列或緩衝區後，可執行與適當操作系統服務例行事項或 操作系統中斷處置器關聯之系統碼（方塊1 3 2 )。在執行 系統碼之後（方塊132)，可排除一或更多處理器核心佇 列或緩衝區（包含合倂緩衝區）（方塊1 3 3 )並重新開始 被中斷的應用碼之執行（方塊134 )。 類似地，於應用碼執行期間（第1圖之方塊1 06 )， 韌體中斷處置器事件（方塊1 1 4 )可能導致一或更多處理 器佇列或緩衝區之排除（方塊136)。於一實施例中，合 倂緩衝區可與韌體中斷處置器事件關聯地排除，使得合倂 緩衝區在新的韌體軟體開始前排除（方塊1 3 8 )。在執行 韌體軟體（方塊1 3 8 )，將一或更多處理器核心佇列或緩 衝區（包含合倂緩衝區）排除（方塊139)並且重新開始 被中斷應用之執行（方塊140)。 仍參照第2圖，起因於上下文切換事件（方塊118) 之應用碼執行之中斷（第1圖之方塊106)亦可能導致一 或更多處理器核心佇列或緩衝區之排除（方塊1 42 )。當 一應用碼或處理程序之執行被終止以執行另一應用碼或處 理程序時常會發生上下文切換。於此事件中，可將處理器 合倂緩衝區排除使得合倂緩衝區包含於任何給定時間與一 處理程序關聯之儲存資訊。依此方式，合倂緩衝區中損毀 -14- (11) (11)1274991 β位址與目前處理程序關聯，藉此允許停止該處理程序而 無須終止整個系統。於適當處理器核心排除後（方塊1 42 )’可執行各種上下文儲存/復原以及其他上下文切換相 關操作（方塊144)。在上下文切換相關操作完成後（方 塊1 44 )’可排除一或更多處理器核心佇列或緩衝區（包 含合倂緩衝區）（方塊145 )並且執行跳至下一個應用（ 方塊146 )。 茲參照第3圖，顯示一流程圖描述根據本發明之一實 施例的機器檢查處置器（方塊1 22 )。當偵測到處理器中 錯誤時可將執行引向至機器檢查處置器。在啓動機器檢查 處置器後（方塊1 2 2 )，可排除一或更多處理器核心佇列 或緩衝區，以收集整個處理器中所辨別出來之錯誤的錯誤 資訊（方塊1 50 )。機器檢查處置器可分析錯誤資訊以判 斷哪些校正動作爲適當者。例如，它可判斷是否錯誤爲韌 體可校正（菱形152)。若是，則韌體可校正該錯誤（方 塊1 54 ) —或更多處理器核心佇列或緩衝區（包含合倂緩 衝區）可被排除（方塊155)，並可重返被中斷之應用的 執行（方塊156)。於一實施例中，處理器抽象化層（ PAL )韌體可判斷是否錯誤爲PAL可校正之處理器錯誤。 若錯誤並非韌體可校正（菱形1 52 )，則機器檢查處 置器可判斷是否該錯誤可由操作系統或其他系統級軟體或 機制校正（菱形1 5 8 )。若是，則操作系統或其他系統級 軟體或機制校正該錯誤（方塊160)，可排除一或更多處 理器核心佇列或緩衝區（包含合倂緩衝區）（方塊1 6 1 ) -15- (12) 1274991 ，並且重返被中斷之應用的執行（方塊162)。於一實施 例中，軟體抽象化層（S A L )可與操作系統一起解決系統 級錯誤。 仍參照第3圖，若錯誤無法於操作系統級校正（菱形 1 5 8 )，則機器檢查處置器可判斷是否該錯誤爲應用停止 DUE或處理程序停止DUE錯誤（菱形164 )。例如，它 可判斷是否與正在機器上運行之一或更多特定處理程序或 0 應用關聯之錯誤’以停止（諸）特疋處理程序或（諸）應 用而非關閉整個系統。若錯誤無法判斷爲與僅一個或更多 特定應用關聯（菱形1 6 4 )，則可能代表此錯誤爲系統停 止DUE，需要關閉整個系統（方塊168 )並且中止所有處 理程序之執行（方塊170 )。若該錯誤判斷爲應用或處理 程序停止錯誤（菱形1 64 )，則辨別出關聯之（諸）處理 程序或（諸）應用，並可採取一些步驟來復原及/或終止 受影響之（諸）應用（方塊166 )。將參照第4圖討論辨 ® 別、復原以及終止程序之進一步的解釋。 茲參照第4圖，顯示描述根據本發明一實施例之應用 辨別、復原以及終止之方法的流程圖。在判斷錯誤並非爲 應用停止錯誤（第3圖之菱形1 64 )，機器檢查處置器可 判斷是否可取得錯誤異動之目標位址（菱形1 67 )。若是 ，則處理器可依照目標位址執行復原（方塊1 69 )並終止 使用包含該目標位址之記憶體頁的所有應用（方塊1 72 ) 。接著，機器檢查處置器可排除一或更多處理器核心佇列 或緩衝區（包含合倂緩衝區）（方塊179)並令執行返回 -16- (13) 1274991 至應用停止返回點（方塊1 2 4 )。 惟，並非總是能獲得錯誤異動之目標位址。例如，若 由於暫態故障使得合倂緩衝區中位址損毀，則無法得知與 該錯誤關聯之真實位址。若機器檢查處置器判斷錯誤異動 之目標位址無法取得（菱形1 67 )，則機器檢查處置器可 判斷是否錯誤異動已知是源自於在機器檢查時主動之應用 (菱形174)。於一實施例中，若在處理器開始執行處理 • 程序前已排除合倂緩衝區，則當偵測到錯誤時，於處理器 的合倂緩衝區中發生之位址損毀錯誤可能係與被執行之應 用或處理程序（如作用之處理程序）關聯。例如，與第2 與3圖之方塊130、136、142以及150相關之合倂緩衝區 的排除保證在機器檢查時刻主動之應用係.與合倂緩衝區中 偵測到之損毀位址錯誤關聯的應用。依此方式，在切換至 執行不同處理程序前先將合倂緩衝區排除能使處理器辨別 與合倂緩衝區位址錯誤關聯的應用並僅停止那個應用而非 ® 進行系統停止關閉（方塊180)並終止處理器（方塊182 )° 若處理器可辨別錯誤異動係源自於機器檢查時刻主動 之應用（菱形1 74 )，則處理器可根據機器檢查時刻指令 指標位址執行復原技術（方塊1 76 )，若有必要，停止機 器檢查時刻主動之應用（方塊178)，排除一或更多處理 器核心佇列或緩衝區（包含合倂緩衝區）（方塊1 79 )， 並返回至應用停止返回點（方塊124)。 茲參照第6圖，顯示本發明實施例可使用之電腦系統 -17- (14) 1274991 3 00的方塊圖。於一實施例中，電腦系統3 00包含處理器 3 3 0，其可包含一般目的或特別目的處理器如微處理器、 微控制器、可編程閘級陣列（PGA )等等。如此所用，“ 電腦系統”一詞可指任何種類的以處理器爲基礎之系統， 如桌上型電腦、伺服器電腦、膝上型電腦或之類者或其他 類型的主機系統。 處理器330顯示爲包含兩個中央處理單元（CPU)核 聲 心3 02 ( a )以及3 02 ( b )，但可包含一或更多此種核心 。CPU核心3 02 ( a)以及3 02 ( b)可分別包含用以拿取 指令之指令拿取單元304 ( a )以及3 04 ( b)、用以將指 令執行排程之排程單元3 0 6 ( a )以及3 0 6 ( b )、用以執 行指令之執行.單元3 0 8 ( a )以及3 0 8 ( b )以及用以儲存 資料區域副本之一或更多區域快取記憶體單元3 1 0 ( a ) 以及310(b) 。CPU核心302(a)以及302(b)亦可分 別包含儲存緩衝區202 ( a )以及202 ( b )以及合倂緩衝 ® 區220 (a)以及220 (b)，其可依照本發明之各種實施 例實施。 仍參照第6圖，處理器330可包含區域互連312，以 允許處理器330之各種單元通訊並互換資料。處理器33〇 亦可包含連貫性協定引擎與系統介面3 1 6以提供與延伸快 取3 1 4以及系統記憶體3 1 8相關的快取連貫性以及系統介 面功能。於一實施例中，延伸快取可由處理器3 3 0之複數 個CPU核心302(a)以及302(b)共享。於一實施例中 ，延伸快取3 1 4可爲寫入快取並且區域快取3 1 0 ( a )以 -18- (15) 1274991 及3 1 Ο ( b )可爲寫回快取。於一實施例中，區域快取3 1 Ο (a)以及310 ( b)可包含分別爲8Κ位元組以及25 6Κ位 元組之層級一以及層級二快取，並且延伸快取3 1 4可爲 1 6M位元組層級三快取。於一實施例中，合倂緩衝區220 (a)以及220 (b)可收集儲存指令之結果並週期性地將 儲存指令之區塊寫入至延伸快取3 1 4以及/或系統記憶體 3 1 8以降低區域互連3 1 2上之流量。 處理器3 3 0亦可耦合至輸入/輸出（I/O )集線器 3 20，其透過輸入/輸出（I/O )擴張匯流排耦合一或更多 週邊裝置322。週邊裝置322可於一實施例中包含儲存裝 置，如軟碟驅動器，以及輸入裝置，如鍵盤與滑鼠。I/O 集線器320亦可|合至例如硬碟驅動器以及，光碟（CD) 驅動器。應了解到其他儲存媒體亦可包含於此系統中。處 理器3 3 0亦可耦合至一或更多額外處理單元或協定引擎 3 24 ’如繪圖引擎、網路引擎或網際網路協定引擎。 可以邏輯電路、狀態機器、微碼或其之一些結合方式 實行諸實施例。可以碼方式實行實施例並可儲存於儲存媒 體上，該儲存媒體具有指令儲存於其上，可用於編程電腦 系統以執行這些指令。儲存媒體可包含，但不限於，任何 種類的碟片，如磁碟片、光學碟片、高密度碟片唯讀記憶 體（CD-ROM)、可重複讀寫高密度碟片（CD-RW)以及 磁性光學碟片、半導體裝置，諸如唯讀記憶體（R〇M )、 隨機存取記憶體（RAM )、動態隨機存取記憶體（DRAM )、可抹除可編程唯讀記億體（EPROM )、快取記憶體 -19- (16) 1274991 、電性可抹除可編程唯讀記憶體（EEPROM )、磁性或光 學卡或適合儲存電子指令之任何種類的媒體。 因此，已說明了一種用以將合倂緩衝區系統停止錯誤 轉變成處理程序停止錯誤之方法、裝置以及系統。雖已藉 由有限數量的實施例描述本發明，熟悉該項技藝者，當得 到此揭露之好處，將可體認到此揭露之修改與變異。認定 所附申請專利範圍涵蓋所有此種修改與變異並落入本發明 • 之真實精神與範圍內。 【圖式簡單說明】 藉由範例以及非限制性之附圖描述本發明之各種實施 例，其中相似之參考符號代表相似之元件。 第1圖爲描述根據本發明一實施例之軟體執行方法的 流程圖。 第2圖爲描述根據本發明一實施例之操作系統服務呼 β 叫以及中斷處置器、韌體中斷處置器以及上下文切換的流 程圖。 第3圖爲描述根據本發明之一實施例的機器檢查處置 器的流程圖。 第4圖爲描述根據本發明一實施例之應用辨別、復原 以及終止之方法的流程圖。 第5圖爲根據本發明一實施例合倂緩衝區之方塊圖。 第6圖爲本發明實施例可使用之電腦系統的方塊圖。 -20- (17) (17)1274991 【主要元件符號說明】 102，104，106，109，110，114，118，122，126，128，130, 132，133，134，136，138，139，140，142，144，145，146, 150，154，155，156，160，16 1，162，166，168，1 69, 1 70, 172，176，178，179，180，182 ：方塊 107，108，112，116，120，124:箭頭 152, 158，164, 167，174 ：菱形 1〇〇 :軟體執行方法 2〇2 :儲存緩衝區 204 :儲存緩衝區資料佇列 206 :儲存緩衝區控制單元 2〇8 :儲存緩.衝區位址佇列 2 1 0 :資料同位產生器 212:儲存緩衝區資料與同位資訊 214 :拖延儲存緩衝區訊號 2 1 6 :位址同位產生器 2 1 8 :儲存緩衝區位址與同位資訊 220 :合倂緩衝區 222 :合倂緩衝區資料佇列 224 :合倂緩衝區控制單元 226 :合倂緩衝區位址佇列 228 :條件式同位損毀單元 230 :同位狀態單元 232 :同位檢查器 -21 - (18) (18)1274991 23 4 :設定同位損毀訊號 23 6 :損毀同位訊號 2 3 8 :資料與同位線 240 :清除同位損毀訊號 242 :排除合倂緩衝區訊號 244 :位址線 3 00 :電腦系統 3 02 ( a)，302 ( b):中央處理器單元核心 3 04 ( a)，304 ( b):指令拿取單元 3 06 (a) ? 306 ( b):排程單元 3 0 8 ( a )，3 0 8 ( b ) ••執行單元 3 1 0 ( a )，3 1 0 ( b ):區域快取記憶體單元 3 1 2 :區域互連 3 1 4 :延伸快取 3 1 6 :連貫性協定引擎與系統介面 3 1 8 :系統記憶體 3 2 0 :輸入/輸出集線器 322 :週邊裝置 324 :額外處理單元/協定引擎 -22-

Claims (1)

1. (1) 1274991 十、申請專利範圍 1. 一種緩衝儲存指令之裝置，包含： 緩衝區，用以收集與一或更多處理程序關聯的儲存指 令，其中該些儲存指令包含資料以及該資料將儲存之位 址；以及 緩衝控制器，用以於緩衝區收集與第二處理程序關聯 之儲存指令前，總是將緩衝區中與第一處理程序關聯之儲 春存指令排除。 2. 如申請專利範圍第1項之裝置，進一步包含： 錯誤檢查器，用以偵測儲存指令中至少一錯誤；以及 停止單元，若該錯誤檢查器於與該第一處理程序關聯 之第一儲存指令中偵測到第一錯誤時甩以停止該第一處理 程序。 3·如申請專利範圍第2項之裝置，其中該些儲存指令 亦包含對應該些儲存指令之錯誤資訊，以及其中該錯誤檢 ^ 查器用以根據該錯誤資訊偵測該至少一錯誤。 4.如申請專利範圍第3項之裝置，其中該錯誤資訊爲 同位資訊。 5 ·如申請專利範圍第2項之裝置，進一步包含同位損 毀單元，以當該第一錯誤爲第一位址錯誤時，指示對應之 資料錯誤。 6·如申請專利範圍第1項之裝置，其中該緩衝區爲合 倂緩衝區。 7·如申請專利範圍第1項之裝置，其中該緩衝區收集 -23- (2) 1274991 一次與一處理程序關聯之儲存指令。 8.如申請專利範圍第2項之裝置，其中該緩衝區用以 使該第一錯誤被當作處理程序停止錯誤加以處置，而非系 統停止錯誤。 9·一種緩衝用之裝置，包含： 處理器核心，用以執行一或更多處理程序； 儲存緩衝區，用以儲存一或更多推測儲存指令，直到 • 它們準備好被確認爲機器狀態； 合倂緩衝區，用以儲存該些經確認之儲存指令，其中 該些經確認之儲存指令與一或更多處理程序關聯，其中該 些經確認之儲存指令包含資料、該資料將儲存之位址、以 及錯誤資訊；以及 合倂緩衝控制器，若該處理器核心從第一處理程序之 執行改變到第二處理程序之執行，總是清空該合倂緩衝 區 ° ® 1 0 ·如申請專利範圍第9項之裝置，進一步包含： 錯誤檢查器，用以根據該錯誤資訊偵測經確認之儲存 指令中至少一錯誤；以及 停止單元，若該錯誤檢查器於與該第一處理程序關聯 之第一經確認的儲存指令中偵測到第一錯誤時，用以停止 該第一處理程序之執行。 1 1 ·如申請專利範圍第1 0項之裝置，進一步包含同位 損毀單元，以當該第一錯誤爲第一位址錯誤時，指示對應 之資料錯誤。 -24- (3) 1274991 12.如申請專利範圍第9項之裝置，其中該合倂緩衝 區收集一次與一處理程序關聯之儲存指令。 1 3 .如申請專利範圍第1 〇項之裝置，其中該合倂緩衝 區用以使該第一錯誤被當作處理程序停止錯誤加以處置， 而非系統停止錯誤。 14. —種緩衝儲存指令之方法5包含： 將與第一處理程序關聯的儲存指令收集於緩衝區中， ^ 其中該些儲存指令包含資料、該資料將儲存之位址以及錯 誤資訊；以及 於收集與第二處理程序關聯之儲存指令前，總是將與 第一處理程序關聯之收集的儲存指令自該緩衝區排除。 15. 如申請專利範圍第14項之方法，進一步包含： 根據該錯誤資訊偵測經收集之儲存指令中至少一錯 誤；以及 若偵測到與該第一處理程序關聯之第一錯誤時，停止 •該第-處理程序之執ί, ° 1 6·如申請專利範圍第1 5項之方法，進一步包含當該 第一錯誤爲第一位址錯誤時，指示對應之第一資料錯誤。 1 7.如申請專利範圍第1 4項之方法，其中一次與一處 理程序關聯之儲存指令係收集至該緩衝區中。 1 8 ·如申請專利範圍第1 5項之方法，進一步包含將該 第一錯誤作爲處理程序停止錯誤加以處置，而非系統停止 錯誤。 1 9 . 一種包含機器可存取媒體之物件，該媒體含有指 -25- (4) 1274991 令，若執行該些指令可使系統： 將與第一處理程序關聯的儲存指令收集於緩衝區中， 其中該些儲存指令包含資料、該資料將儲存之位址以及錯 誤資訊；以及 於收集與第二處理程序關聯之儲存指令前，總是將與 第一處理程序關聯之經收集的儲存指令自該緩衝區排除。 2 0 .如申請專利範圍第1 9項之物件，進一步包含指 ♦ 令，若執行該些指令會使系統收集一次與一處理程序關聯 之儲存指令至該緩衝區中。 2 1 .如申請專利範圍第1 9項之物件，進一步包含指 令，若執行該些指令會使系統將與該第一處理程序關聯之 第一儲存指令關聯的第一錯誤作爲處理程序停止錯誤加以 處置，而非系統停止錯誤。 2 2 . —種電腦系統，包含： 處理器，用以執行與一或更多處理程序關聯之指令， •包含儲存指令； 動態隨機存取系統記憶體，耦合以儲存由該處理器執 行之該些指令； 合倂緩衝區，用以收集與該些儲存指令關聯之資訊， 包含欲儲存之資料、將儲存資料之位址以及錯誤資訊；以 及 合倂緩衝區控制器，若該處理器從第一處理程序之執 行改變至第二處理程序之執行，總是將該合倂緩衝區清 空。 -26- (5) 1274991 23 ·如申請專利範圍第22項之電腦系統，進一步包 含： 錯誤檢查器，用以根據該錯誤資訊偵測儲存指令中之 至少一錯誤；以及 停止單元，若該錯誤檢查器偵測到相關聯於與該第一 處理程序關聯之第一儲存指令之第一錯誤時，用以停止該 第一處理程序之執行。 24·如申請專利範圍第23項之電腦系統，進一步包含 同位損毀單元以當該第一錯誤爲第一位址錯誤時，指示對 應之資料錯誤。 25·如申請專利範圍第22項之電腦系統，其中該合倂 緩衝區收集一次與一處理程序關聯之儲存指令。 26·如申請專利範圍第23項之電腦系統，其中該合倂 緩衝區用以使該第一錯誤被當作處理程序停止錯誤加以處 置’而非系統停止錯誤。 -27-