[go: up one dir, main page]

TWI272725B - Method of fabricating TFT array substrate and metal layer thereof - Google Patents

Method of fabricating TFT array substrate and metal layer thereof Download PDF

Info

Publication number
TWI272725B
TWI272725B TW094111962A TW94111962A TWI272725B TW I272725 B TWI272725 B TW I272725B TW 094111962 A TW094111962 A TW 094111962A TW 94111962 A TW94111962 A TW 94111962A TW I272725 B TWI272725 B TW I272725B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
forming
metal
insulating material
Prior art date
Application number
TW094111962A
Other languages
English (en)
Other versions
TW200637006A (en
Inventor
Chi-Wen Yao
Pei-Hsin Yu
Original Assignee
Quanta Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quanta Display Inc filed Critical Quanta Display Inc
Priority to TW094111962A priority Critical patent/TWI272725B/zh
Priority to US11/404,425 priority patent/US7585712B2/en
Publication of TW200637006A publication Critical patent/TW200637006A/zh
Application granted granted Critical
Publication of TWI272725B publication Critical patent/TWI272725B/zh

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • C25D5/022Electroplating of selected surface areas using masking means
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6729Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739Conductor-insulator-semiconductor electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01Manufacture or treatment
    • H10D86/021Manufacture or treatment of multiple TFTs
    • H10D86/0241Manufacture or treatment of multiple TFTs using liquid deposition, e.g. printing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441Interconnections, e.g. scanning lines
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441Interconnections, e.g. scanning lines
    • H10D86/443Interconnections, e.g. scanning lines adapted for preventing breakage, peeling or short circuiting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thin Film Transistor (AREA)

Description

1272725 15743twf.doc/g 九、發明說明: 【發明所屬之技術領域】 本發明是有關於一種薄膜電晶體陣列(Thill Transistor Array,TFT Array)基板及其金屬層的製作方法, 且特別是有關於一種利用電鍍法(Plating)製作薄膜電晶體 陣列基板及其金屬層的方法。 【先前技術】
一陰極射線管(Cathode Ray Tube, CRT)因具有優異的顯 示品質與其經濟性,一直獨佔近年來的顯示器市場。然而,' 對於個人在I上操作乡數終職/顯抑裝置的環境,或是 以環保以及節省能_難切人,陰極射絲對於空間的 利用性以及能源的消耗仍存在許多問題。因此,具蚩 質、空間利用效率佳、低絲功率、絲射等優越= 薄膜電晶體液晶麻器(Thin Film T職ist0r d c 2
Display,TFT LCD)已逐漸成為市場之主流。 習知之薄膜電晶體液晶顯示器多以鋁 體陣列基板的金屬線路材料1而,在現今薄曰曰 晶减不器大尺寸化的市場趨勢下,勢必需要〉^液 體液晶顯示器内部的金屬線 電晶 是t屬線路的阻抗增加,使得薄膜電晶二:=内: ;::ί:進而引起_電晶體液晶顯示器』::不的 【發明内容】 有鑑於此,本發明的目的3 的就疋在提供—種利用電錢法 1272725 15743twf.doc/g 製作薄膜電晶斜列基板的方法,以改善大尺寸薄膜電晶 體液晶顯示器中訊號延遲的現象。 ^本龟明的再一目的是提供一種利用電鍍法以形成薄 膜電晶體陣列基板内之金屬層的方法,使薄膜電晶體陣列 基板内之金屬層的材質具有多樣選擇性。 基於上述或其他目的,本發明提出一種薄膜電晶體陣 列基板的製作方法,其步驟如下:首先提供一基板,並以 電鑛方式於基板上形成圖案化之第一金屬層;之後於基板 上形成一閘絕緣層,且閘絕緣層會將第一金屬層覆蓋住; j後於第金屬層上方的閘絕緣層上形成一半導體層;且 於半導體層上形成圖案化之第二金屬層。其中,第— 層、第二金屬層與半導體層於基板上構成多個薄膜電晶 以及祕至薄膜電晶體的多條掃描配線與多條資料配線。 第ίίΓ之—較佳實施例中,於基板上形成圖案化之 弟一金屬層的方法例如包括下列之步驟:首先,於 如物理氣相沈積法或化學氣相沈積法以形成:亡 ^材料層’並且對第—導電材料層進行—圖宰 : 知,以形成圖案化之一第一電鑛種子層。而此 ^ 材料層進行ffil案化的步驟例如是對第斜 ^電 影製程與蝕刻製程。銬後,再 、电材枓a進行微 電鑛形成第-金屬層 鑛種子層為電極, 且電二外=基ίί形成圖案化之第-電鑛種子層之後 且電鍍形成弟一金屬層之前,可利 谈, 先於基板上全面性地形成一絕緣材1 乳相洗積法 何抖層。然後,對絕緣材 6 1272725 15743twf.d〇c/g
料層進行圖安A ^系化。此圖案化的步驟例如是先於絕緣材料層 .光阻層’然後再以第一電鑛種子層為罩幕,由基 ^ ^ 、,侧對光阻層進行背向曝光。之後 ,對光阻層進行 亚以光阻層為罩幕,對絕緣材料層進行餘刻之後, *光阻層’使絕緣材料層暴露出第一電鍍種子層。 ,本發明之—較佳實施例中,於基板上形成圖案化之 、丨^,種子層的方法例如包括下列步驟··首先利用例如 目/尤積法於基板上形成一絕緣材料層;然後於絕緣 :€上喊®案化的光阻層;再以光阻層為罩幕,經過 ‘ίϊϊϊΓ步驟之後,再蝕刻絕緣材料層,以使絕緣材 美之基板;織利用例如物理氣相沈積法於 f且剝離法(Lift 除絲層與位於轨層上之Γ一導 黾材料層,以形成第一電錢種子層。 、 在本發明之-較佳實施例中,於基板上形成第一 層的方法紐下列之步驟:首先,彻例如物理氣相沈 法或化學氣相沈^於基板上全面性地形成—第一二』 子層。然後’以第-電難子層為電極,電H 金屬材料層。之後J於第一金屬材料層上利二如二 相沈積法形成一罩幕層,並且對罩幕岸一 予乳 刻製程,以圖案化罩幕層。最後,藉。虫 材料層與第一電鍍種子層進行蝕刻,以形成二、=一金屬 此外,罩幕層的材質例如是氮化發或氧化石夕 孟屬層。 在本發明之一較佳實施例中,形i半i體層㈣賴 7 1272725 15743twf.doc/g 如是先於閑縣層上軸通道層,錢於 姆接觸層。此外’第-金屬層之材質例如是銅 在本發明之一較佳實施例中,A 、 圖案化之第二金屬層之方法包括.^ ; v _層上形成 ^ . 括·先利用例如物理氣相 …矛 貝法或化子乳相沈積法於半導體層上形成一厣 材料層,然後對第二導電材料層進 9 一寺迅 曰進仃破衫製程與蝕刻製程 私弟一¥ a材㈣随化,以形絲二電 以第二電鍍種子層為電極,電铲形& g之後 施例中,第二金屬層的材質;二金屬層。在-實 屬声另H獅成薄膜電晶體陣列基板内之金 屬層的方法,其包括下列步驟:首一 基板上形成-電麵子層; 種it然後於 鐵形成金屬層。 4種子料電極,電 t發攸-難實施例巾,於基板上形成電鑛種子 “材料:如板上形成導電材料層;然後圖案化 ===鍍種子層。而在基板上形成電鑛種 物理氣相沈積法或化學氣相沈積二 暴露出電_子層。 緣材料層,以使絕緣材料層 首,圖、案化絕緣材料層的方法例如包括下列步驟: 罩幕;ΓΪΓ料ΐ上形成—光阻層;然後以電難子層為 it _&料行背向曝光;之後對ί 層進仃U後以光阻層為罩幕,對絕緣材料層進行 1272725 15743twf.doc/g 蝕刻,並移除光阻層。 層之之Γ較佳f施例中’於基板上形成電鍵種子 ^一 '匕.首先利用例如化學氣相沈積法於基板上形 層了:層;然後於絕緣材料層上形成圖案化之光阻 。暴露出=層騎幕,_絕緣材料層,以使絕緣材 基i上全面二二f:用例如物理氣相沈積法於 層與位於光阻層上之第-心= 形成弟一電鍍種子層。 在本I月之—較佳實施例中,於基板上全面性地形成 2:1::广電鍍形成金屬層之後,更包括對金屬層 及电鑛種子層進行微影製程與侧製程。 種子=純例如是㈣氣她躲祕學氣她^ 七明之一較佳實施例中,金屬層之材質例如是 銅0 美招本發明是將電麟躺於薄膜電晶體陣列 鑛法以製作薄膜電晶體_=支,不_疋’使用電 其八;陣列基板冒加了溥膜電晶體陣列 5其板ί 4、登料選擇性。因此’於製作薄膜電晶體陣 體陣列基板上的薄膜電晶體、掃=線及 白1= 進而改善大尺寸液晶顯示^内訊號延遲 的現象^亚城升液晶顯示器的影像品質。 :、、' ^本t月之上述和其他㈣、特徵和優點能更明顯
1272725 15743twf.doc/g 易懂,下文特舉較佳實施例,並 明如下。 〇所附圖式,作詳細說 【實施方式】 圖1繪示為本發明之較佳實 基板的流程圖。請參考圖丨,本彳形成薄膜電晶體陣列 基板的方法主要包括下狀步驟,日電晶體陣列 驟S100,此基板例如是一透明基杯I先提供一基板,如步 要於欲鍍物上形成電極,才可由於使用電鍍法需 物理氣相沈積法(如濺鍍法)或化n ’因此需要利用 積一層金如軸魏料層,:==;料基板上沈 電鍍種子層為電極,並且使用電之後,再以 屬層,如步驟⑽。㈣於基板上形成第-金 带成淨芸楚一八Pa、、在基板上利用化學氣相沈積法 ί 一間絕緣層,如步驟S130。之後,於 =Λ 之閘絕緣層上形成-半導體層,如步驟 SMO。敢後,於半導體層上形成第二金屬層,如步驟⑽。 —為了更坪細說明本發明之特徵,以下將就多個不同之 貫,例對本發明之製作_電晶體_基板的方法加以詳 細說明。 第一實施例 圖2Α〜2G依序緣示本發明第一實施例之一種製作薄 膜電晶體陣列基板的示意圖。首先如圖2Α所示,提供一 基板100,此基板100例如是—透明基板。接下來如圖2β 所示,在基板上形成一電鍍種子層114。然後,如圖所 示,對電難子層114進行微影製程餘㈣程以將電鑛 10 1272725 15743twf.doc/g 種子層114圖案化。之後,如圖2D所示,利用圖案化的 電鍍種子層114為電極,以電鍍的方式在基板1〇〇上形成 一圖案化之金屬層110。其中,金屬層11()之材質例如是 銅。再者,如圖2E所示,利用例如化學氣相沈積法於基 , 板10〇上形成一閘絕緣層120,此閘絕緣層12〇之材質例 • 如是氮化矽(silicon nitride)或氧化矽㈣icon 〇xide),且閘絕 緣層120會將金屬層11〇覆蓋住。然後,如圖2F所示, • 在圖案化金屬層110上方的閘絕緣層120上先形成一通道 層132 ’然後在通道層132上形成一歐姆接觸層134,其中 通道層132與歐姆接觸層134構成一半導體層130。此外, 通道層之材質例如是非晶石夕(amorphous silicon),而歐 姆接觸層134之材質例如是n+摻雜非晶矽。而在本發明另 一較佳實施例中,通道層132之材質亦可以例如是多晶 矽。然後,如圖2G所示,在半導體層130上先形成一圖 案化的電鍍種子層142。然後如圖2H所示,於電鍍種子層 M2上利用電鍍法形成金屬層14〇。 q • Ί由上述之製作步驟後’在基板剛上所形成的金屬 ^ 1HM40與半導體層130可於基板1〇〇上構成多個薄犋 電晶體、多條掃瞄配線與多條資料配線,以形成一薄膜♦ 晶體陣列基板。 '$ 弟二貫施例 ★圖3A〜3G依序繪示為本發明第二實施例之_種製作 溥膜電晶體陣列基板的示意圖。首先如圖3A所示,利用 例如物理沈積法或化學沈積法於基板100上全面性地形戍 1272725 15743twf.d〇c/g 一 V電材料層112。然後如圖:3B所示,先對導電 進行微影製程與蝕刻製程,使導電材料層112 ^曰 且圖案化之後的導電材料層112即為電鍍種子層1" 4、匕 後利用例如化學氣相沈積法在基板100上沈」。之 料層m,此絕緣層材料例如是氧化石夕或氮化石夕 土塗佈—層光阻層118,然後以電鑛種子 。然後如圖3C所示’對光阻層i ,丁: 以H屮4罩幕姻緣材料層116進行飿刻製程, 118=且之後如圖3D所示,移除光阻層 金屬層110子層114上利用電鐘法沈積金屬以形成 緣材料層叫實施例先於基板湖上形成絕 之後,對絕緣材料巴 =材料層116會覆蓋電錢種子層m。 鑛種子層114晨^ 116進订微影製程與錢刻製程,使電 而在第—實施;法以形成金屬層⑽。 ⑴做為電錢種子二^疋直接利用圖案化之導電材料層 上形成金屬層UG,k ^使用麵法在電_子層U4 接下來,二^基板⑽上沈積絕緣材料層Μ。 基板10〇上形成I S ’ ^用^化學氣相沈積法於 例如是氮化矽或4 、彖g ,此閘絕緣層120之材質 以及絕緣材料#石夕’且間系巴、緣層120會將金屬層11〇 16覆蓋住。然後,如圖3〇斤示,在圖 12 1272725 15743twf.doc/g 案化金屬層110上方的閘絕緣層12〇上先形成一通道層 132 ’然後在通道層132上形成一歐姆接觸層134,其中通 運層132與歐姆接觸層134構成一半導體層130。此外, 通道層132之材質例如是非晶矽,而歐姆接觸層134之村 質例如是n+摻雜非晶矽。而在本發明另一較佳實施例中, 通道層132之材質亦可以例如是多晶石夕。之後,如圖 =示,在半導體層13〇的上方先形成一層圖案化的電鍍種 • 子層142,然後藉由電鍍種子層142以電鍍法形成圖案化 的金屬層140。 經由上述之製作步驟後,在基板100上所形成的金屬 層110、140與半導體層130可於基板1〇〇上構成多個薄膜 電晶體、多條掃瞄配線與多條資料配線,以形成一薄膜+ 晶體陣列基板。 、% 第三實施例 ^圖4A〜4G依序繪示為本發明第三實施例之一種製作 薄膜電晶體陣列基板的示意圖。首先如圖4八所示,先於 基板100上利用例如化學氣相沈積法形成絕緣材料層 116,然後於絕緣材料層116上先塗佈一光阻層ιΐ8,並利 用微影製程與蝕刻製程以將光阻層118圖案化。繂後如圖 4B所示,以光阻層118為罩幕,對絕緣材料層ιΐ6'進行蝕 刻製程,並使絕緣材料層116暴露出部分的基板1〇〇。之 後如圖4C所示,利用例如物理氣相沈積法在基板丨⑻上 全面性地形成導電材料層112,並且利用例如光阻剝離法 以將光阻層118以及位於光阻層118上方的導電材料層 13 1272725 15743twf.doc/g 112移除 ,❿未被移除的導電材料層u :=°圖4D所示,於電鑛種子層心:;:層 沈積金屬層110。 工〜用電鍍法
接下來’如圖4E所示,利用例如化 基板⑽上形成一間絕緣層120,此問絕· = j於 例如是氮切或氧切,且_緣層12G會^全屬 =及μ緣材枓層116覆蓋住。然後,如圖4F所示0 案化金屬層no上方的_緣層i2G = =,然後在通道層132上形 =魏姆?觸層134構成一半導體層i3〇。此;卜通 " 之材备例如是非晶矽,而歐姆接觸層134之材 貝例如是n+摻雜非晶石夕。而在本發明另一較佳實施例中 通迢層132之材質亦可以例如是多晶石夕。之後,如圖4G ^ ’在帛導體I 130的上方先形成一層圖案化的電鍍種 每142,然後藉由電鍍種子層142以電鍍法形成圖案 的金屬層140。 、 經由上述之製作步驟後,在基板100上所形成的金屬 ^ :10、140與半導體層130可於基板100上構成多個薄膜 電晶體、多條掃瞄配線與多條資料配線,以形成一薄膜電 晶體陣列基板。 、 實施例 — 圖5A〜5G分別繪示為本發明第四實施例之一種製作 薄膜電晶體陣列基板的示意圖。首先如圖5A所示,利用 Η物理氣相沈積法或化學氣相沈積法全面性地形成電鍍 14 1272725 15743twf.d〇c/〇 層114於基板100上,並且以電鑛種子層114為電極, 廷鍍形成金屬材料層212。然後,如圖5Β所示,利用化學 =積法於金屬材料層2!2上形成—罩幕層U9,此罩幕層 例如是氮化料氧化發,並且對罩幕層119進 Γ圖t絲與侧製程,以將罩幕層119圖案化。之後, =二所不,猎由罩幕層119對金屬材料層212以及電 H層114進⑽刻製程,並且移除罩幕層119。最後, 二斤不,所遺留下來的金屬材料層212以及電鍍種 子層1M即構成金屬層11〇。 屯又禋 來,/°圖$所示,利用例如化學氣相沈積法於 :J i形成H緣層120 ’此閘絕緣層120之材質 ::虱或氧化矽,且開絕緣層120會將金屬層11〇 覆然後’如圖5F所示,在圖案化金屬層ιι〇上= 的~=、#層120上先形成—通道層132,然後在通道層 接觸層134,其中通道層132與歐姆接觸展 非曰i 2導體,130。此外,通道層132之材質例如i 而:本於明接觸層134之材質例如是n+摻雜非晶矽。 s月另一較佳實施例中,通道層132之材質 例如是多晶石夕。之後,如圖5G所示’在半導體層 m丰;的上方先形成-層圖案化的電鑛種子 金屬層刚。錢種子層142以電鍛法形成圖案化的 經由上述之製作步驟後,在基板100上所形成的 層110、140與半導體| 13〇可於基板1〇〇上構成多個薄二 15 1272725 15743twf.doc/g 二本發明是將電鑛法應用於製作薄膜電晶體 =屬層的製程中。電鑛法除了具有沈積金屬 问沾=乂、且成本較為低廉的優點之外,與習知技術不 =疋’使用電鑛法製作_電晶轉列基板,增加了薄 ^晶體陣列基板内金屬層的材料選擇性。因此,於 晶體陣列基板時,可以選用例如銅或其他阻抗=低 邮i屬材料,以提升薄膜電晶_縣板_薄膜電晶 脰^帚猫配線及資料配線的電性’進而改善大尺寸液晶顯 不為内訊號延遲的現象,並且提升其影像品質。 .、 ==發明已以較佳實施例揭露如上’然其並非用以 限疋本舍明,任何熟習此技藝者,在不脫離本發明之 =範圍内’當可作些許之更動與潤飾,因此本發明之^ 粑圍當視後附之申請專利範圍所界定者為準。 …又 【圖式簡單說明】 晶體陣列 圖1繪不為本發明之較佳實施例形成薄臈電 基板的流程圖。 圖2A〜2H依序繞示本發明第—實施例之 膜電晶體陣列基板的示意圖。 衣作潯 —圖3A〜3G依序繪示為本發明第二實施例之一 薄膜電晶體陣列基板的示意圖。 衣 和圖4A〜4G依序繪示為本發明第三實施例之一種制作 薄膜電晶體陣列基板的示意圖。 衣 16 1272725 15743twf.doc/g 圖5A〜5G分別繪示為本發明第四實施例之一種製作 薄膜電晶體陣列基板的示意圖。 【主要元件符號說明】 S100 ··提供一基板 、 S110 :於基板上形成電鍍種子層 • S120 :以電鍍方式於基板上形成第一金屬層 S130 :於基板上形成覆蓋第一金屬層之閘絕緣層 S140 :於第一金屬層上方之閘絕緣層上形成半導體層 S150 :於半導體層上形成第二金屬層 100 :基板 110、140 :金屬層 112 :導電材料層 114、142 :電鍍種子層 116 :絕緣材料層 118 :光阻層 119 :罩幕層 • 120:閘絕緣層 130 :半導體層 132 :通道層 134 :歐姆接觸層 212 :金屬材料層 17

Claims (1)

1272725 15743twf.doc/g 層; 申請專利範圍: L一種薄膜電晶體陣列基板的製作方法, 提供一基板; .以電鑛方式,於該基板上形成圖案化之一 包括 第一金屬 緣層覆蓋該第 ,該基板上形成—_緣層,且該 金屬層; 層’· 金屬層上方之該閘絕緣層上形成一半導體 第化之=第二金屬層,其中該 成多數個4膜=〔金屬層與該半導體層係於該基板上構 掃描配線與多數條資料配線。-日體之多數條 的製作方法:::二丄:所述之薄膜電晶體陣列基板 的方法包括:〜'"板上喊圖案化之該第—金屬層 板t形成圖案化之—第-電_子層;以及 層。種子層為電極,電娜成該第—金屬 的製;二:請ί?:圍第2項所述之薄膜電晶體陣列基板 子層的方法包括 基板上軸_化之該第—電鑛種 同二基板上形成一第一導電材料層;以及 θ案化該第-導電材料層’以形成該第-電鍍種子 18
以忒第一電鍍種子層為罩幕,由該基板之一 以及 8.如申請專利範圍第2項所述之薄膜電晶體陣 的製作妓’其中於該基板上祕_化之該第—電難 子層的方法包括: 又 1272725 15743twf.doc/g 層。 .4.如申請專利範圍第3項所述之薄膜電晶體陣列基板 的製作方法,其中於該基板上形成該第一導電材料層之方 法包括物理氣相沈積法或化學氣相沈積法。 曰 ,5·如申請專利範圍第2項所述之薄膜電晶體陣列基板 的製作方法,其中在該基板上形成圖案化之一第一電鍍種 子層之後,並且在電鍍形成該第一金屬層之前,更包括·· 於該基板上全面性地形成一絕緣材料層;以及 圖案化該絕緣材料層,以使該絕緣材料層暴露該第一 電鍍種子層。 " 、制6·如中請專利範圍第5項所述之薄膜電晶體陣列基板 勺i作方去,其中圖案化該絕緣材料層的方法包括·· 於該絕緣材料層上形成一光阻層; 光阻層進行背向曝光 對该光阻層進行顯影; 乂。亥光阻層為罩幕,對該絕緣材料層進行飯刻 淨夕除該光阻層。 的制請專利範圍第5項所述之薄膜電晶體陣列基板 衣 ’’其中於該基板上全面性地形成該絕緣材料® 之方法包括化學氣相沈積法。 材制 19 1272725 15743twf.doc/g 於該基板上形成一絕緣材料層; 於該絕緣材料層上形成圖案化之一光阻層; 以该光阻層為罩幕,蝕刻該絕緣材料 材料層暴露出部分之該基板; 1史A、、巴、、彖 於該基板上全面性地形成—第—導電材料層;以及 移除該光阻層與位於絲阻層上 層’以形成該第-電㈣子層。 的制睛ί利範圍第8項所述之薄膜電晶體陣列基板 、衣,,/、中於該基板上形成該絕緣材料層 括化學氣相沈積法。 < 了十層之万法包 板的請帛8销狀體陣列基 板的衣作方法,其中於該基板上全 材料層之方法包括物理氣相沈積法。一導電 板的製作方法,其中移除該光 ^基 弟材枓層之方法包括光阻剝離法。 如申請專利範圍第1項所 板的製作方法,並中料其士G /寻联电曰曰體陣列基 包括: /、巾㈣基板上形成該第—金屬層的方法 於該,板上全面性地形成—第—電鑛種子層; 、人务黾鍍種子層為電極,電鑛形成一^入尸 料層; 风弟一金屬材 於該第-金屬材料層上形成圖案化之 藉由該罩幕芦針兮筮入ρ从 罩幕層,以及 層對5玄弟一金屬材料層與該第-電鑛種 20 1272725 15743twf.doc/g 子層進行蝕刻,以形成該第一金屬層。 13.如申請專鄕_ 12項所述 其中於該基板上形成該第- 方匕括物理氣相沈積法或化學氣相沈積法。 曰 、亥第一金屬材料層上开$成 該罩幕層之方法包括·· ㈣㈣从成圖案化之 於該金屬材料層上形成該罩幕層;以及 幕層對鮮幕騎行微影_錢㈣程,㈣案化該罩 15. 如申請專利範圍第14項 板,方法,其中於該金 成== 法包括化學氣相沈積法。 /风4卓棊層之方 16. 如申請專鄕_ 12項 板的製作方法,其中寻胺电日日體陣列基 η如申請專二巧之二包之括氮化辦切。 及 中於該半導體層上形成圖案化之該第: 於該半導體層上形成圖案化之-第二電鍵種子層;以 以該第二電鍍種子層為命 層 于曰為兒極,電鍍形成該第二金屬 18.如申睛專利範圍第17 板的製作方法’其中於該半導體電晶體陣列基 干蛉肢層上形成圖案化之該第二 1272725 15743twf.doc/g 電鍍種子層的方法包括: 於该半導體層上形成一第二導電材料層;以及 圖案化該第二導電材料層,以形成該第二電鍍種子 層。 19.如申請專概_ 18項所述之薄 .J的製作方法’其中於該半導體層上形成該第二: b之方法包括物理氣相沈積法或化學氣相沈積法。 鲁板的^方申ΓΓί圍第17項所述之薄膜電晶體陣列基 的衣作方法’其中該第二金屬層之材質包括銅。 21.如申請糊範_丨項所述 板的製作方法,其中形成該半導體層的方法=版陣列基 形成一通道層;以及 於忒通道層上形成_歐姆接觸層。 _ γ〔、亥弟一金屬層之材質包括銅。 #法,包括種形成溥膜電晶體陣列基板内之金屬層的方 提供一基板; 於該基板上形成—電鍍種子層;以及 為電極’電鑛形成金屬層。 列美板內專鄕圍第2 3 叙軸_電晶俨陣 列基板内之金屬層的方^曰體陣 子層之方法包括: r錄板上形柄電鑛種 於邊基板上形成—導電材料層;以及 22 1272725 15743twf.doc/g 圖案化該導電材料層,以形成該電鑛種子層。 25. 如申請專利範圍第24項所述之形成薄 列基板内之金屬層的方法,其中在該基板上形成該^ = 子層之後,並且在電鍍形成該金屬層之前,更包括.&種 於該基板上全面性地形成—絕緣材料層;以及 圖案化該絕緣材料層,以使該絕緣材料層暴露該 種子層。 ^电錢 26. 如申請翻第25酬叙戦_電晶 内之金屬層的方法’其中圖案化該絕緣材料層“ 於该絕緣材料層上形成一光阻層; 以該電鍍種子層為罩幕,由該基板 層進行背向曝光; 側對该光阻 對該光阻層進行顯影; 以該光阻層為罩幕,對該絕緣材料層進行 移除該光阻層。 d ’以及 2 7.如中請專利翻第2 4項所述之形成薄 内之金屬層的方法’其中於該基 料層之方法包括物理氣減躲或化學氣相㈣法^材 列其ί 8.如申請專利範圍第2 3項所述之形成薄模電晶體陳 金屬層的方法’於該基板上形成該電“ 於該基板上形成一絕緣材料層; 於該絕緣材料層上形成圖案化之一光阻層; 23
TW094111962A 2005-04-15 2005-04-15 Method of fabricating TFT array substrate and metal layer thereof TWI272725B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW094111962A TWI272725B (en) 2005-04-15 2005-04-15 Method of fabricating TFT array substrate and metal layer thereof
US11/404,425 US7585712B2 (en) 2005-04-15 2006-04-14 Methods of fabricating thin film transistor array substrate and forming metal layer of thin film transistor array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW094111962A TWI272725B (en) 2005-04-15 2005-04-15 Method of fabricating TFT array substrate and metal layer thereof

Publications (2)

Publication Number Publication Date
TW200637006A TW200637006A (en) 2006-10-16
TWI272725B true TWI272725B (en) 2007-02-01

Family

ID=37107445

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094111962A TWI272725B (en) 2005-04-15 2005-04-15 Method of fabricating TFT array substrate and metal layer thereof

Country Status (2)

Country Link
US (1) US7585712B2 (zh)
TW (1) TWI272725B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080149490A1 (en) * 2006-12-26 2008-06-26 Bonhote Christian R Electroplating on ultra-thin seed layers
TWI577079B (zh) * 2015-12-24 2017-04-01 國立中山大學 全相位功率分配器及其製造方法
CN105428245B (zh) * 2016-01-26 2019-03-01 京东方科技集团股份有限公司 像素结构及其制备方法、阵列基板和显示装置
CN112877740A (zh) * 2021-01-08 2021-06-01 深圳市华星光电半导体显示技术有限公司 纳米材料薄膜的制作方法及显示面板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5130263A (en) * 1990-04-17 1992-07-14 General Electric Company Method for photolithographically forming a selfaligned mask using back-side exposure and a non-specular reflecting layer
US5972193A (en) * 1997-10-10 1999-10-26 Industrial Technology Research Institute Method of manufacturing a planar coil using a transparency substrate
US5976902A (en) * 1998-08-03 1999-11-02 Industrial Technology Research Institute Method of fabricating a fully self-aligned TFT-LCD
US6506675B1 (en) 1999-07-09 2003-01-14 Kabushiki Kaisha Toshiba Copper film selective formation method
JP2001094238A (ja) 1999-07-16 2001-04-06 Sharp Corp 金属配線の製造方法およびその金属配線を備えた配線基板
JP4613271B2 (ja) 2000-02-29 2011-01-12 シャープ株式会社 金属配線およびその製造方法およびその金属配線を用いた薄膜トランジスタおよび表示装置
KR100569587B1 (ko) * 2000-06-30 2006-04-10 주식회사 하이닉스반도체 고유전체 캐패시터의 제조 방법
US6670224B2 (en) * 2002-01-03 2003-12-30 Industrial Technology Research Institute Method for manufacturing thin film transistors
KR100870697B1 (ko) * 2002-03-07 2008-11-27 엘지디스플레이 주식회사 저저항 구리배선 형성방법
US6887776B2 (en) * 2003-04-11 2005-05-03 Applied Materials, Inc. Methods to form metal lines using selective electrochemical deposition
US6963083B2 (en) * 2003-06-30 2005-11-08 Lg.Philips Lcd Co., Ltd. Liquid crystal display device having polycrystalline TFT and fabricating method thereof
CN100428414C (zh) * 2005-04-15 2008-10-22 中芯国际集成电路制造(上海)有限公司 形成低应力多层金属化结构和无铅焊料端电极的方法

Also Published As

Publication number Publication date
US20060231407A1 (en) 2006-10-19
TW200637006A (en) 2006-10-16
US7585712B2 (en) 2009-09-08

Similar Documents

Publication Publication Date Title
CN102034750B (zh) 阵列基板及其制造方法
CN107359126A (zh) 薄膜晶体管及其制备方法、阵列基板和显示面板
TW200805505A (en) Manufacturing method of vertical thin film transistor
CN102890378A (zh) 一种阵列基板及其制造方法
CN106206620A (zh) 薄膜晶体管阵列基板及其制备方法和显示器件
CN109686794A (zh) 薄膜晶体管及其制造方法、显示装置
TW200926415A (en) Method for fabricating pixel structure
WO2015024350A1 (zh) 显示基板及其制造方法、显示装置
CN111863841A (zh) 显示基板及其制作方法、显示装置
TWI251349B (en) Method of forming thin film transistor
TWI307171B (en) Method for manufacturing bottom substrate of liquid crystal display device
TW415109B (en) Structure and fabrication of thin-film transistor (TFT) array
CN108231553A (zh) 薄膜晶体管的制作方法及阵列基板的制作方法
TWI272725B (en) Method of fabricating TFT array substrate and metal layer thereof
TWI374544B (en) Thin film transistor array substrates and fbricating method thereof
TW200832710A (en) Method for manufacturing pixel structure
CN103676377B (zh) 阵列基板及其制造方法、显示装置
CN107507807B (zh) 基板及其制备方法、显示面板
TWI297953B (en) Method for manufacturing a bottom substrate of a liquid crystal display device
KR20000018565A (ko) 비정질 실리콘 박막을 결정화하는 방법과이를 이용한 다결정실리콘 박막트랜지스터 제조방법
WO2021082089A1 (zh) 阵列基板的制备方法及阵列基板
TWI261929B (en) Switching device for a pixel electrode and methods for fabricating the same
WO2017024718A1 (zh) 薄膜晶体管的制作方法和阵列基板的制作方法
TW200917485A (en) Method for manufacturing pixel structure
CN107425077B (zh) 薄膜晶体管及其制作方法、显示装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees