TWI269363B - Anti-punch-through semiconductor device and manufacturing method thereof - Google Patents
Anti-punch-through semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- TWI269363B TWI269363B TW094122056A TW94122056A TWI269363B TW I269363 B TWI269363 B TW I269363B TW 094122056 A TW094122056 A TW 094122056A TW 94122056 A TW94122056 A TW 94122056A TW I269363 B TWI269363 B TW I269363B
- Authority
- TW
- Taiwan
- Prior art keywords
- trench
- layer
- semiconductor element
- forming
- substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000002955 isolation Methods 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims description 32
- 230000015556 catabolic process Effects 0.000 claims description 31
- 239000000463 material Substances 0.000 claims description 13
- 239000004020 conductor Substances 0.000 claims description 9
- 229910052732 germanium Inorganic materials 0.000 claims description 8
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 8
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 3
- 229910052707 ruthenium Inorganic materials 0.000 claims description 3
- 239000004575 stone Substances 0.000 claims description 3
- 229910001925 ruthenium oxide Inorganic materials 0.000 claims description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 claims description 2
- 238000002513 implantation Methods 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- IOVCWXUNBOPUCH-UHFFFAOYSA-M Nitrite anion Chemical compound [O-]N=O IOVCWXUNBOPUCH-UHFFFAOYSA-M 0.000 description 1
- 241000233805 Phoenix Species 0.000 description 1
- 229910000420 cerium oxide Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000002309 gasification Methods 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 1
- 238000006213 oxygenation reaction Methods 0.000 description 1
- 108090000765 processed proteins & peptides Proteins 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
1269363 165〇6twf.doc/r 九、發明說明： 【發明所屬之技術領域】 本發明疋有關於一種半導體元件及其製造方法，且特 別是有關於一種防止擊穿的半導體元件及其製造方法。 【先前技術】
Ik者積胜電路產業的快速發展，在要求電路積集化越 來越高的情況下，整個電路元件大小的設計也被迫往尺寸
不停縮小的方向前進。當半導體元件的尺寸逐漸縮小時， 凡件之間的距離也會相對的縮小，當其距離縮短到某一定 的程度之後’各種目製程積集度提高所衍生的問題便會發 生。因此，如何製造出尺寸縮小、高積集度，又能兼顧^ 品質的半導體元件是產業的一致目標。 衆願八 ==知一種溝渠式元件之;面示意圖。請參照圖 =基底_财多數個溝渠1〇2，而溝渠式元件配置於 =搬中。溝渠式元件為溝渠式記憶體，此溝竿式記情 刚、介電層106以及控制閘極齡所構成: 此外，溝渠式元件還具有位於浮 苒凤 使其區域擴大，容易使盘相至源極/汲極區⑽中， 常的電性轉(PUnehth====區UG造成不正 鄰的溝渠式元件之間產生^常=，牙的問題會造成相 操作速度料件效能不佳，甚至^==’而使得元件 世主疋造成兀件短路(short)或 1269363 16506twf.doc/r 斷路(open) ’躺大大地影響整個製程的良率與可靠度。 【發明内容】 本發明的目的就是在提供—種防止擊穿的半導體元 件的製造方法，能夠在相鄰的源極級極區之間形成隔離區 域’避免因兀件之間的電性擊穿的問題而影響元件效能。 本發明的另-目的是提供—種防止擊穿的半導體元 件’其中位於源極/没極區之間的隔離區域，可避免元件之 間產生電性擊穿。 、本發明提出一種防止擊穿的半導體元件的製造方 法:首先，提供-基底。接|，於基底上形成一層絕緣層。 然後，將絕緣層圖案化，以形成多數個隔離區域。接下來， 於基底上形成一層矽層，並覆蓋隔離區域。然後，於每一 個相鄰的隔離區域之間的矽層中形成溝渠。之後，於每一 個溝渠中形成溝渠式元件。此外，溝渠式元件還包括一源 極/汲極區，此源極/汲極區形成於溝渠下方的矽層中且位 於相鄰二個隔離區域之間。 依照本發明實施例所述之防止擊穿的半導體元件的 製作方法，上述之絕緣層的材質例如是氧化石夕。 依R?、本發明貫施例所述之防止擊穿的半導體元件的 製作方法，上述之絕緣層的厚度例如是介於丨⑻人〜1〇⑻人 之間。 依照本發明實施例所述之防止擊穿的半導體元件的 製作方法，上述之隔離區域的形狀包括塊狀或互相平行的 長條狀。 6 I269363 I65〇6twf.doc/r 依照本發明實施朗述之防止擊穿的半導體元件的 衣方法，上述之源極/汲極區的形成方法例如是離子植入 法0 制依照本發明實施例所述之防止擊穿的半導體元件的 衣作方法，上述之溝渠式元件例如是溝渠式記憶體。 制依照本發明實施例所述之防止擊穿的半導體元件的 衣作方法，更可以於形成溝渠式記憶體之後，於矽層上彤 成一層介電層並覆蓋溝渠式記憶體，以及於介電^ ^ 一層導體層。 心成 ^本發明另提出一種防止擊穿的半導體元件，此防止擊 ^半導體it件包括-基底、乡數㈣渠从件以及至少 ^緣區域。溝渠式元件位於基底中，其中溝渠式元件包 立一源極/汲極區，此源極/汲極區配置於溝渠式元件之底 部。絕緣區域配置於基底中，且位於每一個溝渠式元件之 源極/汲極區之間。 依照本發明實施例所述之防止擊穿的半導體元件，上 述之隔離區域的厚度例如介於1〇〇人〜1〇〇〇人之間。 依如、本發明實施例所述之防止擊穿的半導體元件，上 述之隔離區域的材質例如是氧化石夕。 依照本發明實施例所述之防止擊穿的半導體元件，上 述之隔離區域的形狀例如是塊狀或互相平行的長條狀。 依照本發明實施例所述之防止擊穿的半導體元件，上 述之溝渠式元件例如是溝渠式記憶體。 本發明因在相鄰的兩個溝渠式元件之間，形成隔離區 7 1269363 16506twf.doc/r ί生防Λ相鄰的源極/沒極區在進行離子植入製程以 而使5= Γ同時，因摻雜物擴散至源極娜區 而使其£域擴大，產生”性料 免因電性擊穿而使得 喊乂及進一步避 率與可靠度。 件放此不佺，進而影響到製程的良 易懂為其他目的、紐和伽能更明顯 下。下文特舉貝細例，亚配合所附圖式，作詳細說明如
【實施方式】 穿的Μ ^依照本發明實施例所繪示的防止擊 勺+ V肽兀件之製造流程剖面圖。 體為例進行說明。 下將溝木式4 f先:參照圖2A，提供基底200，基底200例如是 刀土&接著，於基底2〇〇上形成一層絕緣層202。其中， :緣層202的材質例如是氧化石夕，厚度例如是介於100A 〜1000^之間，形成的方法例如是化學氣相沈積法。 刀接著，請芩照圖2B，利用微影製程與蝕刻製程，將 、、、邑層^)2圖案化’以於基底2qq上形成隔離區域2〇4。 =传注意的是，本發明中的隔離區域與用來形成主動區的 冓渠隔離結構(shau〇w trench is〇iati〇n structure)不同，本 f明之隔離輯形成在絲巾的深度較淺賴隔離結構為 深。此外’隔離區域204的形狀可以是塊狀或互相平行的 長條狀。 然後，請繼續參照圖2B，於基底200上形成一層石夕層 206，並覆蓋隔離區域204。其中，石夕層206的形成方法例 8 1269363 16506twf.doc/r 如是化學氣相沈積法。接下來，將矽層2〇6進行平坦化處 理，平坦化的方法例如是使用化學機械研磨法。然後，於 矽層206上形成圖案化罩幕層2〇8。其中，圖案^罩幕層 208的材質例如是氮化石夕。之後，以圖案化罩幕層施為 罩幕’侧石夕層206，以於相鄰二個隔離區域2〇4之間的 矽層206中形成溝渠210。 ^後，明翏照圖2C，於溝渠210的表面形成穿隧氧化 層212。其中，穿隧氧化層212的材質例如是氧化矽，其 成方法例如疋熱氧化法。接著，於石夕層2Q6上形成一層 層214，並填滿溝渠210。其中，導體層214的材質例 ίΐ射騎，其形成方關如是化學氣相沈積法 乂 a未备雜多晶矽層後，再進行離子植入步驟。 辦爲t來’請參照圖2D，移除圖案化罩幕層208上的導 一 ^ 。其中，移除的方式例如是化學機械研磨法。然 二虫刻步驟，姓刻部分的導體層214，較佳使導 ^ 部南於石夕層206的表®，而且低於圖案化罩 ^ 214 3面。接著，形成間隙壁216，以覆蓋部分導 形成其中’間隙壁216的形成方法例如是先 除部“緣層（未繪示）’然後利用非等向性_多 216 ίί笪請參照圖2E，以圖案化罩幕層208與間隙壁 洋晉門，進行蝕刻製程，以於溝渠210的側壁上形成 源極/;及極區to接著’於溝渠210底部的基底200中形成 區域204 ^門使得源極/汲極區220位於相鄰二個隔離 3其中，源極/汲極區220的形成方法例如是 9 1269363 I6506twf.doc/r 二、氣化嫩氧切層f;;,二 二氮切層，或者僅僅是—層氧切層。介 兒層2Z2的形成方法例如是化學氣相沈積法。 务爲t彳ί ’請參關2F，移除溝渠21G底部部分的穿隨氧 b 12與介電層222 ’以暴露出基底2〇〇。其中，移除的 j例如是非等向性侧製程。然後，於基底細上形成 多㈣層（未緣示），再以化學機械研磨法移除部 刀勺^雜多晶矽層，以形成控制閘極224。值得一提的是， 在本實施例中，穿隧氧化層212、浮置閘極218、介電層 =2、控制閘極224以及源極/汲極區22〇統稱為溝渠式元 1 千 225 〇 、、然後，請參照圖2G，移除圖案化罩幕層2〇8。接著， 渠式元件225與矽層206上形成介電層226。其中， 乂兒層226的材質例如是氧化矽。之後，於介電層226上 ，成導體層228。其中，導體層228的材質例如是摻雜多 晶矽。在本實施例中，導體層228是用來作為字元線(w〇rd line)之用。 一此外，以本發明所提出的溝渠式記憶體(如圖2(3所 示）因為在相鄰二個溝渠式元件中的源極/；：及極區之間， 配置有一個隔離區域，藉由此隔離區域可因此避免二個源 極/汲極區之間產生不正常電性擊穿，影響元件效能。 綜上所述，本發明於相鄰二個溝渠式記憶體下方的源 極厂及極之間，形成隔離區域，可以避免隨著積集度的增 1269363 16506twf.doc/r 加，在形成以摻雜多”為材質的閘極的步驟中 大，造成相鄰的元件之生不正常的電性擊穿 於 也進而避免了因·擊穿所造成元件的短路麵路二 響整個製程的良率與可靠度。 而心 雖然本發明已以實施例揭露如上，然其並非用 本發明’任何熟習此技藝者，在不麟本發明之精= 圍内，當可作些許之更動與潤飾，因此本發明之保譁已 當視後附之申請專利範圍所界定者為準。 &已圍 【圖式簡單說明】 圖1為習知一種溝渠式元件之剖面示意圖。 圖2A至圖2G為依照本發明實施例所繪示的防止墼 穿的半導體元件之製造流程剖面圖。 # 【主要元件符號說明】 100、200 :基底 102、210 :溝渠 • 1〇4、2以：浮置閘極 106、222、226 :介電層 108、224 :控制閘極 110、220 :源極/汲極區 202 :絕緣層 204 ·隔離區域 206 :石夕層 208 :圖案化罩幕層 1269363 16506twf.doc/r 212 :穿遂氧化層 214、228 :導體層 216 :間隙壁 225 :溝渠式元件
Claims (1)
1269363 16506twf.d〇c/r 十、申請專利範園： 1·一種防止擊穿的半導體元件的製造方法，包括： 提供一基底； 於該基底上形成一絕緣層； 圖案化該絕緣層，以形成多數個隔離區域； 於基底上形成一矽層，並覆蓋該些隔離區域；
於相鄰二隔離區域之間之該矽層中形成多數個溝 渠；以及 一 於每一該些講渠中形成一溝渠式元件，其中該溝渠式 元件包括一源極/汲極區，形成於該溝渠下方之該矽層中且 位於相鄰二隔離區域之間。 曰 2·如申請專利範圍第1項所述之防止擊穿的半導體元 件的製造方法，其中該絕緣層之材質包括氧化矽。 3·如申請專利範圍第1項所述之防止擊穿的半導體元 件的製造方法，其中該、絕緣層之厚度介於100A〜1000 間。 件的22”範圍第1項所述之防止擊穿的半導體元 其中該些隔離區域之形狀包括塊狀或互相 件的專述之防止擊穿的半導體元 植入法。 /、H雜級極區之形成方法包括離子 > 6·如巾W專利範圍第1項所述之防止擊穿的半導體亓 件的製造方法’其，該些溝渠式元件包括： 13 1269363 16506twf.doc/r 導體元 7·如申睛專利範圍第6項所述之防止擊穿的半 件的製造方法，更包括·· 於形成該些溝渠式記憶體之後，於該矽層上形成一介 電層’並覆蓋該些溝渠式記憶體；以及 於該介電層上形成一導體層。 8·—種防止擊穿的半導體元件，包括： 一基底；
£數個溝渠式元件，位於該基底中，其中該溝渠式元 午匕括一源極/汲極區，該源極/汲極區配置於該溝 件之底部；以及 〃 々-ΐ少Γ隔離區域’配置於該基底中，且位於該些溝渠 式凡件之該源極/汲極區之間。 ’士申明專利範圍第8項所述之防止擊穿的半導體元 件，其中該隔離區域之厚度介於100A〜l〇〇〇A之間。 元杜利氣圍第8項所述之防止擊穿的半導體 兀件，其中該隔離區域之材質包括氧化石夕。 元件^^^^^㈣8項所述之防止料的半導體 〃中肖隹Q域之形狀包括塊狀或長條狀。 元/2m利觀圍帛8項所述之防止擊穿的半導體 ，、μ溝渠式凡件包括溝渠式記憶體。 14
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW094122056A TWI269363B (en) | 2005-06-30 | 2005-06-30 | Anti-punch-through semiconductor device and manufacturing method thereof |
| US11/164,825 US7442980B2 (en) | 2005-06-30 | 2005-12-07 | Anti-punch-through semiconductor device |
| US12/123,482 US20080220576A1 (en) | 2005-06-30 | 2008-05-20 | Manufacturing method of anti-punch-through semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW094122056A TWI269363B (en) | 2005-06-30 | 2005-06-30 | Anti-punch-through semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI269363B true TWI269363B (en) | 2006-12-21 |
| TW200701327A TW200701327A (en) | 2007-01-01 |
Family
ID=37588441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW094122056A TWI269363B (en) | 2005-06-30 | 2005-06-30 | Anti-punch-through semiconductor device and manufacturing method thereof |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7442980B2 (zh) |
| TW (1) | TWI269363B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9159568B2 (en) * | 2006-02-04 | 2015-10-13 | Cypress Semiconductor Corporation | Method for fabricating memory cells having split charge storage nodes |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4890144A (en) * | 1987-09-14 | 1989-12-26 | Motorola, Inc. | Integrated circuit trench cell |
| US5453637A (en) * | 1994-05-18 | 1995-09-26 | United Microelectronics Corp. | Read-only memory cell configuration with steep trenches |
| DE19603810C1 (de) * | 1996-02-02 | 1997-08-28 | Siemens Ag | Speicherzellenanordnung und Verfahren zu deren Herstellung |
| US5763310A (en) * | 1996-10-08 | 1998-06-09 | Advanced Micro Devices, Inc. | Integrated circuit employing simultaneously formed isolation and transistor trenches |
| TW511297B (en) * | 2001-11-21 | 2002-11-21 | Mosel Vitelic Inc | Manufacture method of DMOS transistor |
-
2005
- 2005-06-30 TW TW094122056A patent/TWI269363B/zh not_active IP Right Cessation
- 2005-12-07 US US11/164,825 patent/US7442980B2/en active Active
-
2008
- 2008-05-20 US US12/123,482 patent/US20080220576A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20070001257A1 (en) | 2007-01-04 |
| TW200701327A (en) | 2007-01-01 |
| US7442980B2 (en) | 2008-10-28 |
| US20080220576A1 (en) | 2008-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4736114B2 (ja) | 低および高電圧トランジスタを備える半導体デバイス | |
| US9472466B2 (en) | Semiconductor device having reduced-damage active region and method of manufacturing the same | |
| KR101376260B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| CN111106160B (zh) | 半导体器件及其制造方法及包括该器件的电子设备 | |
| KR19980041851A (ko) | 게이트/소오스/드레인 영역을 도핑하기 위해 자기 정렬된옥시염화인을 사용하여 융기된 소오스/드레인 ｍｏｓｆｅｔ를 제조하는 방법 | |
| JP2002299636A (ja) | 垂直型チャネルを有する超微細ｍｏｓトランジスタ及びその製造方法 | |
| KR20100028910A (ko) | 바 타입의 액티브 패턴을 구비하는 반도체 장치 및 그 제조방법 | |
| JP2005072577A (ja) | コンタクトマージンが確保できるシリサイド膜を具備した高集積半導体素子及びその製造方法 | |
| KR20100058055A (ko) | 반도체 소자 및 그의 제조방법 | |
| JP2009540596A (ja) | 半導体デバイスおよびこのようなデバイスの製造方法 | |
| CN103633029A (zh) | 半导体结构及其制造方法 | |
| JP2010080756A (ja) | 半導体装置及び半導体装置の製造方法 | |
| TWI339414B (en) | Discriminative soi with oxide holes underneath dc source/drain | |
| JP2010512648A (ja) | 珪化コバルトを含んだトランジスタゲート、そのトランジスタゲートを含んだ半導体装置構造、前駆構造、および製造方法 | |
| JP2011003710A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2009055027A (ja) | Ｍｏｓトランジスタの製造方法、および、これにより製造されたｍｏｓトランジスタ | |
| JP2008244229A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2009099815A (ja) | 半導体装置の製造方法 | |
| TWI269363B (en) | Anti-punch-through semiconductor device and manufacturing method thereof | |
| US20070145491A1 (en) | Semiconductor device and method of manufacture | |
| TWI314350B (en) | Method for manufacturing integrated circuit self-aligned devices | |
| JP2007103456A (ja) | 半導体装置及びその製造方法 | |
| KR100546332B1 (ko) | 바이폴라 접합 트랜지스터 및 그 제조 방법 | |
| JP2007027348A (ja) | 半導体装置及びその製造方法 | |
| JP5521993B2 (ja) | 半導体装置の製造方法及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |