[go: up one dir, main page]

TWI269041B - A test key for detecting leakage current between deep trench capacitors - Google Patents

A test key for detecting leakage current between deep trench capacitors Download PDF

Info

Publication number
TWI269041B
TWI269041B TW093106133A TW93106133A TWI269041B TW I269041 B TWI269041 B TW I269041B TW 093106133 A TW093106133 A TW 093106133A TW 93106133 A TW93106133 A TW 93106133A TW I269041 B TWI269041 B TW I269041B
Authority
TW
Taiwan
Prior art keywords
bit line
transistor
trench capacitor
electrically connected
leakage current
Prior art date
Application number
TW093106133A
Other languages
English (en)
Other versions
TW200530593A (en
Inventor
Yu-Chang Lin
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Priority to TW093106133A priority Critical patent/TWI269041B/zh
Priority to US10/979,609 priority patent/US7348596B2/en
Publication of TW200530593A publication Critical patent/TW200530593A/zh
Application granted granted Critical
Publication of TWI269041B publication Critical patent/TWI269041B/zh
Priority to US11/619,313 priority patent/US7443171B2/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10—Integrated device layouts
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10P74/277—
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Memories (AREA)

Description

1269041 五、發明說明〇) 【發明所屬之技術領域】 本發明係關於一種測試元件 :卿中溝槽電容器間 法。 …4 70件及測試方 【先前技術】 隨著積體電路被廣泛地運用 更南效能與更低廉價格之各類半導體：f不阿使用目的， 中，DRAM在現今資訊電子業中 =件相繼產出，其 現今大多數的DRAM單元是由一個電y =㈣位。 所構成。由於目前DRAM之記憶容量已達二個電容器 =百萬位元以上，在元件積集度要\7^萬位甚至 下’兄憶單元與電晶體的尺寸需要大 π的情況 出記憶容量更高，處理速度更快的D ^、、s ^，才可能製造 器的製程技術’可以大量地減於體化電容 上，例如溝槽型電容器，】；；；：;=於咖的製程 百萬位元以上的DRAM。 八 運用在圮憶容量為64 圖係為一具有溝槽式電容器之〇 = 係配置在字元線12下方。電晶體Μ係 ㈣電㈣接至溝槽電容器1G，每—個溝;^ ^ 一儲存節點。另一擴散區20係連 係作為 元線插塞22則連接至位元線（未& 、、良，塞22，而位 來讀取或寫入至溝槽電容器((儲未存二))二^ 字元線1 2來趨動。當電壓施力$ + “日日體1 4係藉由 田電延施加至字元線12時，字元線12下 0548-A50045TWF(Nl) ； 92192 ； Dennis.ptd $ 6頁 1269041 五、發明說明（3) 及閘極搞接一第二字元線。一筮一 — 7 、 至第一電晶體之一第二端。一當_立疋線，係電性連接 第二電晶體之-第二端，复中==立元線，係電性連接至 係相連在一起，且第二位；線係區之第：：元線 線區中之第一、第二位元線俜在-《’而母-位70 第-、第二字元線係垂直於且：相互連接，並且 二電晶體導通時，第一、第二：’稭以根據第一、第 可得知第―、第二溝槽電===否有電性連接，而 漏雷目 發明提供-用於量測溝槽電容器之 至電測武方法。於本方法中’係提供一基纟，基底上 二：有-切割道區和一記憶胞區。接著，於基底之切割 =中形成-測試元件’並同時於基底之記憶胞區中形成 2記憶胞’纟中每一記憶胞包括一溝槽電容器及一對應 之電晶體，並且測試元件係如前段所述，》此不在累述。 然後’導通第一、第二電晶冑，並且根據第一、第2位元 線是否有電性連接，判斷第一、第二溝槽電容器之間是否 會產生漏電流。最後根據測試元件中，第一、第二溝槽電 =态之間是否會產生漏電流，判斷記憶胞區中，溝槽電容 器間是否會產生漏電流。 曰 為讓本發明之上述目的、特徵及優點能更明顯易懂， 下文特舉一較佳實施例，並配合所附圖式，作詳細說明如 下： 【實施方式】 請參照第3圖，用以說明本發明之一實施例。第3圖係
0548-A50045TWF(Nl) ； 92192 ； Dennis.ptd 第8頁 1269041
五、發明說明（4) 為本發明中用於量測溝槽電容器之漏電流的測 局圖’其中測試元件2〇〇係設置於一晶圓之切割道中。、佈 本發明係於晶圓之記憶胞區形成複數記憶胞^ 於晶圓之切割道區域形成測試元件2〇〇，其 日、’ 之佈局如第3圖所示，且於記憶胞區形成 :p :2:0 結構係如第1圖中所示。 1數。己憶胞的 如第1圖所示，電晶體丨4係經由擴散區丨8 溝槽電容器1 〇，每一個溝槽電容器係作為一儲至 一擴散區20係連接至接觸窗22，而接觸窗22則。另 未繪，），以藉由電晶體14來讀取或寫入至溝槽 器（儲存節點）。電晶體14係藉由字元線12來趨動。二^ 元：12時，字元線12下方的通道會導㉟，：於： 擴政£ 1 8和2 0之間產生電流並流入或流出儲存節點。所有 的位元線插塞22係分別地藉由位元線（未圖示）串聯連接。 本發明，藉由同一光罩、製程，在形成記憶胞區之溝 槽電令^ Η、主動區（未顯示）、字元線1 2及位元線插塞 22 ’及字元線（未顯示）之同時，於切割道區中形成溝槽電 容器（1)1\、〇丁2)、主動區、字元線（121〜12_14)、位元線插 塞BC^、BC2以及位元線BLi及此？。 第3圖係為本發明中之測試元件2 0 0的佈局圖，測試元 件20 0/系具有複數平行排列之位元線區BLRi〜bl&，每一位 兀線區包括一第一溝槽電容對（DT\、DT2)、一第一、第二 電晶體（未示於第3圖中）以及一第一、第二位元線BLi、 BL2 °第4圖係為第3圖中測試元件2〇〇沿著線段^，之剖面
0548-A50045TWF(Nl) ； 92192 ； Dennis.ptd 第9頁 1269041 五、發明說明（5) 圖0 於本發明中定義切割 DT2係平行且對齊設置於切割 第二溝槽電容器DT2為一第道？目鄰之第-溝槽電容器叫及 第-、第二溝槽電容器DT:溝槽電容與及叫），其中 道區域中。 第一電晶體Ί\ ，具有一當 山+ 容器DTl，以及一閘極耦接第弟―,電性連接至第-溝槽電 有-第-端電性連接至ί ^元線w Le °二電晶體w 接-第二字元祕9，並且：溝/一電容器叫，以及-閑極搞 元線區（BLRl〜BLR3)。 所有字元線ffLl〜WL“係垂直於位 第位元線BLi係藉由一位元線插塞 至第-電晶體Tl之一第二端。第二位1 連一接 元線插塞bc2，電性連接至第二電晶體τ2之一第二端。/ 每-位元線區叫叫中之第一、第二位元 Β、 係為分離且不相互連接。此外，複數位元線區(BLR1〜BLR:) 之所有第-位兀線叫係連接在一起，且所有第二位元線 BL2係連接在一起。 第5圖係為第4圖之測試元件2〇〇的示意圖。本發明欲 測量第一、第二溝槽電容器DTi、DT2之間是否有會產生漏 電流時，係施加一適當電壓於字元線WLe及乳^，以導通第 一、第二電晶體Ί\、&。接著，施加另一適當電壓，舉例 為3V，於第一位兀線ΒΙ^，並將第二位元線BL2接地，然後 根據是否有一電流流通於第一、第二位元線BLi、BL2之 間，而得知第一、第二位元線BLi、Bl2是否有電性連接。
0548-A50045TWF(Nl) ； 92192 ； Dennis.ptd 第10頁 1269041 五、發明說明（6) 由於位元線BL與61^2之間並沒有其他的路徑可以流通 電流，故假如有電流於位元線之間流動，則表示第一溝槽 電容器DT\與第二溝槽電容器DT2之間有漏電流產生。因此 本發明可以藉以第一、第二電晶體導通時，第一、第二位 元線BL!、BL2是否有電性連接，而可得知第一、第二溝槽 電容器DT\、DT2之間是否會產生漏電流。 第6圖係表示本發明中測試元件2 0 0之示意圖。為了讓 量測到的漏電流更加明顯，本發明之測試元件2〇〇可具有 複數個位元線區（BLRrBLRg)，並且位元線區（BLRrBLI^)之 所有第一位元線BL係連接在一起，且所有第二位元線BL2 係連接在一起。也就是說，所有的第一位元線會並聯在 一起、所有的第二位元線BL2會並聯在一起，當第一、第二 溝槽電容器DT\、DT2之間產生漏電流時，則可以量測到一 個較明顯的漏電流。 本發明提供之量測溝槽電容器之漏電流的測試方法， 包括下列步驟，首先提供一晶圓，該晶圓至少具有一切割 道區和一記憶胞區。 接著，於該晶圓之該切割道中形成測試元件2 0 0，並 同時於該晶圓之該記憶胞區形成複數記憶胞，其中該測試 元件2 0 0之構造如第3圖所示，且該等記憶胞之結構如第1 圖中所示，在此不再綴述。 接著，係施加一適當電壓於字元線WL6 &WL9，以導通 第一、第二電晶體八、T2。此時，施加另一適當電壓，舉 例為3V，於第一位元線BL，並將第二位元線BL2接地，然
0548-A50045TWF(Nl) ； 92192 ； Dennis.ptd 第11頁 1269041 五、發明說明（7) J根據是否有一電流流通於第一、第二位元線^、队之 曰，而^知第一、第二位元線ΒΙ^、BI^是否有電性連接。 接著，根據第一位元線BLi與第一位元線Bl2是否有電 連接’判斷第一、第二溝槽電容器DTi、DT2之間是否會 f生漏電流。由於位元線BLi與bl2之間並沒有其他的路徑 可以流通電流’故假如有電流於位元線BLi、BL2之間流 ，，則表不第一溝槽電容器DTi與第二溝槽電容器DT2之間 有漏電流產生。 D 最後，根據測試元件2 0 0中第一、第二溝槽電容器 3二〇1\之間是否會產生漏電流，判斷記憶胞區中溝槽電 谷器間疋否會產生漏電流。由於記憶胞區與測試元件2 〇 〇 中之溝槽電容器、字元線、位元線插塞及位元線，係使用 相同光罩、、製程所形成。因此，藉由切割道上的測試元件 T以反應出記憶胞區中的相鄰溝槽電容器之 產生漏電流的狀況。 σ 雖然本發明已以較佳實施例揭露如上，缺豆 =制本發明，任何熟習此項技藝者，“脫離以= ，當可做更動與潤飾，因此本發明之保護範圍 §事後附之申請專利範圍所界定者為準。
0548-A50045TWF(Nl) ； 92192 ； Dennis.ptd
1269041 圖式簡單說明 第1圖係為一具有溝槽式電容器之DR AM的佈局圖。 第2圖係表示傳統DRAM之另一佈局圖。 第3圖係為本發明中測試元件之佈局圖。 第4圖係為第3圖中測試元件沿著線段AA之剖面圖。 第5圖係為第4圖中測試元件之示意圖。 第6圖係為本發明中測試元件之另一示意圖。 【符號說明】 習知技術 10、 10A、10B :溝槽電容器； 11、 ll—flU :溝槽電容對； 12 :字元線； 14 :電晶體； 1 8、2 0 :擴散區； 2 2 ··位元線插塞； B L〜B L3 :位元線。 本發明 10、10A、10B、DT\、DT2 :溝槽電容器； 12、 :字元線； 14 :電晶體； 1 8、2 0 :擴散區； 22、BQ、BC2 ••位元線插塞； BL及儿2 :位元線；
0548-A50045TWF(Nl) ； 92192 ； Dennis.ptd 第13頁 1269041 圖式簡單說明
0548-A50045TWF(Nl) ； 92192 ； Dennis.ptd 第14頁

Claims (1)

1269041 六、申請專利範圍 1. 一種用於量測溝槽電容器之漏電流的測試元件，係 設置於一半導體晶圓之切割道區域中，包括： 複數平行排列之位元線區，其中每一位元線區，包 括： 一第一溝槽電容對，具有相鄰之一第一、第二溝槽電 容器； 一第一電晶體，具有一第一端電性連接至上述第一溝 槽電容器，以及一閘極耦接一第一字元線； 一第二電晶體，具有一第一端電性連接至上述第二溝 槽電容器，以及一閘極耦接一第二字元線； 一第一位元線，係電性連接至上述第一電晶體之一第 二端；以及 一第二位元線，係電性連接至上述第二電晶體之一第 二端，其中上述複數位元線區之第一位元線係相連在一起 ，且上述第二位元線係相連在一起；而上述每一位元線區 中之上述第一、第二位元線係為分離且不相互連接，並且 上述第一、第二字元線係垂直於上述位元線區，藉以根據 上述第一、第二電晶體導通時，上述第一、第二位元線是 否有電性連接，而可得知上述第一、第二溝槽電容器之間 是否會產生漏電流。 2. 如申請專利範圍第1項所述之用於量測溝槽電容器 之漏電流的測試元件，其中上述第一位元線係藉由一第一 位元線插塞與上述第一電晶體連接。 3. 如申請專利範圍第1項所述之用於量測溝槽電容器
0548-A50045TWF(Nl) ； 92192 ； Dennis.ptd 第15頁 1269041 六、申請專利範圍 之漏電流的測試元件，其中上述第二位元線係藉由一第二 位元線插塞與上述第二電晶體連接。 4·如申請專利範圍第3項所述之用於量測溝槽電容器 之漏電流的測試元件，其中上述第一、第二電晶體導通時 ，係施加一電壓於上述第一位元線，且將上述第二位元線 接地’根據是否有一電流流通於上述第一、第二位元線之 間得知上述第一、第二位元線是否有電性連接。 5· —種用於量測溝槽電容器之漏電流的測試方法， 括： 立一提供一基底，上述基底至少具有一切割道區和一記 於上 上述基底 憶胞包括 述基底之切 之記憶胞區 割道區中形 中形成複數 一溝槽電谷及'一對應 之位元線區 對，具有相 具有一第一 極轉接一第 件具有複數平行排列 一第一溝槽電容 容器； 一第 槽電容器 一電晶體，，以及一閘 電晶體’具有一第 槽電容器，以及一閘 一位元線， 第 極麵接一第 係電性連接 端；以及 成一測試元件，並同時於 記憶胞，其中上述每一記 之電晶體，且上述測試元 ’每一位元線區包括： 鄉之一第一、第二溝槽電 端電性連接至上述第一溝 一字元線； 端電性連接至上述第二溝 二字元線； 至上述第—電晶體之一第 位元線，係電性連接 至上述第二電晶體之一 第
0548-A50045TWF(Nl) ； 92192 ； Dennis.ptd 第16頁 1269041 六、申請專利範圍 二端，其中上述每一 係為分離且不相互連 元線係連接在一起， 上述第一、第二字元 導通上述第一、 根據上述第一、 述第一、 根據 間是否會 間是否會 6 ·如 之漏電流 位元線插 7. 如 之漏電流 位元線插 8. 如 之漏電流 通時，施 線接地， 線之間， 9. 一 設置於一 括： 第二溝槽電 上述測試元 產生漏電流 產生漏電流 申請專利範 的測試方法 塞與上述第 申請專利範 的測試方法 塞與上述第 申請專利範 的測試方法 加一電壓於 且根據是否 以得知上述 種用於量測 半導體晶圓 位元線區中之上述第一、第二位元線 接，並且上述複數位元線區之第一位 上述第二位元線係連接在一起，而且 線係垂直於上述位元線區； 第二電晶體； 第二位元線是否有電性連接，判斷上 容器之間是否會產生漏電流；以及 件中，上述第一、第二溝槽電容器之 ，判斷上述記憶胞區中，溝槽電容器 〇 圍第5項所述之用於量測溝槽電容器 ，其中上述第一位元線係藉由一第一 一電晶體連接。 圍第5項所述之用於量測溝槽電容器 ’其中上述第二位元線係藉由一第二 二電晶體連接。 圍第5項所述之用於量測溝槽電容器 ，更包括於上述第一、第二電晶體導 上述第一位元線，且將上述第二位元 有一電流流通於上述第一、第二位元 第一、第二位元線是否有電性連接。 溝槽電容器之漏電流的測試元件，係 之切割道區域的一位元線區中，包
第17頁
1269041 六、申請專利範圍 一第一溝槽電容對，具有相鄰之一第一、第二溝槽電 容器； 一第一電晶體，具有一第一端電性連接至上述第一溝 槽電容器，以及一閘極麵接一第一字元線； 一第二電晶體，具有一第一端電性連接至上述第二溝 槽電容器，以及一閘極耦接一第二字元線； 一第一位元線，係電性連接至上述第一電晶體之一第 二端；以及 一第二位元線，係電性連接至上述第二電晶體之一第 二端，其中上述第一、第二位元線係為分離且不相互連接 ，並且垂直於上述第一、第二字元線，藉以根據上述第一 、第二電晶體導通時，上述第一、第二位元線是否有電性 連接，而可得知上述第一、第二溝槽電容器之間是否會產 生漏電流。 1 0.如申請專利範圍第9項所述之用於量測溝槽電容器 之漏電流的測試元件，其中上述第一位元線係藉由一第一 位元線插塞與上述第一電晶體連接。 11.如申請專利範圍第1 0項所述之用於量測溝槽電容 器之漏電流的測試元件，其中上述第二位元線係藉由一第 二位元線插塞與上述第二電晶體連接。 1 2.如申請專利範圍第11項所述之用於量測溝槽電容 器之漏電流的測試元件，其中上述第一、第二電晶體導通 時，係施加一電壓於上述第一位元線，且將上述第二位元 線接地，根據是否有一電流流通於上述第一、第二位元線
0548-A50045TWF(Nl) ； 92192 ； Dennis.ptd 第18頁 1269041 ’、、申請專利範圍 之間=知上述第―、第二位元線是否有電性連接。 且具有相 且具有一 端電性連 夕+ ·如申請專利範圍第9項所述之用於量測溝槽電容器 属電；的測試元件，更包括： 鄰之—第=溝槽電容對，設置於另一位元線區 一?=二第四溝槽電容器； 第一山第二電晶體，設置於上述另一位元線區 接至2電性連接至上述第三溝槽電容器，一第二端電性連 述第一位元線，以及一閘極藉由上述第一字元線耦 接上j第-電晶體之閘極；以及 第一山第四電晶體，設置於上述另一位元線區，且具有一 接至連接至上述第四溝槽電容器，一第二端電性連 接上述=第二位元線，以及一間極藉由上述第二字元線耦 與上述^ =電晶體之閑極，其中上述第三、第四電晶體係 ^ i:弟一、第二電晶體同時導通。 ·如申請專利範圍第1 3項所述之用於量測溝槽電容 ^位漏電流的測試元件，其中上述第三電晶體係藉由一第 < —元線插塞連接至上述第一位元線，且上述第四電晶體 係错由一第四位元線插塞連接至上述第二位元線。 σ 15·如申請專利範圍第13項所述之用於量測溝槽電容 器之漏電流的測試元件，其中上述第一、第二、第三及第 四電晶體導通時，係施加一電壓於上述第一位元線，且將 上述第二位元線接地，根據是否有一電流流通於上述第一 、第一位元線之間得知上述第一、第二位元線是否有電性 連接。
0548-A50045TWF(Nl) ； 92192 ； Dennis.ptd 第19頁
TW093106133A 2004-03-09 2004-03-09 A test key for detecting leakage current between deep trench capacitors TWI269041B (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW093106133A TWI269041B (en) 2004-03-09 2004-03-09 A test key for detecting leakage current between deep trench capacitors
US10/979,609 US7348596B2 (en) 2004-03-09 2004-11-02 Devices for detecting current leakage between deep trench capacitors in DRAM devices
US11/619,313 US7443171B2 (en) 2004-03-09 2007-01-03 Devices and methods for detecting current leakage between deep trench capacitors in DRAM devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW093106133A TWI269041B (en) 2004-03-09 2004-03-09 A test key for detecting leakage current between deep trench capacitors

Publications (2)

Publication Number Publication Date
TW200530593A TW200530593A (en) 2005-09-16
TWI269041B true TWI269041B (en) 2006-12-21

Family

ID=34919145

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093106133A TWI269041B (en) 2004-03-09 2004-03-09 A test key for detecting leakage current between deep trench capacitors

Country Status (2)

Country Link
US (2) US7348596B2 (zh)
TW (1) TWI269041B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI418808B (zh) * 2008-03-31 2013-12-11 Tokyo Weld Co Ltd Capacitor leakage current measurement method and capacitor leakage measuring device

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070210306A1 (en) * 2006-03-08 2007-09-13 International Business Machines Corporation Test pattern for measuring contact short at first metal level
US7960998B2 (en) * 2008-02-15 2011-06-14 National Semiconductor Corporation Electrical test structure and method for characterization of deep trench sidewall reliability
US9443775B2 (en) * 2013-06-07 2016-09-13 Globalfoundries Inc. Lithography process monitoring of local interconnect continuity
US10347322B1 (en) 2018-02-20 2019-07-09 Micron Technology, Inc. Apparatuses having memory strings compared to one another through a sense amplifier
US10985077B2 (en) 2018-11-20 2021-04-20 Nanya Technology Corporation Semiconductor device and method for preparing the same
US11301320B2 (en) 2020-04-03 2022-04-12 Micron Technology, Inc. Erasure decoding for a memory device
US10984847B2 (en) 2019-06-14 2021-04-20 Micron Technology, Inc. Memory management for charge leakage in a memory device
CN112713101B (zh) * 2019-10-24 2022-07-05 长鑫存储技术有限公司 电容打开层的套刻误差回补方法
CN112908881B (zh) * 2021-01-25 2022-06-24 长鑫存储技术有限公司 半导体结构参数获取、检测标准的获取及检测方法
US12308295B2 (en) 2021-01-25 2025-05-20 Changxin Memory Technologies, Inc. Method for obtaining parameters of semiconductor structure, method for obtaining detection standard and detection method
US11557360B1 (en) * 2021-09-07 2023-01-17 Nanya Technology Corporation Memory test circuit and device wafer
US12178037B2 (en) * 2022-06-03 2024-12-24 Nanya Technology Corporation Method of manufacturing semiconductor device with word lines
CN115632044B (zh) * 2022-12-22 2023-03-10 广州粤芯半导体技术有限公司 半导体测试结构及半导体测试方法
TWI847717B (zh) * 2023-05-23 2024-07-01 華邦電子股份有限公司 待機電流檢測電路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6339228B1 (en) * 1999-10-27 2002-01-15 International Business Machines Corporation DRAM cell buried strap leakage measurement structure and method
US6377067B1 (en) * 2000-02-01 2002-04-23 Winbond Electronics Corporation Testing method for buried strap and deep trench leakage current
US6617180B1 (en) * 2001-04-16 2003-09-09 Taiwan Semiconductor Manufacturing Company Test structure for detecting bridging of DRAM capacitors
TWI222144B (en) * 2002-07-23 2004-10-11 Nanya Technology Corp Test device for detecting the overlay shift between active area and deep trench capacitor in DRAM and the detection method thereof
TW558788B (en) * 2002-08-19 2003-10-21 Nanya Technology Corp A test key for detecting whether the overlay of deep trench capacitor and active area of DRAM is normal
DE10245533B4 (de) * 2002-09-30 2007-11-08 Infineon Technologies Ag Teststruktur zum Bestimmen eines Dotierbereiches eines Elektrodenanschlusses zwischen einem Grabenkondensator und einem Auswahltransistor in einem Speicherzellenfeld
US6897077B2 (en) * 2002-09-30 2005-05-24 Infineon Technologies Ag Test structure for determining a short circuit between trench capacitors in a memory cell array
TW564512B (en) * 2002-10-09 2003-12-01 Nanya Technology Corp Test key of detecting whether the overlay of gate structure and deep trench capacitor of DRAM with vertical transistors is normal and test method of the same
TW571314B (en) * 2002-10-22 2004-01-11 Nanya Technology Corp Test key of detecting whether the overlay of word-line structure and deep trench capacitor of DRAM is normal and test method of the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI418808B (zh) * 2008-03-31 2013-12-11 Tokyo Weld Co Ltd Capacitor leakage current measurement method and capacitor leakage measuring device

Also Published As

Publication number Publication date
TW200530593A (en) 2005-09-16
US20070111341A1 (en) 2007-05-17
US7348596B2 (en) 2008-03-25
US7443171B2 (en) 2008-10-28
US20050199931A1 (en) 2005-09-15

Similar Documents

Publication Publication Date Title
TWI269041B (en) A test key for detecting leakage current between deep trench capacitors
US6815783B2 (en) Single transistor type magnetic random access memory device and method of operating and manufacturing the same
KR100923298B1 (ko) 단위 셀이 한 개의 트랜지스터와 두 개의 ｍｔｊ로 구성된ｍｒａｍ 및 그 제조방법
TWI223810B (en) Semiconductor memory device
EP1564750B1 (en) Magnetic random access memory and method of reading data from the same
TWI674577B (zh) 抗熔絲記憶體及半導體記憶裝置
US11532633B2 (en) Dual port memory cell with improved access resistance
JP2004221473A (ja) 半導体記憶装置
KR20150040069A (ko) 테스트부를 갖는 반도체 장치, 이를 포함하는 전자 장치 및 그 테스트 방법
KR100399265B1 (ko) 저항성 강유전체 메모리 셀로 구성된 메모리 장치
KR20140102993A (ko) 증가된 온/오프 비를 갖는 자기 메모리 소자와 그 제조 및 동작방법
TW525166B (en) Semiconductor device in which storage electrode of capacitor is connected to gate electrode of FET and inspection method thereof
JP2003174149A (ja) 磁気抵抗記憶素子および磁気ランダムアクセスメモリ装置
CN110390119A (zh) 感测放大器的布局图
CN114446958A (zh) 集成组合件
KR20150060367A (ko) 반도체 소자의 안티퓨즈 어레이 및 그 동작 방법
TW550758B (en) Test key and test method for detecting whether the overlay of bit line contact and active area of DRAM is normal
CN100449650C (zh) 单边埋入带式dram存储单元数组测试装置
KR100519751B1 (ko) 단일 트랜지스터형 자기 랜덤 액세스 메모리 소자와 그구동 및 제조방법
US7327622B2 (en) Semiconductor device
US12426272B2 (en) Ferroelectric tunnel junction memory devices with enhanced read window
KR100833080B1 (ko) 자기 메모리 장치 및 그 제조방법
TWI270198B (en) An array structure, mask and fabrication method of a dynamic random access memory
US20230008748A1 (en) Electrical test structure, semiconductor structure and electrical test method
JP2004193245A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent