TWI266065B - Chip capable of testing itself and testing method thereof - Google Patents

Description

1266065 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種測試晶片及其方法，且特別是有關於一種自 我測試之晶片及其方法。 【先前技術】 • 在設計晶片時，其較以前之電路板系統在重量、體積、性能及價格 皆具有優勢。然若在設計晶片前忽略測试問題，則待產品大量產生時 甚至會出現測試代價超過製造代價之問題。因此，於設計晶片時，測 馨言式方面係為一重要課題。 請參照第1圖，其繪示係傳統測試晶片之架構圖，在此以應用於 電腦糸統的晶片為例。電腦糸統1 〇 〇包括處理器11 〇、晶片12 〇及記 憶體130。當晶片120於測試狀態時，處理器110係以控制訊號c〇1 控制晶片120之動作。晶片120在此係以整合式晶片為例，包括北 橋(North Bridge)121及繪圖電路122。因晶片12〇主要之輸出及輸 入係透過北橋121，繪圖電路122之輸出及輸入亦需透過北橋121。 於測試繪圖電路122時，繪圖電路122藉由北橋121接收記憶^體13〇 • 輸出之測試樣本P12,並藉由北橋121接收處理器11〇輸出^控制指 令COl，據以處理後，透過北橋121輸出測試結果P14至記憶^13 = 然而，處理器110與晶片120溝通之外部匯流排（ΡΓ〇ιη8^^Β^， FSB)之時脈係有400MHz或800MHz不等，而記憶體13〇之 脈係有266 MHz或333 MHz不等，繪圖電路122之工作時脈亿日、 266 MHz或333 MHz不等。為了支援多種時脈頻率之組合Η係有 試過程複雜化且較難以除錯(debug)，則會使測試之效率;降而使測 測試者而言’此些時脈頻率係不允許被更動，而使測試時有所對於 另一方面，-般測試樣本係輸入人眼可辦視之樣本 限制。

TW1900PA 5 1266065 • 點之座標樣本，經繪圖電路運算後輪出結果為一三角型之圖形以驗證 其正確性。然而，測試樣本建立不易，且繪圖電路產生的測試結果的 資料量也很大，會延長測試時間。 晶片120於測試時也可透過自動測試設備(Aut〇 Test Equivalent，ATE)驗證晶片之正確性。但是自動測試設備價格相當 昂貴，動辄上百萬美元。且晶片電路日趨複雜，漸漸超出目前自動測 . 試設備的速度與儲存能力，因此會降低錯誤覆蓋率（fault coverage) 而降低產品整體品質及增長測試時間而間接增加成本。 為了方便的驗證晶片，晶片之内建式自我測試技術(Built-in Self

I P Test，BIST)技術開始受到注目。BIST之應用，在走向單晶片系統 (System on Chip，SoC)的今天，愈是大型設計之晶片愈依賴此技術。 然而，一般内建式自我測試的晶片，其需進行驗證的電路需重新設 計，如刊載於 IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN ON INTEGRATED CIRCUIT AND SYSTEM.VOL.20.N0.4.APRIL 2001 中，Touba 等人所提出 之’’Bit-Fixing in Pseudorandom Sequences for Scan BIST”，其待 測電路需因應自我測試的需求而改變設計，增添研發之複雜度。

【發明内容】 有鑑於此，本發明的目的就是在提供一種内建自我測試之晶片及 其測試方法。可使驗證過程簡化，節約測試所需之時間以跟進市場之 腳步。 根據本發明的内容係提出一種可自我測試之晶片，該晶片包括一 樣本產生器產生一測試樣本，一待測電路接收該測試樣本，並根據該 測試樣本輸出一測試結果以及一結果產生器，依據該测試結果而產生 TW1900PA 6 1266065 -一簽章結果，藉由輸出該簽章結果以驗證該晶片。 把據本t明的另—内谷係提出_種内建自我測試之晶片，與一處 理器電性連接，晶片係依一測試模式以自我測試，晶片包括第一電 路樣本產生為、待測電路及結果產生器。第一電路與處理器電性連 接。樣本產生器以擬亂數方式產生-測試樣本。待測電路接收經由第 一電路接收處理H輸a之—命令，並依_試樣本而執行命令以輸出 測试結果。結果產生器，依據測試結果而產生一簽章結果。之後， 係根據簽章結果以驗證晶片。 ，根據本發明的又另—内容，提出—種自我測試之方法，用於一晶 片。晶片係與一處理器電性連接並具有一測試模式。自我測試之方法 係於測試模式下執行。首先，以擬亂數方式產生一測試樣本。接著， 依據測試樣本而執行處理II出之—命令以輪出—測試絲。而後，依 據測試結果而產生-簽章結果。最後，依據簽章結果以驗證晶片。 為讓本發明之上述目的、特徵、和優點能更明顯易懂，下文特舉 數個較佳實施例，並配合所附圖式，作詳細說明如下： 【實施方式】 明參照第2圖，其繪示依照本發明一實施例之整合式晶片之架構 圖，應用於電腦系統。電腦系統200包括整合式之晶片220及處理 器210。整合式晶片220係與處理器210電性連接，本實施例中所提 之處理器210係中央處理器（Center Process Unit，CPU)。晶片220 係於一測試模式下進行自我測試。整合式晶片220包括北橋221、測 試電路223及繪圖電路222。北橋221與處理器210電性連接並接 收處理器輸出之命令C02以輸出命令C02,至繪圖電路222。測試電 路223包括樣本產生器224及結果產生器225。樣本產生器224以 擬亂數(pseudo_random)方式產生一測試樣本(testpattern)P21。緣 TW1900PA 7 1266065 ♦圖電路222接收命令C〇2’，並依據測試樣本P21而執行命令C〇2, 以輸出測試結果P22。結果產生器225依據測試結果p22而產生簽 章（signature)結果PH。最後，係根據簽章結果p23以驗證晶片22〇。 樣本產生為224於本實施例中係為線性反饋移位暫存器（Linear FeedbackShiftRegister，LFSR)。結果產生器225於本實施例中係 為多輸入記號暫存器（Multiple-Input Signature Register，MISR)。 結果產生器225依據測試結果P22而產生簽章結果P23，結果產生 器225係於其過程加入資料量壓縮之動作使簽章結果pa]之資料量 減小而減少測試時間。 •結果產生器225產生簽章結果P23之方法如下。其一為結果產生 器225將測試結果P22以核對和（checksum)之方式產生簽章結果 P23。例如繪圖電路222輸出之測試結果P22係包括多個子測試結 果，結果產生器225係根據此些子測試結果產生多個子簽章結果並相 加後得到簽章結果P23。另一為結果產生器225將測試結果P22依 一多項式之運算產生簽章結果P23。 而於本實施例中，因待測之晶片220中已内建BIST之技術，不 需自記憶體中讀取測試樣本。因而於測試階段，輸入之測試樣本之值 | 並不需具有實質意義，僅需輸入數值使繪圖電路222運算，最後以測 試結果P22計算出簽章結果P43驗證晶片220之正確性。故由内部 之樣本產生器224以擬亂數之方式產生測試樣本P21，使繪圖電路 222於測試狀態下執行，且亦不用受限於記憶體之工作時脈，使工作 環境之因素簡化。且此種於晶片内自我測試之做法，可配合晶片之時 脈而達全速測試(at-speed)之效用。 雖本實施例係於北橋及繪圖電路整合之晶片中提出BIST架構，但 其以LFSR以擬亂數之方式產生之測試樣本及MISR產生簽章結果之 方式，並不限於此實施例。凡以此概念提出之概念’皆於本發明之範 TW1900PA 8 1266065 v _内。 睛參照第3 ® ’其繪示係依本發明提出—實施例之晶片自我測試 之方法。首先，以擬亂數方式產生測試樣本p21，如步驟3丨所示。 接著，依據測试樣本P21而執行命令c〇2,以輸出測試結果P22，如 步驟32所示。之後，依據測試結果p22而產生一簽章結果p23，如 步驟33所示。最後，依據簽章結果p23以驗證晶片22〇，如步驟34 所示。而其驗證方式，係以簽章結果p23與模擬(simulati〇n)之結果 比對繪圖電路222之運作正確性。 丨請參照第4圖，其繪示依照本發明另一實施例之整合式晶片之架 構圖。整合式晶片420係於一測試模式下進行自我測試。整合式晶片 420包括測试電路423及待測電路422，其中待測電路422可以是提 供網路實體層作用之電路，亦可以是負責USB傳輪功能之電路，也 可以是一種橋接電路。而測試電路423包括樣本產生器424及結果 產生器425。樣本產生器424以擬亂數方式產生一測試樣本ρ4ι。待 測電路422接收測試樣本P41，並執行測試樣本P41以輸出測試結 果P42。結果產生器425依據測試結果P42而產生簽章結果p43，其 簽章結果P43係用以驗證晶片420。 丨樣本產生器424於本實施例中係為線性反饋移位暫存器。結果產 生器425於本實施例中係為多輸入記號暫存器。結果產生器425依 據測试結果P42而產生簽章結果P43 ’結果產生器425係於其過程 加入資料量壓縮之動作使簽章結果P43之資料量減小而減少測試時 間。 結果產生器425產生簽章結果P43之方法如下。其一為結果產也 器425將測試結果P42以核對和之方式產生簽章結果p43。例如^ 測電路422輸出之測試結果P42係包括多個子測試結果，結果產生 器425係根據此些子測試結果產生多個子簽章結果並相加後得到簽 TW1900PA 9 1266065 章結果P43。另一為結果產生器425將測試結果p42依一多項式之 運算產生簽章結果P43。 而於本貫施例中，因待測之晶片420中已内建BIST之技術，不 需自記憶體中讀取測試樣本。因而於測試階段，輸入之測試樣本p41 之值並不需具有貫質思義，僅需輸入數值使待測電路422運算，最後 以测试結果P42什算出簽章結果P43用以驗證晶片42()之正確性。 由内部之樣本產生器424以擬亂數之方式產生測試樣本p4i，使待測 電路422於測試狀態下執行，且亦不用受限於記憶體之卫作時脈，使 工作環境之时簡化。且此種於晶片内自我測試之做法，可配合晶片 之時脈而達全速測試(at-speed)之效用。 本發明上述實施例所揭露之可自我測試之晶片及其測試方法，因 避免自記憶體讀取測試樣本而造成工作時_率之複雜化。且於姓果 產生器之端將測試結果壓縮，而使驗證過程簡化。相較於晶片内^ 百萬顆之電路，BIST技術僅於晶片内部增加稍許之電路 =成本，且又相對節約測試所需之時間。而且省略了人為輪入= 進市步以擬亂數之方式產生職樣本，亦節省測試之時間以i 练上所述，雖然本發明已以一較佳實施例揭露如上，缺 者，在不

TW1900PA 1266065 【圖式簡單說明】 第1圖繪示圖係傳統測試晶片之架構圖。 第2圖繪示依照本發明一實施例之測試晶片之架構圖。 第3圖繪示係依本發明一較佳實施例之晶片自我測試之方法。 第4圖繪示依照本發明另一實施例之整合式晶片之架構圖。 【主要元件符號說明】 100 :電腦系統 110、210 :處理器 I 120 :晶片 220、420 :依本發明所提出之晶片 121、 221 :北橋 122、 222 :繪圖電路 130 :記憶體 223、 423 :測試電路 224、 424 :樣本產生器 225、 425 :結果產生器 • 422 :待測電路 TW1900PA 11

Claims (1)

1266065 十、申請專利範®: 1· 一種可自我測試之晶片，該晶片包括： 一樣本產生器，產生一 ’則域樣本(test pattern); 一待測電路，接收該測試樣本，並根據該測試樣本輸出一測試結 果；以及 -結果產生器，依據該測試結果而產生-簽章(signature)結果， 藉由輸出該簽章結果以驗證該晶片。 2·如申請專利範圍第1項所述之晶片，其中更包含一第一電路與 一處理器電性連接，該第一電路用以接收該處理器輪出之命令並傳遞 命令至該待測電路以供該待測電路配合該測試樣本執行，使該待測電 路產生該測試結果。 3.如巾請專利範圍第丨項所述之日日日片，其巾棚試樣本係以擬 亂數(pseudo_random)方式產生。 4·如申請專利範圍第1項所述之晶片，其中該樣本產生器係為 線性反饋移位暫存器（Linear Feedback Shift Register，LFSR)。 5·如申請專利範圍第丨項所述之晶片，其中該結果產生器係為多 輸入u己號暫存益(Multiple-Input Signature Register，MISR)。 ό·如申請專利範圍第！項所述之晶片，其中該結果產生器係將該 測試結果Τ對和（eheeksum)之方式產生該簽章結果。 7·如申明專利範圍第丨項所述之晶片，其中該結果產生器係將該 測試結果依-乡項叙運算產生該簽章結果。 ,8·、-種自我測試晶片之方法，用於—晶片，該晶片係與一處理器 電性連接域有—測觸^，該方法係於制試赋下執扞 包括： 、 由該晶片内部產生一測試樣本； 依據該測試樣本而執行該處理器出之命令以產生一測試結果； TW1900PA 12 1266065 依據该測試結果而產生一簽章結果；以及 依據該簽章結果以驗證該晶片。 測試樣本之 9·如中請專利範圍第8項所述之方法，其中於產生 步驟’該職樣本係H隨饋移位暫存輯產生。 •簽章結果之 ‘簽章結果之 10·如申請專利範圍第8項所述之方法，其中於產生 步驟’錢章結果係由—多輸人記絲存器所產生。 π·如申請專利範圍第8項所述之方法，其中於產生一^ 步驟中’係將該測試結果依輯和之方式產生該簽章結果。 12·如申凊專利範圍第8項所述之方法，其中於一立 步称中，係㈣職絲依-多項式之運算產生該^章結果之 ㈣3式如產1料概sf8神狀方法細柄以擬亂 14· 一種可自我測試之晶片，該晶片包括： 测喊電路’產生一測試樣本；以及 一待測電路，接收該測試樣本以產生一測試結果·， 其中，該測試結果回傳至該測試電路，使該 試姓果而Μ η . 制K電路係依據該測 尤果而產n章結果，並藉由輸出該簽章結果叫射曰 15·如申請專利範圍第14項所述之晶片，其中更勺人一^曰曰〆 與-處理器電性連接，該第一電路用以接收該處理器〔:―第一電路 遞命令至該待測電路罐該制電路配合該測 之命令並傳 電路產生朗試結果。 ’崎，使該待測 HI料鄕㈣14摘述之晶片，其巾朗試電路包括： 樣本產生杰，以擬亂數方式產生該測試樣本；及 生器，接收由該測試電路所產生之測試結果，並且依據 該測试結果產生該簽章結果。 17.如申請專利範圍第16項所述之晶片，其中該樣本產生器係為 TW1900PA 13 1266065 線性反饋移位暫存器。 18·如申請專利範圍第16項所述之晶片， 多輸入記號暫存器。 19·如申請專利範圍第14項所述之晶片， 測試結果依核對和之方式產生該簽章結果。 20.如申請專利範圍第14項所述之晶片， 測試結果依一多項式之運算產生該簽章結果 其中該結果產生器係為 其中該測試電路係將該 其中該測試電路係將該

TW1900PA 14