[go: up one dir, main page]

TWI265638B - Integrated circuit device, semiconductor device and fabrication method thereof - Google Patents

Integrated circuit device, semiconductor device and fabrication method thereof Download PDF

Info

Publication number
TWI265638B
TWI265638B TW093136129A TW93136129A TWI265638B TW I265638 B TWI265638 B TW I265638B TW 093136129 A TW093136129 A TW 093136129A TW 93136129 A TW93136129 A TW 93136129A TW I265638 B TWI265638 B TW I265638B
Authority
TW
Taiwan
Prior art keywords
source
substrate
drain regions
type mos
gate
Prior art date
Application number
TW093136129A
Other languages
English (en)
Other versions
TW200518350A (en
Inventor
Shui-Ming Cheng
Ka-Hing Fung
Kuan-Lun Cheng
Yi-Ming Sheu
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW200518350A publication Critical patent/TW200518350A/zh
Application granted granted Critical
Publication of TWI265638B publication Critical patent/TWI265638B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/792—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions comprising applied insulating layers, e.g. stress liners
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/021—Forming source or drain recesses by etching e.g. recessing by etching and then refilling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0174—Manufacturing their gate conductors the gate conductors being silicided
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Description

1265638 弟93136129號專利說明書修正本 修正日期：94.12.28 " 九、發明說明： 【發明所屬之技術領域】 本發明是有關於半導體裝置，且特別是有關於一種具 有高驅動電流之半導體裝置及其製造方法，以及一種應用 此半導體裝置之積體電路裝置。 【先前技術】 於半導體裝置基底中，增加拉伸應力（tensile stress) 或壓縮應力（compressive stress)可改善其驅動電流。舉例 來說’於基底内拉伸應力的增加可改善η通道金氧半導體 (NMOS)元件的表現。同樣地，於基底内壓縮應力的增加 則可改善ρ通道金氧半導體(PMOS)元件的表現。然而， 於設置有η通道金氧半導體(NMOS)與ρ通道金氧半導體 (PMOS)之基底内同增加含有1^通道金氧半導體(nmqs) 之基底區域内之拉伸應力與含有ρ通道金氡半導體 (PMOS)之基底區域内之壓縮應力之應力調整極為困難。 於部份應用中，可藉由鄰近於淺溝槽隔離（shall〇w trench isolation)區之其他結構内採用不同材料而實現局 部及有限之應力調整。應力調整亦可藉由用於不同材料之 矽化以及採用其他之接觸層而達成。於元件結構中作為蝕 刻終點之殘存蝕刻停止層亦可應用於基底之應力調整。然 而，上述習知方法僅增加了拉伸應力或壓縮應力。如此， 便可改善於互補型金氧半導體(CM〇s)結構中p通道金氧 半導體(PMOS)元件或^通道金氧半導體(NM〇s)元件之 〇503-A30137TWFl/Shawn Chang 5 1265638 第93136129號專利說明書修正本 修正曰期：94.12.28 表現，但是卻無法同時改善p通道金氧半導體(PMOS)元 件與η通道金氧半導體(NM〇s)元件之元件表現。 因此’便需要一種可解決前述問題之半導體裝置及其 製造方法，以及採用此半導體裝置之積體電路。 【發明内容】 有鑑於此，本發明的主要目的在於提供一種半導體裝 置’可同時藉由應力之適當調整以改善形成於其内之p通 道金氧半導體(PMOS)元件與η通道金氧半導體(NMOS)元 件之元件效能。 為達上述目的，本發明提供了一種半導體裝置，包括： 位於一基底内之隔離層、位於該基底么一部分表面上 之一 NMOS元件，以及位於該基底之一鄯分表面上之一 PMOS元件，與該NMOS元件間為該隔離層電性隔離。上 述NMOS元件以及PMOS元件之一包括以下任一情形：（1) 第一源極/汲極區陷入於該基底之表面；以及（2)第一源極/ 汲極區高出於該基底之表面表面。而上述NM〇s元件以及 PMOS元件之另一包括以下任一情形：(1)第二源極/汲極區 陷入於該基底之表面，其中該第一源極/汲極區高出於該基 底之表面，以及(2)弟一^源極/没極區高出於該基底之表面， 其中第一源極/汲極區陷入於該基底之表面；以及（3)第二源 極/沒極區大體於該表面共平面。 於另一實施例中，本發明提供了一種半導體裝置，包 括·· 0503-A30137TWFl/Shawn Chang 6 1265638 第93136129號專利說明書修正本 修正日期：94.12.28 位於一基底内之隔離層、位於該基底之一部分表面上 一之NMQS元件，以及位於該基底之一部分表面上之一 PMOS元件，與該NMOS元件間為該隔離層所電性隔離。 上述NMOS元件以及PMOS元件之一為以下任一情形：（1) 複數個第一源極/汲極區至少部分位於該基底内；以及（2) 一第一閘極，設置於該些第一源極/汲極區之間並具有高出 該基底之表面之一第一閘極高度。上述NMOS元件以及 PMOS元件另一則為以下任一情形：（1)複數個第二源極/ 没極區至少部分位於該基底内；以及一第二閘極設置於 該些第二源極/汲極區之間並具有高出該基底表面之第二 閘極高度，其中該第一閘極高度與該第二閘極高度大體不 相同。 於另一實施例中，本發明提供了一種之半導體裝置， 括·· 位於一基底内之隔離層、設置於該基底之一部分表面 上之一 NM0S元件，以及設置於該基底之一部分表面上之 一 PMQS元件，與該NMOS元件間為該隔離層電性隔離。 上述NMOS元件以及PMOS元件之一為以下任一情形：（工） 複數個第一源極/汲極區至少部分位於該基底内；以及（2) 一第一閘極，設置於該些第一源極/汲極區之間；以及（3) 複數個第一間隔物，位於該第一閘極之對稱側並分別自該 閘極向外延伸一第一寬度。上述NMOS元件以及PMOS元 件之另一則為以下任一情形：（1)複數個第二源極/汲極區至 少部分位於該基底内；以及(2)—第二閘極，設置於讓些第 0503-A30137TWFl/Shawn Ghang 7 1265638 弟93136129 5虎專利說明書修正本 修正日期·· 94.12 28 二源極/汲極區之間；以及（3)複數個第二間隔物，位於該第 二閘極之對稱侧並分別自該第二閘極之對稱側向外延伸一 第一1度’其中該第一寬度與第二寬度大體不相同。 於另一實施例中，本發明所揭露之半導體裝置包括： 位於一基底内之隔離層、位於該基底之一部分表面上 之一 NMOS元件，以及位於該基底之一部分表面上之一 PMOS元件，與該NMOS元件間為該隔離層電性隔離。上 述NMOS元件以及PMOS元件之一為以下任一情形··（1) 複數個第一源極/汲極區至少部分位於該基底内並包括碳 化矽；以及(2)—第一閘極，設置於該些第一源極/汲極區之 間並包括鍺化矽。上述NMOS元件以及PMOS元件之另一 則為以下任一情形：（1)複數個第二源極/汲極區至少部分位 於該基底内並包括碳化矽，其中談些第一源極/汲極區包括 鍺化發，以及(2)複數個第二源極/汲極區至少部分位於該基 底内並包括鍺化矽，其中該些第一源極/汲極區包括碳化 矽；以及(3)複數個第二源極/汲極區至少部分位於該基底内 並不包括竣化梦或鍺化;^。 於另一實施例中，本發明提供了 一種積體電路裝置， 括·· 複數個半導體元件分別包括設置於一基底内之隔離 區，一 NMOS元件設置於基底之一部分上，一 pM〇s元件 設置於基底之一部分尚且為該隔離區與該 NM0S元件電性 隔離。於上述NMOS元件以及；pMOS元件之一包含以下之 一 ··（1)第一源極/汲極區凹陷於該表面内；以及（2)第一源 0503-A30137TWFl/Shawn Chang 1265638 第93136129號專利說明書修正本 修正日期：94.12.28 極/没極區高㈣表面。而NM〇s元件以及觸s元件之 另-則為以下任-情形：⑴第二源極/汲極區陷入於該基底 =表面内，其中該第二源極/汲極區高出於該表面；以及⑺ 第二源極/汲極區高出該表面，其中第—源極/汲極區陷入於 該基底之表面内’·以及⑶第二源極/汲極區大體㈣基底之 表面，、平面上述積體電路裝置亦包括複數個内連線，電 性連結於一或多個半導體元件。 於另一實施例中，本發明提供了 一種半導體裝置之製 造方法，包括下列步驟： 於一基底内形成一隔離區；形成一 ；^型金氧半導體元 件(NMOS)於該基底之部份表面上；以及形成一 p型金氧半 V虹元件(PMOS)於該基底之部份表面上，藉由該隔離區與 該N型金氧半導體元件(NM〇s)相互分隔。其中該n型金 氧半導體元件與該P型金氧半導體元件之一包括以下之 複數個第一源極/汲極區陷入於該基底之表面内；以及 被數個苐一源極/>及極區高出該基底之表面；而該N型金氧 半導體元件與該P型金氧半導體元件之另一包括以下之 衩數個弟一源極/>及極區陷入於該基底之表面内，其中 該第二源極/汲極區高出於該基底之表面；複數値第二源極 />及極區向出該基底之表面，其中第一源極/汲極區陷入於該 基底之表面内；以及複數個第二源極/汲極區大體於該基底 之表面共平面。 0503-A30137TWFl/Shawn Chang 1265638 弟93136129號專利說明書修正本 修正日期：94.12.28 為了讓本發明之上述和其他目的、特徵、和優點能更 明頒易懂’下文特舉一較佳實施例，並配合所附圖示，作 詳細說明如下： 【實施方式】 4參照第1圖，顯示了依據本發明一實施例之半導體 衣置100。半導體裝置1〇〇包括其内形成有一或多個隔離 結構108之基底104。半導體裝置1〇〇亦包括為隔離結構 108之一電性隔離之一 p通道金氧半導體(pM〇s)元件U2 與一 η通道金氧半導體(NMOS)元件116。 基底104可能包括如結晶矽、多晶矽、非晶之矽與鍺 之元素態半導體（elementary semiconductor)材料、如碳化石夕 與石申化鎵之化合物半導體(compound semiconduct〇r)材料、 如鍺化矽（silicon germanium)、磷砷化鎵(gaiiiurn arsenide phosphide)、砷銦化鋁（aluminum indium arsenide)、石申鎵化 (aluminum gallium arsenide)以及磷銦化鎵(gaiiium indium phosphide)等合金半導體材料，以及/或其組合。基 底104亦可能包括如為絕緣層上覆矽基底之一絕緣層上覆 半導體材料之基底或一薄膜電晶體。於一實施例中，基底 104亦可能包括一經摻雜之磊晶層。基底1〇4亦可能包含 一多重矽結構或一多重膜層之化合物半導體結構。於不f艮 制本發明之範圍下，於部分實施例中，基底104之通道矛 向可能為<100>或<110>，且於某些實施例中，基底104 ; 結晶面可能為(100)、（110)或（111)。 0503-A30137TWFl/Shawn Chang 1265638 第93136129號專利說明書修正本 修正日期：94Λ2.28 隔離結構108可藉由如矽之局部氧化法(L〇c〇s)、淺 溝槽隔離法(STI)以及/或其他製程所形成。舉例來說，隔離 結構108可藉由蝕刻或其他方法於基底1〇4内形成凹處， 並接著於凹處内藉由化學氣相沉積法填入二氧化矽以及/ 或其他電性絕緣材料所形成。 P通道金氧半導體(PM0S)元件112包括位於基底1〇4 上之閘介電層120、位於閘介電層12〇上之閉電極124以 及可能位於閘電極124上之閘接觸物128c>p通道金氧半導 版(PMOS)tg件112亦包括位於閘電極124之對稱侧與基底 104上之間隔物132,以及位於閘電極124之對稱側且至少 部份形成於基底104内之源極/没極區13“ρ通道金 導體(PM0S)元件112亦可能部份形成於基底w内之一 η 内。η型摻雜區14〇可藉由磷、 / 或其他雜質或摻質之離子佈植而形成。 ，介電層丨2 0可藉由如熱氧化、原子層 ^學^目沉雜VD)、物理氣相沉積( ) =相沉_〇拳及其他方式形成。再者 制本發明之範.之下，閘介電層 、不阳 氧化矽或如氧化給、氧化錯、氧化鋁:=矽、乳 合金以及/或其組合之—高介帝a軲羊、’。兵氧化鋁之 120可能具有介於。.5〜10奈米之厚度。 ' 閘^層 閘電極124可藉由原早馬 氣相沉積以及電聚加強=層；化學氣相沉積、物理 形成，並可能包括經摻雜之^7;相沉積以及/或其他方式 之夕晶矽、矽與多晶矽鍺、氮化 〇503-A3〇l37TWFl/Sliawn Chang 11 93136129號專利說明書修正本 I265li§( λ, 客儿Α 修正日期·· 94.12.28 屬。帽=夕Γ錄、石夕化銘、石夕化之多晶石夕及/或其他金 24之向度可能介於1〇〜2〇〇奈半。 、 極124以及：Μ:杨弦綠4丨 /、、於形成間電 及/、他後績製程步驟後，可更製程處理 使之形成如前述之閘極接觸物。 … 觸物可藉由化學氣相沉積、物理氣相沉==== 化程序以及/或其他製程形成，並可能包括硬化珍 鈷、石夕化鶴、石夕化趣、石夕化鈦、石夕化麵、紐” 以及/或為其組合。閘介電層12Q、_極124:== 物128總共具有高於基底1〇4之表面1〇6上—結人二= 間：？可藉由化學氣相沉積、物理氣::二： 乳化以及/或其他製程形成，並可能包括如氮切、貝齡 石夕、碳切、氮氧切以及/或其組合之―或乡 料。間隔物U2可分別具有延伸自閑電極m之厚度: 間隔物132之厚度約介於5〜1〇〇奈米。 卞又 間隔物132亦可能包括一個以上之膜層。舉例來說， 於圖示之實施例中間隔物132可能包括堆疊而成之第一盘 第二膜層m、n5。第-膜層134係順應於部分之基底綱 以及由閘介電層120、閘電極124與閘接觸物128所形成 之堆疊結構之-侧。第二膜層135可能大體接合於第一膜 層134°當然’間隔物132可能包括不同於前述膜層之其 他膜層。 源極/汲極區136可藉由傳統組成與製造而形成。舉例 來說，源極/汲極區136可包括經摻雜之基底1〇4，其可藉 由硼、二氟化硼或其他摻質之離子植入以及/或臨場地摻雜 0503-A30137TWFl/Shawn Chang 1.2 1265第6916129號柳㈣書修林 修正日期：94 硼或其他摻質而形成。於本實施例中，源極/汲極區136大 體與基底104之表面106共平面。然而，於圖示之實施例 中，源極/汲極區136可突出而高於基底表面1〇6。於本實 施例中，源極/汲極區136可能包含矽、鍺化矽、碳化矽、 砷化鎵以及/或其他材料，並可能藉由乾蝕刻法或其他形成 先於基底104内形成圖案化凹陷後並接著於凹陷内填入上 述之材料所形成。舉例來說，上述凹陷可能藉由暴露於包 含鍺之W驅物中以藉由蠢晶方式而填入錯化石夕。在此，經 填人之凹1^以編號144表示。源極/汲極區之深度則介於 5 100不求此外’於圖示之實施例中，凹陷⑷可填入 至高於基底104之表面1〇6，以使得源極/没極區136成為 隆起㈣_之源極/没極區。隆起之源極/祕區之高度約 介於5〜100奈米。 刚权彳彡扯序可能於經填人之凹陷Μ 形成經填入之凹陷144味驗狀 ά 冋恰貫施，以形成源極/汲極區 136,因而形成可較佳化 撞 廓⑷。再者，如此之摻^極£ 136 *電度之摻雜輪 雜程序所形成。舉例來說雜^ 148可藉由一次以上之摻 於經填入凹陷144内之你“晶150以及於形成 .可為一第一摻雜程序所开^雜區151 ’其中輕摻雜區150 之-第二掺雜程序所形::而重摻雜區151可藉由後續 二氟化棚(BF2)以及/或其 _雜區150可藉由植入冊、 量介於約0.2〜20KeV， /雜質而形成。硼離子之植入能 而植入劑量則介於每平方公分 〇503-A30137TWFl/Shawn Chang U65m, 29號專利說明書修正 μ μ 14 修正日期：94.12.28 #他°重換雜區151則可藉由鄉、二氟化·及/ :姑：:1貝之離子植入或臨場離子植入而形成。删離子 t Γ介於約〇·2〜黯V，而植入劑量介於每平方公
分1*1015〜5*1〇15。 …里"π甘卞力A ^ 構件心成後，源極/汲極區136可更經製程處理 女;^成接觸物152。接觸物152之組成與製造方法 士 :於閑極接觸物128，並可能於形成閘極接觸物128 時同時形成。 η通道金氧半導體(NM〇s)元件m包括位於基底ι〇4 之，；丨私層160、位於閘介電層16〇上之閘電極以 及可能位於閘電極164上之閘接觸物.η通道金氧半導 虹(NMOS)元件us亦包括位於基底⑽上之閘電極π4對 稱侧之間隔物172以及位於閘電極164之對稱側且至少部 份形成於基底104内之源極/汲極區Π6。η通道金氧半導 體(NM〇S)元件116 '亦可能部份包括或形成於基底104内之 P型㈣區18G内。p型摻雜區⑽可藉㈣、二氟化 棚、銦以及域其他雜f或摻f之離子佈植而形成。 閘；丨电層160、閘電極164以及閘接觸物168之組成 與製造方域似於閘介電層12()、閘電極124以及間接觸 物128。於一實施例中，閘介電層120、160係同時形成， 閘電極124、164係同時形成，且閘電極128、168係同時 形成。然而’於另-實施例中’閑介電層捕與間電極164 以及非^要之閘接觸物168具有高於基底 104之表面106 之結合冋度HN。結合高度Hn可大體相同於前述之結合高 0503-A30137TWFl/Shawn Chang 14 1265織 93136129號專利說明書修正本 _ 修正日期：94· 12.28 二入^^ ’於—實施例中，結合高度〜可能至少低於 H、、;°:度Hp少了約遍。於另-實施例中，結合高度 大H體大於結合高度Hp。舉例來說，結合高度％可能 :口雨度Hp至少20%。於另一實施例中，結合高度 Hn向出結合高度HP30%。 間隔物Π2之組成與形成方法大體於間隔物i32類 物二,形成間隔物132時同時形成。舉例來說，間隔 面106 Λ包括具有至少為結*高度％並位於部分基底表 黛一、之第一膜層174以及大體接合於第-膜層m之 相膜層17)。間隔物172具有延伸自閘電極164且大體 中同：間隔物m寬度Wp之寬度Wn。然而，於一實施例 w。2物、17巧有大體少於間_132寬度Wp之寬度 N二列來說，寬度WN至少較寬度Wp少了⑺〜观。於 貫施例巾’寬度^較寬度Wp少了观。於另一實施 :中，間隔物Π2具有大體大於間隔物132之寬度w:之 :度wN。舉例來說，寬度Wn具有大於寬度Wpi〇韻之 見度。於-貫施例中，寬度Wn較寬度wp大出約观。 源極/没極區m之組成與製造大體與源極級極區136 相似。然而’於圖式内之實施例中，源極級極區176可為 凹陷（recessed)之源極/汲極區。即為源極級極區 176可於 離子佈植或其他製程形成摻雜輪麵，藉由乾㈣或其他 圖案化製程形成於基底内。源極μ極區176亦可具有相似 於源極級極區136之摻雜輪摩，於源極/汲極區176内則可 0503-A30137TWFl/Shawn Chang 15 I265638 弟°136129號專利說明書修正本 包括輕摻雜區彳Μ偽壬 修正日期..94128 植入砷二来摻雜區179。輕摻雜區179可藉由 Θ ^ ^、銻以及7或其他摻雜質而形成。砷離子之植入 月b夏介於約0 54 里八 5*l〇i4〜5Mq15 ，而植入劑量介於每平方公分 並从 h卞隹區179則可藉由石申、罐、銻以及/或 二*輕之離子植人或臨場離子植人而離乏 植入能量介於約5 r離卞（ 1*10^10-0 5〇KeV ’而植入劑量介於每平方公分 於I施例巾，源極/汲極區136可為凹陷之源極/汲極 二，源極/V及極1 176可為隆起型源極/没極區，與圖式中之 、彳彳相反於另一貫施例中，源極/汲極區136可為凹陷 之源極/沒極區而源極/沒極㈣6可為與基底104共平面之 源極/汲極區。於另—實施例中，源極級極區136可為降起 之源極/汲極區而源極成極區176可為與基底ι〇4共平面之 源極/汲極區。於另_實施例中，源極/汲極區US可 之源極/汲極區而源極/汲極區136可為與基底1〇4共平面型 源極/没極區。 半導體裝置100亦可包括一姓刻停止層⑽。姓刻停 止層⑽可包括氮化石夕(如Si3N4)、氮氧化石夕⑸〇n)、碳化 Γ:氧化石夕以及/或其他材料，並可能藉由化學氣相沉 積、物理亂相沉積、熱氧化以及或其他製程而坦覆地或選 擇地沉積而成。鍅刻停止層可為—拉伸或壓縮薄膜， 其為拉伸薄膜時’可表現出介於後01〜+2Gpa之拉伸程 度’其為壓縮薄膜時，則可表現出介於_0.01〜_⑽a之壓縮 程度。钕刻停止層180之拉伸或壓縮應力可能傳遞至源極/ 0503-A30137TWFl/Shawn Chang 16 多S§6129號專利說明書修正本 、 修正日期：94 >及極區136、176。再去，方,丨乂古，应， · · /汲極區136的庫變可处盒由射丨^ " 80所導致於源極 L㈣應又可.錢刻停止層⑽所導致於 度上有所不同。舉例來說，源極/ ，及極£ 136、176内之應變程度上可能有10〜20%的差里 t-實施例中’源極/汲極區136内之應變可能為拉伸應變 而於源極/錄區176内之應變可能為壓縮應變。於另 施例中，源極/汲極區136内之應變可能為堡縮應變而於二 極/汲極區176内之應變可能為拉伸應變。蝕刻停止声 之厚度介於5〜200奈米。 9 請參照第2圖，圖示了依據本發明之另_實施例之 體電路裝置2GG。積體電路裝置為可能採用如第^ 所不之半導體裝置1〇〇之環境。舉例來說，積體電路裴置 2〇〇包含複數個半導體裝置210,此些半導體裝置2丨〇 大體相似於第1圖中所示之半導體裝置1〇〇。半導體裝置 210可組成如一維、二維或三維陣列之邏輯電路或其他雷 晶體陣列，且可能於大體平坦之基底205上依照一或多行 以及/或一或多列的方式排列。基底205可大體球狀或具有 球狀或其他圓滑化表面，其上形成有複數個半導體裝置 210。 積體電路裝置200亦包括沿伸並穿過一或多個介電声 230至接觸半導體裝置210之一之内連線220。介電層23〇 可包含二氧化矽、氟矽玻璃（FSG)、黑鑽石（應用材料公司 產製）、乾凝膠（Xerogel)、氣膠(Aerogel)、非晶系碳膜 (amorphous fluorinated carbon)、聚對二曱苯(parylene)、苯 0503-A30137TWFl/Shawn Chang 17 126概129 號專利說明書修正本 修正日期·· 94.12.28 并環丁烯(BCB)、摻氟聚對二甲苯醚(FLARE)與芳香族碳氫 化合物（SiLK)以及/或其他材料。上述材料可藉由化學氣相 沉積法、電漿加強型化學氣相沉積法、原子層沉積、物理 氣相沉積、旋轉塗佈以及/或其他製程形成。内連線22〇則 可包括銅、鎢、金、鋁、奈米碳管、純碳(carb〇n fullerenes)、 耐火金屬、上述材料之合金以及/或其他材料，其可藉由化 學氣相沉積法、電漿加強型化學氣相沉積法、原子層沉積、 物理氣相沉積以及/或其他製程形成。内連線220可能包括 多個膜層。舉例來說，各内連線220可包括包含鈦、氮化 鈦、鈕或氮化鈕之一附著層、可能包括氮化鈦或氮化鈕之 一阻J1早層以及包含銅、鎢、|g、或銘合金之一塊狀導電層。 因此，本發明揭露了一種半導體裝置，於一實施例中， 包括··位於一基底内之隔離層、位於該基底之一部分表面 上之一 NMOS元件，以及位於該基底之一部分表面上之一 PMOS元件，與該NMOS元件間為該隔離層電性隔離。上 述NMOS元件以及PMOS元件之一包括以下任一情形：（1) 第一源極/汲極區陷入於該基底之表面；以及(2)第一源極/ 没極區南出於該基底之表面表面。而上述NMOS元件以及 PMOS元件之另一包括以下任一情形：（1)第二源極/汲極區 陷入於該基底之表面，其中該第一源極/没極區高出於該基 底之表面，以及(2)第二源極/汲極區高出於該基底之表面， 其中第一源極/汲極區陷入於該基底之表面；以及(3)第二源 極/ >及極區大體於該表面共平面。 於另一實施例中，本發明所揭露之半導體裝置包括： 0503-A30137TWFl/Shawn Chang 18 1265638 弟93136129號專利說明書修正本 修正日期：94.㈣ 位於一基底内之隔離層、位於該基底之一部分表面上一之 NMOS元件，以及位於該基底之一部分表面上之一 pM〇s 元件，與該NMOS元件間為該隔離層所電性隔離。上述 NMOS元件以及PMOS元件之一為以下任一情形··（1)複數 個第一源極/汲極區至少部分位於該基底内；以及(2)一第一 閘極，設置於該些第一源極/汲極區之間並具有高出該基底 之表面之一第一閘極高度。上述NMOS元件以&PM〇s元 件另一則為以下任一情形：（1)複數個第二源極/汲極區至少 部分位於該基底内；以及(2) —第二閘極設置於該些第二源 極/>及極區之間並具有高出該基底表面之第二閘極高度，其 中該第一閘極高度與該第二閘極高度大體不相同。 於另一實施例中，本發明所揭露之半導體裝置包括·· 位於一基底内之隔離層、設置於該基底之一部分表面上之 NMO S元件’以及设直於該基底之一部分表面上之^一 PMOS元件，與該NMOS元件間為該隔離層電性隔離。上 述NMOS元件以及PMOS元件之一為以下任一情形：（1) 複數個第一源極/汲極區至少部分位於該基底内；以及（2) 一第一閘極，設置於該些第一源極/汲極區之間；以及（3) 複數個第一間隔物，位於該第一閘極之對稱側並分別自該 閘極向外延伸一第一寬度。上述NMOS元件以及pm〇S元 件之另一則為以下任一情形：（1)複數個第二源極/汲極區至 少部分位於該基底内；以及(2)—第二閘極，設置於該些第 二源極/汲極區之間；以及(3)複數個第二間隔物，位於該第 二閘極之對稱側並分別自該第二閘極之對稱側向外延伸一 0503-A30137TWFl/Shawn Chang 19 I265pH29號專利書修正* 修正日期·· 94.12.28 第二寬度，其中該第一寬度與第二寬度大體不相同。 於另一實施例中，本發明所揭露之半導體裝置包括·· 位於一基底内之隔離層、位於該基底之一部分表面上之一 NMOS元件，以及位於該基底之一部分表面上之一 pM〇s 元件，與該NMOS元件間為該隔離層電性隔離。上述]^^〇§ 兀件以及PMOS元件之一為以下任一情形··（1)複數個第一 源極/汲極區至少部分位於該基底内並包括碳化矽；以及(幻 一第一閘極，設置於該些第一源極/汲極區之間並包括鍺化 矽。上述NMOS元件以及PMOS元件之另_則為以下任一 情形··（1)複數個第二源極/汲極區至少部分位於該基底内並 包括碳化矽，其中該些第一源極/汲極區包括鍺化矽；以2 (2)複數個第二源極/汲極區至少部分位於該基底内並包括 鍺化矽，其中該些第一源極/汲極區包括碳化矽；以及（3) 複數個第二源極/汲極區至少部分位於該基底内並不包括 碳化碎或錯化碎。 本發明亦揭露了一種製造半導體裝置的方法。於一實 施例中，上述方法包括下列步驟：於一基底内形成二隔二 區；於該基底一部分表面上形成一 NMOS元件；於該炅广 一部分表面上形成一 PMOS元件，與該NM〇s元件之 該隔離區電性隔離。上述NMOS元件以及元件 為以下任一情形··（1)第一源極/汲極區陷入於該基底 内；以及(2)第一源極/汲極區高出該基底之表 ^表面
一 〈衣命。而NMOS 元件以及pmos元件另外之一則包含以下之—ό# 、
極/没極區陷入於該基底之表面内，其中該第- N 、 卬—/原柽/没極區 0503-A30137TWFl/Shawn Chang 20 1265織㈣專—本 修正日期·· 94.12.28 南出於該基底之表面；以及(2)第二源極/汲極區高出該基底 之表面’其中第一源極/汲極區陷入於該基底之表面内；以 及(3)第二源極/汲極區大體於該基底之表面共平面。 於本發明中亦提供了一種積體電路裝置。於一實施例 中’該積體電路元件包括··複數個半導體元件分別包括設 置於一基底内之隔離區，一 NM〇s元件設置於基底之一部 分上，一 PM〇s元件設置於基底之一部分尚且為該隔離區 與該NMOS元件電性隔離。於上述NM〇s元件以及pM〇s 元件之包含以下之一 ：(1)第一源極/没極區凹陷於該表面 内^及(2)弟源極及極區高出該表面。而NMOS元件 乂及PMOS το件之另—則為以下任—情形··⑴第二源極， 汲極區陷人於該基底之表面内，其中該第二源極成極區高 出於該表面；以及_二源極級極區高出該表面，立中第 =極/祕區獻於該基底之表_ ;以及（3)第二源極/ 及極區大體於該基底之表面共平面。上述積體電路裝置亦 包括複數個内連線，電性連結於一或多個半導靉元件、。 雖然本發明已以較佳實施例揭露如上，然其· _ 限定本發明，任何熟習此技藝者， ” 在不脫離本赘明之精神 和辄圍内，§可作㈣之更動與潤飾，因此本聲明之保護 範圍當視後附之申請專利範圍所界定者為準。 0503-A30137TWFl/Shawn Chang 1265織·號專利說明書修正本 修正日期：94.12.28 【圖式簡單說明】 第1圖為一剖面圖，用以說明依據本發明目的之半導 體裝置之一實施例。 第2圖為一剖面圖，用以說明依據本發明目的之一積 體電路裝置之一實施例。 【主要元件符號說明】 100、210〜半導體裝置； 104、205〜基底； 106〜基底之表面； 108〜隔離結構； 112〜p通道金氧半導體元件； 116〜η通道金氧半導體元件； 120、160〜閘介電層； 124、164〜閘電極； 128、168〜閘接觸物； 132、172〜間隔物； 134、 174〜間隔物之第一膜層； 135、 175〜間隔物之第二膜層； 136、176〜源極/汲極區； 148〜摻雜輪廓； 151、179〜重摻雜區； 180〜ρ型摻雜區； 144〜經填滿之凹陷； 150、178〜輕摻雜區； 152〜接觸物； 220〜内連線； 230〜介電層； ΗΡ、ΗΝ〜閘介電層、閘電及與閘接觸物之結合高度； WP、WN〜間隔物之寬度。 0503-A30137T\VFl/Shawn Chang 22

Claims (1)

  1. 修正曰期：94·12.28 1265^38 弟93136129號專利說明書修正本 十、申請專利範圍： 1.一種半導體裝置，包括·· 一隔離區，位於一基底内； 一 Ν型金氧半導體元件(NM〇s)，位於該基底表面之 部份上；以及 ~ 一 P型金氧半導體元件(PMOS)，位於該基底表面之 部份上，與該N型金氧半導體元件之間為該隔離區所隔離^ 元件 其中該N型金氧半導體元件與該p型金氧半導 ’ 之一包括以下之一： 複數個第一源極/汲極區陷入於該基底之表面内；' 複數個第一源極/汲極區高出該基底之表面； '及 其中該N型金氧半導體元件與該p型金氧半導發一 之另一包括以下之一： —疋件 複數個第二源極/汲極區陷入於該基底之表面内， 該弟一源極/没極區高出於該基底之表面； /中 袓數個第二源極/汲極區高出該基底之表面，其中〜 源極/汲極區陷入於該基底之表面内；以及 弟〜 複數個第二源極/汲極區大體於該基底之表面共平 2·如申請專利範圍第1項所述之半導體裝置，其面。 型金氧半導體元件與該p型金氧半導體元件中之較高該N 括一第一閘極，位於對應之該些第一源極/汲極區間並具$ 高於該基底之表面之一第一高度；而該N型金氧半導體元 件與該P型金氧半導體元件中之較低者包括一第二閘極， 位於對應之該些第二源極/汲極區之間並具有高於該基底 0503-A30137TWFl/Shawn Chang 23 1265638 第93136129號專利說明書修正本 修正日期：94.12.28 高度大體高於該第二高 之表面之一第二高度，其t該第一 度。 3.如申請專利範圍第所述之 型金氧半導體元件與該金 ^衣，、 間隔物者包括-第-間極，位體 一具有較寬 區之間並具有位於該第一門朽夕士 w k二弟源極7汲極 物，分別自該第-閘:向::::二複數個第-間隔 半導體 丨岡物考匕括一弟一閘極，值於對庫 之間並具有位於該第二閘極之以㈣ 自該第二閘極向外延伸一第 大於該第二寬度。 度大體 4.如申請專利第2項所述之铸體裝置，其中㈣ 型金氧半導體元件與該p型金氧半導體元件之—具有較寬 間隔物考包括-第-閘極，位於對應之該些第_源極/沒極 區之間並具有位於該第—閘極之對義之複數個第一間隔 物，分別自該第一閘極向外延伸一第—寬度；而該n型金 氧半導體元件與該P型金氧半導體元件之另一具有較窄間 隔物者包括一第二閘極，位於對應之該些第二源極/汲極區 之間並具有位於該第二閘極之對稱側之第二間隔物，分別 自該第二閘極向外延伸一第二寬度，其中該第一寬度大體 大於該第二寬度。 5·如申請專利範圍第1項所述之半導體裝置，其中至 少該些第一源極/汲極區以及該些第二源極/汲極區之一包 0503-A30137TWFl/Shawn Chang 24 1265638 修正日期：94.12.28 第93136129財利說明書修正本 括鍺化石夕。 I 6·如申請專利範圍第1項所述之半導體裝置，其中至 夕"亥些第一源極/汲極區以及該些第二源極/汲極區之一包 括碳化發。 7·如申請專利範圍第6項所述之半導體裝置，其中至 少该些第一源極/汲極區以及該些第二源極/汲極區之一包 括鍺化石夕。 8·如申請專利範圍第1項所述之半導體裝置，其中該 基底具有<11〇>之結晶方向。 9·如申請專利範圍第1項所述之半導體裝置，其中該 基底具有<1〇〇>之結晶方向。 10·如申請專利範圍第1項所述之半導體裝置，其中該 基底為絕緣層上覆石夕（silicon on insulator)基底。 U·如申請專利範圍第1項所述之半導體裝置，其中該 基底為塊狀矽(bulk silicon)基底。 12·如申請專利範圍第1項所述之半導體裝置，其中至 少該些第一源極/汲極區以及該些第二源極/汲極區之一包 括應變（strained)之源極/汲極區。 13·如申請專利範圍第2項所述之半導體裝置，其中至 少該些第一源極/汲極區以及該些第二源極/汲極區之一包 括應變之源極/汲極區。 14.如申請專利範圍第3項所述之半導體裝置，其中至 少該些第一源極/汲極區以及該些第二源極/汲極區之一包 括應變之源極/汲極區。 〇503-A30137TWFl/Shawn Chang 25 1265織，_書修正本 修正日期：94.12.28 15·如申请專利範圍第1項所述之半導體裝 刻停止層，位於該p型金氧半導體元件與該^^型金氧 半V體元件上，以施加一第一應力於該些第一源極/汲極區 以及施加一第二應力該些第二源極/汲極區。 16· —種半導體裝置，包括： 一隔離區，位於一基底内； 一 N型金氧半導體元件(NM〇s)，位於該基底表面之一 部份上；以及 、一 P型金氧半導體元件(PM0S)，位於該基底表面之一 邻伤上與該N型金氧半導體元件之間為該隔離區所隔離； 其中該N型金氧半導體元件與該p型金氧半導體元件 之一包括： 複數個第-源極/汲極區部份位於該基底之表面内；以 及 第閘極，位於該些第一源極/汲極區之間並具有高 出該基底之表面之一第一閘極高度； 其中該N型金氧半導體元件與該p型金氧半導·體元件 之另一包括： 複數個第二源極/汲極區部份位於該基底之表面内，以 及 第一閘極，位於該些第二源極/汲極區之間並具有高 出該，底之表，之-第二間極高度，其中該第—閘極高度 與該弟二閘極高度大體不相同。 17·如申4專利範圍第16項所述之半導體裝置，其中 0503-A30137TWFl/Shawn Chang 1265638 第93136129號專利說明書修正本 修正日期：94.12.28 該N型金氧半導體元件與該p型金氧半導體元件之一具有 較寬間隔物者包括複數個第一間隔物，位於一對應閑極之 對稱側並分別自該對應閘極向外延伸一第一寬度；而該N 型金氧半導體元件與該p型金氧半導體元件之另一具有較 窄間隔物者包括複數個第二間隔物，位於一對應閘極之對 稱側並分別自該對應閘極向外延伸一第二寬度，其中該第 一寬度大體大於該第二寬度。 Λ 18·如申請專利範圍第16項所述之半導體裝置，其中 至少該些第一源極/汲極區以及該些第二源極/汲極區之一 包括鍺化石夕。 19·如申請專利範圍第16項所述之半導體裝置，其中 至少該些第一源極/汲極區以及該些第二源極/汲極區之一 包括碳化石夕。 20·如申請專利範圍第19項所述之半導體裝置，其中 至少該些第一源極/汲極區以及該些第二源極/汲極區之一 包括錯化石夕。 21·如申請專利範圍第16項所述之半導體裝置，其中 該基底具有<11〇>之結晶方向。 22·如申請專利範圍第μ項所述之半導體裝置，其中 該基底具有<1〇〇>之結晶方向。 23·如申請專利範圍第16項所述之半導體裝置，其中 吞亥基底為絕緣層上覆石夕（silic〇n on insuiat〇r)基底。 24·如申請專利範圍第16項所述之半導體裝置，其中 該基底為塊狀矽(bulk silicon)基底。 0503.A30137TWF1/Shawn Chang 27 1265織 6129 號專利說明書修正本 修正日期：94.12.28 ‘ 25·如申睛專利範圍第16項所述之半導體裝置，其中 至少該些第一源極/汲極區以及該些第二源極/汲極區之一 包括應變（strained)之源極/没極區。 26·如申請專利範圍第17項所述之半導體裝置，其中 至少該些第一源極/汲極區以及該些第二源極/汲極區之一 包括應變之源極/汲極區。 27·如申請專利範圍第16項所述之半導體裝置，更包 括一蝕刻停止層，位於該P型金氧半導體元件與該^^型金 氧半導體元件上，以施加一第一應力於該些第一源極/汲極 區以及施加一第二應力該些第二源極/汲極區。 28· —種半導體裝置，包括： 一隔離區，位於一基底内； 一 N型金氧半導體元件(NM〇s)，位於該基底表面之一 部份上；以及 一 P型金氧半導體元件(PM〇S)，位於該基底表面之一 部伤上’與該N型金氧半導體元件之間為該隔離區所隔離; 其中該N型金氧半導體元件與該p型金氧半導體元件 之一包括·· 複數個弟一源極/沒極區部份位於談基底之表面内； 一第一閘極，位於該些第一源極/汲極區之間；以及 複數個第一間隔物，位於該第一閘極之對稱側並分別 自該第一閑極向外延伸一第一寬度； 其中該N型金氧半導體元件與該p型金氧半導體元件 之另一包括： 0503- A30137T WF1 /Shawn Chang Ϊ265638 第93136129號專利說明書修正纟 、— 修正日期·· 94.12.28 =個第二源極/祕區部份位於該基底之表面内； 閘極>f立於该些第二源極/汲極區之間；以及 =數個第二間隔物，位於該第二_之對稱側並分別 第Γί:閑極向外延伸一第二寬度，其中該第-寬度與該 弟一見度大體不相同。 小f·如★申請專利範圍第28項所述之半導體裝置，其中 至夕5亥些第—源極/祕區以及該些第二源極 包括鍺化矽。 I 30·如申請專利範圍第28項所述之半導體裝置，其中 至少該些第一源極/汲極區以及該些第二源極/汲極區之一 包括碳化石夕。 31.如申請專利範圍第3〇項所述之半導體裝置，其中 至少該些第一源極/汲極區以及該些第二源極/汲極區之一 包括鍺化矽。 32·如申請專利範圍第28項所述之半導體裝置，其中 該基底具有<11〇>之結晶方向。 33·如申請專利範圍第28項所述之半導體裝置，其中 忒基底具有<1〇〇>之結晶方向。 34·如申請專利範圍第28項所述之半導體裝置，其中 口亥基底為絕緣層上覆石夕（silicon on insulator)基底。 35·如申請專利範圍第28項所述之半導體裝置，其中 該基底為塊狀矽(bulk silicon)基底。 36·如申請專利範圍第28項所述之半導體裝置，其中 至少該些第一源極/汲極區以及該些第二源極/汲極區之一 29 〇503.A30137TWFl/Shawn Chang 第3 §6129號專利說明書修正本 修正日期：94.12.28 包括應變（strained)之源極/汲極區。 37·如申請專利範圍第28項所述之半導體裝置，更包 括一蝕刻停止層，位於該P型金氧半導體元件與該]^型金 氧半導體元件上，以施加一第一應力於該些第一源極/汲極 區以及施加一第二應力該些第二源極/汲極區。 38· —種半導體裝置，包括·· 一隔離區’位於一基底内； 一 N型金氧半導體元件(NM〇s)，位於該基底表面之一 部份上；以及 一 P型金氧半導體元件(PM0S)，位於該基底表面之一 邛伤上兵該N型金氧半導體元件之間為該隔離區所隔離； 其中該N型金氧半導體元件與該p型金氧半導體元件 之一包括以下之一： ，數個第一源極/汲極區，部份位於該基底之表面内， 該些第一源極/汲極區包括碳化矽；以及 不旻數個第一源極/汲極區，部份位於該基底之表面内， 該些第一源極/汲極區包括鍺化石夕； 其中該N型金氧半導體元件與該p型金氧半導體元件 之另一包括以下之一： 〃第二源極/汲極區’部份位於該基底之表面内， 該些第二源極/>及極區包括碳切而該些第—源極^㈣ 包括錯化石夕； 稷數個第二源極/沒極區，部份位於該基底之表面内， 該些第二齡邊純包括鍺切而該些第—賴/沒極區 0503-A30137TWFl/Shawn Chang ' 1265獅6129號專; -利說明書修正本 包括奴化梦；以及 修正日期：94,12.28 複數個第二源極/汲極區，部份位於該基底之表面内， 該些第二源極/汲極區不包括碳化矽與鍺化矽。 39.如申清專利範圍第38項所述之半導體裝置，其 該些第-源極/汲極區陷於該基底之表面内，而該些I 極/汲極區高出於該基底之表面。 6、 40.如申請專利範圍第38項所述之半導體裝置，其 該N型金氧半導體元件與射型金氧半導體元件之一^ 車乂見間Ik物者包括-第-閘極，位於對應之該些第—源
    及極區之間並具有位於該第—閘極之對稱側之複數個第^ 間隔物，分別自該第一閘極向外延伸一第一寬度；而該 型金氧半導體元件與該p型金氧半導體元件之另—且有細 窄間隔物者包括-第二閘極，位於對應之該些第二源極^ 極區之間並具有⑽該第二閘極之對稱側之第二間隔物， 分別自該第二閘極向外延伸一第二寬度，其中該第一寬产 大體大於該第二寬度。 又
    41·如申明專利範圍第38項所述之半導體裝置，其中 至少該些第-祕續極區以及該些第二雜/汲極區ς 一 包括應變(strained)之源極/汲極區。 42.如申請專利範圍帛38項所述之半導體裝置，更包 括-侧停止層，位於該！>型金氧半導體元件與❹型金 氧半導體元件上’以施加-第—應力於該㈣―源極/没極 區以及施加一第二應力該些第二源極/汲極區。 43·-種半導體裝置之製造方法，包括下列步驟： 0503-A30137TWFl/Shawn Chang 31 1265鳳 29號專利說明書修正本 修正日期：94.12 μ 於一基底内形成一隔離區 形成一 Ν型金氧半導體元件(NM0S)於該基底之部份 表面上；以及 形成一 P型金氧半導體元件(PM〇S)於該基底之部份表 面上’藉由該隔離區與該N型金氧半導體元件(NMOS)相互 分隔； 其中該N型金氧半導體元件與該p型金氧半導體元件 之一包括以下之一： 複數個第一源極/汲極區陷入於該基底之表面内； 複數個第一源極/汲極區高出該基底之表面；以及 其中該N型金氧半導體元件與該p型金氧半導體元件 之另一包括以下之一： 複數個第二源極/汲極區陷入於該基底之表面内，其中 該弟一源極/没極區高出於該基底之表面； 複數個第二源極/没極區高出該基底之表面，其中第一 源極/没極區陷入於該基底之表面内；以及 複數個第二源極/汲極區大體於該基底之表面共平面。 44·如申請專利範圍第43項所述之半導體裝置之製造 方法，其中該N型金氧半導體元件與該p型金氧半導體元 件中之較高者包括一第一閘極，位於對應之該些第一源極/ 汲極區間並具有高於該基底之表面之一第一高度；而該N 型金氧半導體元件與該P型金氧半導體元件中之較低者包 括一第二閘極，位於對應之該些第二源極/汲極區之間並具 有高於該基底之表面之一第二高度，其中該第一高度大體 0503-A30137TWFl/Shawn Chang 32 修正日期：94.12.28 1265^53.8.^. 1^1^6129號專利說明書修正本 高於該第二高度。 45·如申請專利範圍第43項所述之半導體裝置之製造 方法’其中該N型金氧半導體元件與該p型金氧半導體元 件之一具有較寬間隔物者包括一第一閘極，位於對應之該 些第一源極/汲極區之間並具有位於該第一間極之對稱侧 之袓數個弟一間隔物，分別自該第一閘極向外延伸一第一 寬度；而該N型金氧半導體元件與該p型金氧半導體元件 之另一具有較窄間隔物者包括一第二閘極，位於對應之該 些第二源極/汲極區之間並具有位於該第二閘極之對稱侧 之第二間隔物，分別自該第二閘極向外延伸一第二寬度， 其中該第一寬度大體大於該第二寬度。 46·—種積體電路裝置，包括·· 複數個半導體裝置，分別包括·· 一隔離區’位於一基底内； 一 N型金氧半導體元件(NM〇s)，位於該基底表面之一 部份上；以及 一 P型金氧半導體元件(PMOS)，位於該基底表面之一 部份上，與該N型金氧半導體元件之間為該隔離區所隔離； 其中該N型金氧半導體元件與該p型金氧半導體元件 之一包括以下之一： 複數個第一源極/沒極區陷入於該基底之表面内； 複數個第一源極/汲極區高出談基底之表面；以及 其中該N型金氧半導體元件與該P型金氧半導體元件 之另一包括以下之一： 0503-A30137TWFl/Shawn Chang 33 1265灘 6129號專利說明書修正本 修正日期：94.12.28 複數個第二源極/汲極區陷入於該基底之表面内，其中 該第二源極以及極區高出於該基底之表面； 複數個第二源極/汲極區高出該基底之表面，其中第一 源極/汲極區陷入於該基底之表面内；以及 複數個第二源極/汲極區大體於該基底之表面共平面。 47·如申請專利範圍第46項所述之積體電路裝置，其 中具有陷入於該基底之表面内之該些源極/汲極區之該些 半導體元件包括： 該N型金氧半導體元件與該p型金氧半導體元件中之 較高者包括一第一閘極，位於對應之該些第一源極/汲極區 間並具有高於該基底之表面之一第一高度；以及 該N型金氧半導體元件與該P型金氧半導體元件中之 較低者包括一第二閘極，位於對應之該些第二源極/汲極區 之間並具有高於該基底之表面之一第二高度，其中該第一 南度大體南於該第二高度。 48·如申請專利範圍第46項所述之積體電路裝置，其 中具有陷入於該基底之表面内之該些源極/汲極區之該些 半導體裝置包括： 該N型金氧半導體元件與該P型金氧半導體元件之一 具有較寬間隔物者包括一第一閘極，位於對應之該些第一 源極/没極區之間並具有位於該第一閘極之對稱側之複數 個第一間隔物，分別自該第一閘極向外延伸一第一寬度； 而該N型金氧半導體元件與該P型金氧半導體元件之另一 具有較窄間隔物者包# 一第二閘極’位於對應之該些第二 0503-A30137TWFl/Shawn Chang 34 1265638 第93136129號專利說明書修正本 修正曰期·· 94.12.28 源極/汲極區之間並具有位於該第二閘極之對稱侧之第二 間隔物，分別自該第二閘極向外延伸一第二寬度，其中該 第一寬度大體大於該第二寬度。 0503-A30137TWFl/Shawn Chang 35 1265第61_虎專利說明書修正本 修正曰期：w source/drain regions recessed within the surface wherein the first source/drain regions extend from the surface; (2) second source/drain regions extending from the surface wherein the first source/drain regions are recessed within the surface; and (3) second source/drain regions substantially coplanar with the surface. 七、指定代表圖·· (一） 本案指定代表圖為··第（1)圖。 (二) 本代表圖之元件符號簡單說明： 104〜基底； 108〜隔離結構； 120、160〜閘介電層； 128、168〜閘接觸物； 144〜經填滿之四陷； 150、178〜輕摻雜區； 152〜接觸物； 1〇〇〜半導體裝置； 106〜基底之表面； 112〜p通道金氧半導體元件； 116〜η通道金氧半導體元件； 124、164〜閘電極； 132、172〜間隔物； 134、 174〜間隔物之第一膜層 135、 175〜間隔物之第二膜層 136、 176〜源極/汲極區； 148〜摻雜輪靡； 151、179〜重摻雜區； 180〜ρ型摻雜區； ΗΡ、ΗΝ〜閘介電層、閘電及與閘接觸物之結合高度； Wp、wN〜間隔物之寬度。 八、本案若有化學式時，請揭示最能顯示發明特徵的化學式 0503-A30137TWFl/Shawn Chang
TW093136129A 2003-11-25 2004-11-24 Integrated circuit device, semiconductor device and fabrication method thereof TWI265638B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/722,218 US7545001B2 (en) 2003-11-25 2003-11-25 Semiconductor device having high drive current and method of manufacture therefor

Publications (2)

Publication Number Publication Date
TW200518350A TW200518350A (en) 2005-06-01
TWI265638B true TWI265638B (en) 2006-11-01

Family

ID=34591983

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093136129A TWI265638B (en) 2003-11-25 2004-11-24 Integrated circuit device, semiconductor device and fabrication method thereof

Country Status (2)

Country Link
US (1) US7545001B2 (zh)
TW (1) TWI265638B (zh)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7456476B2 (en) 2003-06-27 2008-11-25 Intel Corporation Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication
US6909151B2 (en) 2003-06-27 2005-06-21 Intel Corporation Nonplanar device with stress incorporation layer and method of fabrication
US7217611B2 (en) * 2003-12-29 2007-05-15 Intel Corporation Methods for integrating replacement metal gate structures
JP2005286341A (ja) 2004-03-30 2005-10-13 Samsung Electronics Co Ltd 低ノイズ及び高性能のｌｓｉ素子、レイアウト及びその製造方法
US7154118B2 (en) 2004-03-31 2006-12-26 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
US7361973B2 (en) * 2004-05-21 2008-04-22 International Business Machines Corporation Embedded stressed nitride liners for CMOS performance improvement
JP4837902B2 (ja) * 2004-06-24 2011-12-14 富士通セミコンダクター株式会社 半導体装置
US7042009B2 (en) 2004-06-30 2006-05-09 Intel Corporation High mobility tri-gate devices and methods of fabrication
US7348284B2 (en) 2004-08-10 2008-03-25 Intel Corporation Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow
US7195983B2 (en) * 2004-08-31 2007-03-27 Freescale Semiconductor, Inc. Programming, erasing, and reading structure for an NVM cell
US7422946B2 (en) 2004-09-29 2008-09-09 Intel Corporation Independently accessed double-gate and tri-gate transistors in same process flow
US7361958B2 (en) * 2004-09-30 2008-04-22 Intel Corporation Nonplanar transistors with metal gate electrodes
US20060086977A1 (en) 2004-10-25 2006-04-27 Uday Shah Nonplanar device with thinned lower body portion and method of fabrication
US7518196B2 (en) 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US20060202266A1 (en) 2005-03-14 2006-09-14 Marko Radosavljevic Field effect transistor with metal source/drain regions
US7320921B2 (en) * 2005-03-22 2008-01-22 Taiwan Semiconductor Manufacturing Company, Ltd. Smart grading implant with diffusion retarding implant for making integrated circuit chips
US7282402B2 (en) * 2005-03-30 2007-10-16 Freescale Semiconductor, Inc. Method of making a dual strained channel semiconductor device
US7498642B2 (en) * 2005-04-25 2009-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Profile confinement to improve transistor performance
US7858481B2 (en) 2005-06-15 2010-12-28 Intel Corporation Method for fabricating transistor with thinned channel
US7547637B2 (en) 2005-06-21 2009-06-16 Intel Corporation Methods for patterning a semiconductor film
US20060284249A1 (en) * 2005-06-21 2006-12-21 Chien-Hao Chen Impurity co-implantation to improve transistor performance
US7279375B2 (en) 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
US7402875B2 (en) 2005-08-17 2008-07-22 Intel Corporation Lateral undercut of metal gate in SOI device
US7479421B2 (en) * 2005-09-28 2009-01-20 Intel Corporation Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby
US20070090416A1 (en) 2005-09-28 2007-04-26 Doyle Brian S CMOS devices with a single work function gate electrode and method of fabrication
US7485503B2 (en) 2005-11-30 2009-02-03 Intel Corporation Dielectric interface for group III-V semiconductor device
US7498211B2 (en) * 2005-12-28 2009-03-03 Intel Corporation Independently controlled, double gate nanowire memory cell with self-aligned contacts
US7592213B2 (en) 2005-12-29 2009-09-22 Intel Corporation Tensile strained NMOS transistor using group III-N source/drain regions
US20070152266A1 (en) * 2005-12-29 2007-07-05 Intel Corporation Method and structure for reducing the external resistance of a three-dimensional transistor through use of epitaxial layers
WO2007126495A1 (en) * 2006-03-31 2007-11-08 Advanced Micro Devices, Inc. Technique for providing stress sources in transistors in close proximity to a channel region by recessing drain and source regions
DE102006015077B4 (de) * 2006-03-31 2010-12-23 Advanced Micro Devices, Inc., Sunnyvale Transistor mit abgesenkten Drain- und Source-Gebieten und Verfahren zur Herstellung desselben
JP2007281181A (ja) * 2006-04-06 2007-10-25 Elpida Memory Inc 半導体装置の製造方法
US8076189B2 (en) * 2006-04-11 2011-12-13 Freescale Semiconductor, Inc. Method of forming a semiconductor device and semiconductor device
DE102006019937B4 (de) * 2006-04-28 2010-11-25 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines SOI-Transistors mit eingebetteter Verformungsschicht und einem reduzierten Effekt des potentialfreien Körpers
US7741699B2 (en) * 2006-06-09 2010-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having ultra-shallow and highly activated source/drain extensions
US7560758B2 (en) * 2006-06-29 2009-07-14 International Business Machines Corporation MOSFETs comprising source/drain recesses with slanted sidewall surfaces, and methods for fabricating the same
US7473594B2 (en) * 2006-07-25 2009-01-06 International Business Machines Corporation Raised STI structure and superdamascene technique for NMOSFET performance enhancement with embedded silicon carbon
US8143646B2 (en) 2006-08-02 2012-03-27 Intel Corporation Stacking fault and twin blocking barrier for integrating III-V on Si
CN100568468C (zh) * 2006-10-24 2009-12-09 联华电子股份有限公司 半导体元件及其制造方法
JP5380827B2 (ja) 2006-12-11 2014-01-08 ソニー株式会社 半導体装置の製造方法
US7968952B2 (en) * 2006-12-29 2011-06-28 Intel Corporation Stressed barrier plug slot contact structure for transistor performance enhancement
US8536619B2 (en) * 2007-02-05 2013-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Strained MOS device and methods for forming the same
DE102007015504B4 (de) * 2007-03-30 2014-10-23 Advanced Micro Devices, Inc. SOI-Transistor mit Drain- und Sourcegebieten mit reduzierter Länge und einem dazu benachbarten verspannten dielektrischen Material und Verfahren zur Herstellung
US20080303060A1 (en) * 2007-06-06 2008-12-11 Jin-Ping Han Semiconductor devices and methods of manufacturing thereof
US8329541B2 (en) * 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
JP5203669B2 (ja) * 2007-10-22 2013-06-05 株式会社東芝 半導体装置およびその製造方法
EP2070533B1 (en) * 2007-12-11 2014-05-07 Apoteknos Para La Piel, s.l. Use of a compound derived from P-hydroxyphenyl propionic acid for the treatment of psoriasis
KR100949804B1 (ko) * 2007-12-14 2010-03-30 한국전자통신연구원 자기장 감지소자
US8362566B2 (en) 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
US20100001317A1 (en) 2008-07-03 2010-01-07 Yi-Wei Chen Cmos transistor and the method for manufacturing the same
DE102008035816B4 (de) * 2008-07-31 2011-08-25 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG, 01109 Leistungssteigerung in PMOS- und NMOS-Transistoren durch Verwendung eines eingebetteten verformten Halbleitermaterials
US20100038715A1 (en) * 2008-08-18 2010-02-18 International Business Machines Corporation Thin body silicon-on-insulator transistor with borderless self-aligned contacts
WO2010049086A2 (en) * 2008-10-31 2010-05-06 Advanced Micro Devices, Inc. Recessed drain and source areas in combination with advanced silicide formation in transistors
DE102008054075B4 (de) 2008-10-31 2010-09-23 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit Abgesenktem Drain- und Sourcebereich in Verbindung mit einem Verfahren zur komplexen Silizidherstellung in Transistoren
JP5420345B2 (ja) * 2009-08-14 2014-02-19 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8492839B2 (en) * 2010-08-24 2013-07-23 International Business Machines Corporation Same-chip multicharacteristic semiconductor structures
US8723177B2 (en) 2011-12-06 2014-05-13 Globalfoundries Inc. Electrical test structure for devices employing high-k dielectrics or metal gates
US9093303B2 (en) * 2012-07-19 2015-07-28 Texas Instruments Incorported Spacer shaper formation with conformal dielectric film for void free PMD gap fill
JP5944266B2 (ja) * 2012-08-10 2016-07-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
EP3393966B1 (en) * 2015-12-23 2021-10-27 Danmarks Tekniske Universitet A method for manufacturing a hollow mems structure
CN108231766B (zh) * 2016-12-14 2020-11-27 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
JP2019091799A (ja) * 2017-11-14 2019-06-13 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN113491007A (zh) * 2019-03-11 2021-10-08 Hrl实验室有限责任公司 在金属嵌入式芯片组件(meca)处理期间保护晶粒的方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0824171B2 (ja) * 1990-05-02 1996-03-06 三菱電機株式会社 半導体記憶装置およびその製造方法
EP0875931B1 (de) * 1997-04-29 2006-06-14 Infineon Technologies AG Verfahren zur Herstellung einer CMOS-Schaltungsanordnung
US6187641B1 (en) * 1997-12-05 2001-02-13 Texas Instruments Incorporated Lateral MOSFET having a barrier between the source/drain region and the channel region using a heterostructure raised source/drain region
US5963803A (en) * 1998-02-02 1999-10-05 Advanced Micro Devices, Inc. Method of making N-channel and P-channel IGFETs with different gate thicknesses and spacer widths
US6348390B1 (en) * 1998-02-19 2002-02-19 Acer Semiconductor Manufacturing Corp. Method for fabricating MOSFETS with a recessed self-aligned silicide contact and extended source/drain junctions
US6274894B1 (en) * 1999-08-17 2001-08-14 Advanced Micro Devices, Inc. Low-bandgap source and drain formation for short-channel MOS transistors
US6194258B1 (en) * 2000-01-18 2001-02-27 Taiwan Semiconductor Manufacturing Company Method of forming an image sensor cell and a CMOS logic circuit device
JP3678661B2 (ja) * 2001-03-08 2005-08-03 シャープ株式会社 半導体装置
US6621131B2 (en) 2001-11-01 2003-09-16 Intel Corporation Semiconductor transistor having a stressed channel
US6524938B1 (en) * 2002-02-13 2003-02-25 Taiwan Semiconductor Manufacturing Company Method for gate formation with improved spacer profile control
KR100438788B1 (ko) * 2002-06-12 2004-07-05 삼성전자주식회사 반도체 장치 및 그의 제조방법
US6812086B2 (en) * 2002-07-16 2004-11-02 Intel Corporation Method of making a semiconductor transistor
US6921913B2 (en) * 2003-03-04 2005-07-26 Taiwan Semiconductor Manufacturing Co., Ltd. Strained-channel transistor structure with lattice-mismatched zone
US6955952B2 (en) * 2003-03-07 2005-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Strain balanced structure with a tensile strained silicon channel and a compressive strained silicon-germanium channel for CMOS performance enhancement
US6902962B2 (en) * 2003-04-04 2005-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon-on-insulator chip with multiple crystal orientations
US20040262683A1 (en) * 2003-06-27 2004-12-30 Bohr Mark T. PMOS transistor strain optimization with raised junction regions
US7101742B2 (en) * 2003-08-12 2006-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel complementary field-effect transistors and methods of manufacture
US7057216B2 (en) * 2003-10-31 2006-06-06 International Business Machines Corporation High mobility heterojunction complementary field effect transistors and methods thereof

Also Published As

Publication number Publication date
US20050110082A1 (en) 2005-05-26
US7545001B2 (en) 2009-06-09
TW200518350A (en) 2005-06-01

Similar Documents

Publication Publication Date Title
TWI265638B (en) Integrated circuit device, semiconductor device and fabrication method thereof
US20230307455A1 (en) Replacement metal gates to enhance transistor strain
TWI579925B (zh) 半導體結構及其製造方法
TWI285951B (en) Complementary field-effect transistors and methods of manufacture
TWI375329B (en) Body-tied, strained-channel multi-gate device and methods of manufacturing same
TWI230460B (en) Gate-induced strain for MOS performance improvement
TWI223449B (en) Strained-channel transistor structure with lattice-mismatched zone and fabrication method thereof
TWI295069B (en) Method of manufacturing a microelectronic device with electrode perturbing sill
CN103855032B (zh) 半导体器件的制造方法和用于半导体器件的装置
TW201242022A (en) Transistors with high concentration of boron doped germanium
CN106571340A (zh) 应变纳米线cmos器件和形成方法
TWI505466B (zh) 用於進階互補式金屬氧化物半導體之單層摻雜物嵌入應力源
TW200908326A (en) Field effect transistor using carbon based stress liner
TW201010059A (en) Integrated circuits
TW200822361A (en) Improved CMOS devices with stressed channel regions, and methods for fabricating the same
TW201123277A (en) Methods for fabricating integrated circuit devices
KR20220021404A (ko) 나노시트 전계 효과 트랜지스터 디바이스 및 형성 방법
TW200845206A (en) Method for manufacturing insulated gate field effect transistor
TW200910467A (en) Strained channel transistor
TWI251291B (en) Methods for fabricating semiconductor devices
US20210375687A1 (en) Dual dopant source/drain regions and methods of forming same
TWI261323B (en) MOSFET device with localized stressor
TW200915478A (en) MOS transistors for thin SOI integration and methods for fabricating the same
TWI270146B (en) Semiconductor-on-insulator (SOI) strained active areas
US10304841B2 (en) Metal FinFET anti-fuse

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent