[go: up one dir, main page]

TWI265371B - Method of enhancing clear field phase shift masks by adding parallel line to phase 0 region - Google Patents

Method of enhancing clear field phase shift masks by adding parallel line to phase 0 region Download PDF

Info

Publication number
TWI265371B
TWI265371B TW091135795A TW91135795A TWI265371B TW I265371 B TWI265371 B TW I265371B TW 091135795 A TW091135795 A TW 091135795A TW 91135795 A TW91135795 A TW 91135795A TW I265371 B TWI265371 B TW I265371B
Authority
TW
Taiwan
Prior art keywords
phase
region
edge
phase region
critical
Prior art date
Application number
TW091135795A
Other languages
English (en)
Other versions
TW200301844A (en
Inventor
Todd P Lukanc
Christopher A Spence
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of TW200301844A publication Critical patent/TW200301844A/zh
Application granted granted Critical
Publication of TWI265371B publication Critical patent/TWI265371B/zh

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/30Alternating PSM, e.g. Levenson-Shibuya PSM; Preparation thereof
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

1265371 五、發明說明(i) 【發明所屬之技術領域】 本發明係有關於積體電路及其製造方法,尤指產生相 移位圖案:!以改善閘極、區域、結構以及需要次名^尺夺 (sub-nominal di men si on)膜層(1 ay er )之圖案 匕。 【先前技術】 半導體裝置或積體電路可包含有多數之裝置,如電 晶體。特大型積體電路(Ultra〜iarge ULSI)可包含有互補 金屬氧化半導體(CMOS)場效應 系統與製"造得於單一 I C上製造 少該1C裝置形體之尺寸,因而 目° 電晶體(F E T)。儘管習知之 多數之I C裝置,其仍需要減 得以增加單_ Ic上之農置數 為達到縮小IC裝Ϊ尺寸之—限制在於習知/ (1 ! thography )能力。微影係藉以將圖安 铽衫 轉換至f 一媒介之製程。習知Ic微影係y圖^自一媒. 應光阻(photoresist)。紫外光係透過—*用I外减(uv 至該光阻保在一 1C上產生裝置圖案化。一線或光罩投 受限於其印刷小尺寸特徵能力,例如接二知、义影製^ )感 線路或鬧極結構 點 般而言1習知微影製程(如投射 清槽 '多晶_ 最小尺寸之微小形體。解析度;遠 puv)微難術)並不具有足夠解析度與^ , 盈/1、々似·]、讲乂 1®^ . 子*石& Λ·、 ♦夕卜全复 而’該接點、意槽、閘極 斤不利 ~性、 之臨界尺禽聲。权 尺寸係攻故 透鏡像差、機械穩定、解★ 〜 〜些包八 一一.、. ........ 鮮析度〉可染卩且隐· ‘含有 1265371 五、發明說明(2) 所能達成之微小化程度。 例如一個積體電路設計形體尺寸約0 . 5微米或更小, 該光學微影技術之最佳解析度需要該透鏡系統一最大能得 到之數值孑L徑(n u m e r i c a 1 aperture, N A ) °當良好解析度 係獲取則上級焦距將無法獲得,反之亦然,因為該透鏡系 統電場深度係反比於該數值孔徑且該積體電路表面無法光 學性平整。因此,當最小可實行的尺寸於半導體製程中被 減小時,將達到習知光學平版印刷技術之限制。特別是當 最小尺寸接近0. 1微米時,傳統光學微影技術將無法有效 作。 為有效減小形體尺寸,積體電路製造建立一名稱”相 移位(p h a s e s h i f ΐ i n g )π之技術。於相移位中,由一光學 平版印刷光罩之兩相鄰半透明區域所產生之破壞性干擾係 用以在一光阻層上產生一未曝露區域。相移位利用光穿透 光罩樣品上半透明區域顯示一波形特徵現象,藉此該光自 該光罩材料透射之位相為該光經由該光罩材料移動距離之 函數。該距離係等於該光罩材料厚度。 相移位促使一光罩所產生之圖像品質增強。在該光阻 層上需求之未曝露區域能夠透過自具有該光穿透相鄰孔徑 〆 彼此相對1 8 0轉換之位相特性之相鄰透明區域之光線平擾 加以產生。藉由該穿透其中先線之破壞性干擾,一深暗、 未曝露區域將可形成於該光阻層沿該相移位區域邊緣。 相移位光罩係為熟知且早已應用於不同結構,係如Β. J . L i η於 1 9 9 3年 3月所提出"Phase-Shifting MasksGain _§
llii 92243.ptd 第6頁 1265371 五、發明說明(3) an Edge" , Circui t s a n d Devices, p p · 2 8 - 3 5 〇 於土 所描 述之結構係稱為交替相移位光罩(P h a s e s h i f t ή a s k i n g, PSM)〇 相移位光罩定義出一相移位區域以延伸至超越作用層 之作用區域。例如,通常該多晶系剩餘長度係由一電場或 修整光罩所定義。然而,該方法並非不具有其問題,例 如,當其自該相移位區域轉變至該電場光罩區域”位於相 移位光罩與電場光場間之校準補償可能導致於該多晶系線 路键結或:壓縮。再者,由於該電場光罩係用以印刷超越該 作用區域之多晶系之密集、狹窄線路,該電場光罩變成如 同該相移位光罩般關鍵性且精準的。 多晶奏之相移位圖案化佈局已被證明得為同時在製造 與促使微小線路及狹窄間距。該些項目可更加強化所需線 路寬度與間距:縮減,然而其可能存在一些風險與混亂。 習知利用相移位圖案化係藉由僅移位最小需求尺寸之 區域,通常該區域為該作用圖案之多晶系閘極或狹窄多晶 系(narrow poly)所完成。該遠離作用區域之圖案化多晶 系線路通常係以相似設計準則安排,俾使該圖案化多晶系 線路位於作用區域。如此,可使許多轉換位於該相移位圖 案化與二元圖案化(b i n a r y p a 11 e r n i n g )間。而轉換區域 可能導致線路寬度之損耗,並增加裝置之漏損量。 現今另一作為多晶系線路之相移位光罩(PSM)設計通 常重點在於藉由提供另一沿該閘極區域之相移位區域俾使 閘極(亦即該多晶系與作用層之交會處)縮減。其中之另一
92243.ptd 第7頁 1265371 五、發明說明(4)
PSM設計係美國專利 A.Spence(為本申請 罩之光學微影方法” 人。 第 5, 573,890號由 Christopher 之其中一位發明者)之”利用相移位光 所推述揭示,並讓渡至本申請之受讓 一增強相移位大、4_ / Λ ^ ^ 々决係發展用以減低該轉換區域並移動 該必區域遠離該作用、复 夕動 # 一 … 、、 用邊緣以加寬多晶系或多晶系圖案之角 洛之以減:或,免衝擊線路寬度該增強相移位方法 係如美國專利申請號第〇 9/7 72,5 7 7,於2〇〇^U 3〇日^
Todd Ρ· Lokanc(為太由咬 > 朴丄 ^ 丄, / 承申凊之其中一位發明者)提出,名為, 、移位光罩系統及其方法”所描述揭示,並讓渡至本申請 之受讓人,於此合併提出作為參考。
Lokanc之專利申請說明書中描述二元及相光罩定義出 圖案化之部分且必需具有良好控制之關鍵尺寸(最小線間 尺寸)(c r i 1: i c a 1 d i m e n s i ο n s,C}) s )。該相光罩基本具有 冗長狹窄開口以便於圖案化但該二元光罩具與微小線路同 樣之微小開口於分離及密集區域。如此,該二元光罩之圖 案化可能複雜且此製造窗技術有所限制。同時於該單純相 (simple phase)與增強相(enhanced phase)方法中’其兩 考之光罩係關鍵性真具有=同最佳照度及圖案化條件。 其它已知系統利用一節點為基礎(node based)之方 法取代一特定閘極(gate-speci f ic)方法以產生一相分 配,俾對所有最小多晶系所有幾何結構施以相位移(同時 於電場及閘極)。該節點基礎方法之二實例包含有例如: 於1 9 94年12月ώ Gal an等人所提出之,,Appl i cation of
1265371
92243.ptd 第9頁 1265371 五、發明說明(6) 邊緣。該線路寬度可相似於使用至該相邊界且足夠細薄以 不致直接印刷於晶圓上。 本發明之一典型實施例係有關於一種設計相移位光罩 方法。該方法可包含有:識別相移位光罩之第一相直域邊 緣,擴充該識別邊緣栢對側邊並與鄰近關鍵性多晶系區域 (c r i ΐ i c a 1 ρ ο 1 y r e g i ο η )之第一相區域側邊平行以定義出 一線路,以及形成一沿該第一相區域邊緣線路之非透明線 路,該線路係相對且平行至鄰近該關鍵性多晶系區域之該 第一相區域側邊。該第一相區域係位於鄰近一關鍵性多晶 ;、區域且該識別邊緣係非該第一相區域鄰關鍵性多晶系近 該多晶系區域之邊緣。 本發明另一典型實施例係有關一種產生相移位圖案之 方法,以改善閘極或其它層之圖案。該方法可包含··定義 關鍵性閘極區域,產生相區域於該關鍵性閘極區域之住一 側邊,分配相對祖極性至該關鍵性閘極相區域之任一側邊 上之相區域,籍由分配相極性增強相區:域,定義很可能發 生相轉、變之毁損區域,產生多邊形以定義其它邊緣與排除 該定義之毁損區域,建構一邊界區域於第一相區域夕卜侧以 形成一鉻邊緣,以及建構一邊界線路沿一第二相區域邊’ 緣。該第二相區域邊緣係相對且與該第二相區域鄰近該關 鍵性閘極五區域平行。 本發明之又一典型實施例係關於增強具有一沿0相區 域外側邊界線路透明電場相移位光罩。該方法包含有:分 配相極性至包含第一相區域與第二相區域之相區-域,定義
92243 .ptd 第 10 頁 1265371 五 、發明説明 (7) 該 分 配 相 區 咸之Ji慕 ,、建立第一邊界 圍繞 該第 一相 區域之 增 加 邊 緣 以及沿,該 第二相屋域邊緣 彤滅 一非 透明 線路。 該 第 二 相 區 域邊緣係 相對且與該弟二 相區 域:鄰 近一 關鍵性 多 晶 系 區 域 平行。 本 發 明 之又一典 型實施例係關於 一光 罩係 酉己置 用於積 體 電 路 製 程 。該光罩 可包含·豬由0相區域第一邊緣與 1 8 0相區域之第一邊緣所定義之關鍵性多晶系區段 ,——位 於 該 1 8 〇相區域之第二 二相邊緣外侧之鉻邊界,以及_ -隹於 該 0相暇域之一平行邊緣之非透明線路。該18 0相區 減之第 二 邊 緣 係 不 同於該18 0相區域之第一邊緣; '該平行邊緣係 不 同 於 0相區域之第- -邊緣。/ :' 本 發 明 之其靜特 攀與優點對於熟 悉_ 項技 藝者 檢視以 下 之 圖 式 % 詳細描述 與對應之申請專 利範 圍後 將變 得更為 明 顯 〇 ,.:.Γ [ 實 施 方 式 ] 第 1圖中顯示7流程圖1 0 0,用以 描述^ 一相 移位 光罩。 (PSM)與- '電場或修整光罩之組成或設計典型步驟 一::套 預 先 於 相 光 罩上所定 義之0相或1 8 0相 盒匣 用《 (boxes )識: 別 — 關 Μ 性 多晶糸區 段。該些0相或1 8 0相g盒匣 之產 生可藉 由 手 繪 、 利 用S、前可 獲得之軟體程式 、或 生成 一最 佳程式 以 定 義 該 盒厘。、 V:' 於 步 驟 1 1 0,一鉻邊界區域係形成於該相光罩外侧預 先 定 義 之 1 8 0相盒匣之1 8 0相盒匣邊緣 ,該 18 0相盒匣並来 定 義 曰 取 終 多晶秦圖 案化.。該鉻邊界 區域 可由 手繪 或利用
92243.ptd 第]1頁 1265371 五、發明說明(8) 一電腦軟體程式之任一者加以定義。其特點在於該鉻邊界 區域係可輕易檢閱該光罩且易於圖案化該項產生光罩之蝕 刻步驟。於步驟1 20,所有未定義之區域(無論於該最終圖 案或1 8 0相盒匣或鉻邊界區域)係定義多晶系為0相。 於步驟1 3 0,一非透明線路係附加至讓關鍵裡多晶系 區段之相對平行邊緣。附加此一非透明鍊路用以最小圖案 化之問題,例如像差及其它近似問題。 於步驟1 4 0,該鉻係圖案化且蝕刻於光罩上。當鉻部 份定義程序或該鉻圖:案化後,一阻層係塗覆且該阻層部分 選擇性移除於18 〇相部分所形成之k域。(於一典型實施 例中一超大型1 8 0相或一相#刻盒匣係定義為允許該阻層 被移除及蝕刻石英。該超大型阻層圖案覆蓋住鉻之任一開 口以避免蝕刻。一乾或濕蝕刻可用以於形Μ該1 8 0相區咸 時蝕刻該石英至更小厚度。該1 8 0相部分之形成與相蝕刻 盒匣將進一步描述於第2圖中。 1 -:? j ^ t 於步驟1 5 0,該修整〜光罩係形成有該蕞終多晶系圖案 化外側之鉻邊界區域之超大型形體開口。該修整光罩開口 超大型之原因在其尺寸區域係稍大於該邊界έ域。一典型 修整光罩係參照如第3圖所示。 r .. '… ..., 第2圖描述一相光罩2 0 0係參照第1圖所述利用該製程 ** - . 加以成形或設計之頂視圖。相光罩2 0 0包含有多晶系區域‘ 2 1 0、1 8 0相區域2 20、0相區域2 30、以友18 0相邊灰區域 2 4 0。多晶系區域2 1 0 (於第2圖中所描述之標記區域)係為 關鍵性多晶系區段。1 S0相區4 2 2 0與0栢區域230係有助豸
92243.ptd 第 12 f 1265371 五、發明說明(9) 定義多晶糸區域2 1 0並能釣豬由徒手或設定為用.以設計相 光罩之電腦軟體程式以生成該相光罩。1 8 0相邊界區城24 0 可形成於於該未定義有多晶系圖案之1 8 0相區域2 2 0之外側 邊緣所成」。 相光罩2 0 0亦可包含一定義於區域外側區域2 5 0。於一 典型實施例中,區域2 5 0 (如第2圖所描述之部分)係分配為 0相。 相蝕刻龛匡| 60 (如第2圖所描繪之粗體虛線)為用於 形成1 8 0相區域2 2 0所定義圖案之區域。:其特點在於該相钱 刻盒匣2 6 0位置係自我校準至該鉻圖案以避免該對應至該 原始鉻圖案冬钞刻圖案的遺忘。於另♦實施例中,其可能 促使該蝕刻輪廓部分地為鉻所覆蓋以部分地藏匿蝕刻輪 廓。該部分藏匿之飯刻輪廓係允許側:壁輪廓些許變化& 修整光罩開口 2 7 0 (如第2圖所描繪之標記線)於該電 場或修整光罩應用時定義出一曝露區域。一典型修整光罩 係對應至修整光罩開口 2 7 0係參照描述於第3圏。 相光罩2 0 0亦可包含非透明線路2 8 0位於該關鍵性多晶 系區域相對平行邊緣。添加非透明線路28 0有助於最小化, 例如像差及其它近似等圖案爭議。一修整光罩對應至相光 罩20 0可包含開口於非透明線路之擴充區域上。 第3鼠缚述一電場或修整光罩3 0 0頊視爾。惨整光罩 3 0 0係與第2圖所描述之机光罩2 0 0—起.用。修整光罩3 0 0 包含有對應至第2圖修整光罩開口 2 7 0之開口 31 0。 弟4圖描述多晶糸線路4 0 0其分離18 0¾目區域4 10及0相
92243.ptd 第13頁 1265371 五、發明說明(10) 區域4 2 0。一絡邊界4 3 0係位於沿1 8 0相區域4 1 0邊緣。一非 透明線路4 40係位於沿〇相區域4 2 0邊緣。藉由設置非透明 線路440或一虛線路於該〇相區域邊緣以加強對稱性,因 此、’可改善光罩產生。再者,該圖案可能對於像差及其它 像差較為不敏感。 非透明線路44 0能有助於避免像差衝擊或影響亦或臨 界尺寸(critical dimension, CD)之變化。非對稱圖案已 經發現對於像差情況敏感。再者,於修整相移位光罩 (trim phase shifting mask)之分離閘極(is〇iated eM计為非對稱性。幸運的是,添加非透明線路可 使得設計變得更加對稱,俾有效幫助避免修整相移位光罩 設計時分離閘極之昏眩情況。 該鉻邊界4 3 0之材料得包括任何非透明材質的材料。 其他任何為熟習滿足相需求之技術人士所熟悉得適於做為 非透明材料者均可被選為談鉻邊界4 3 0之材料。該鉻邊界 4 3 0得具有近似於一極小值閘極之寬度或介於該〇相°與ι8〇 相區域間的臨界閘極所形成之寬度。 ” 幸運地,參照先前圖式所描述之製程將可改善閘極寬 }控:制ί路端圖案解析度、以及該圖案化製程i窗。再 省,忒衣耘可最小化該轉換區域數量,俾使橋接 (|31'1(1§1112)或捏縮(穴1^上]^)得以可行。此外,該]程可 ::m t罩部分相似於該相光罩之關鍵部分二即於 该鉻光罩(或—溝槽中)有一相對狹窄開口。 性部分相似於該相光罩具有一優勢在於,使得該相=罩之
92243.ptd 第14頁 1265371 五、發明說明(11) 最佳照度狀況更近似或相同於該修整光罩。藉此,該操作 者不需致變設定(亦即數值孔徑、局部黏著、聚焦、或曝 光等)。 ί 當該典型實施例經由先前圖式所揭示及描述後現:在應 更為清晰,其應可理解的是該些實施例係僅為例# ★例 如,其餘之實,施態樣可包含不同用以產生。相移位區域之技 術。再者,本發明示並用以限定於一特定實施例,而可擴 充至不同修正、組舍與變更,而未脫離下述申請專利範圍 所涵蓋之精神與技術範疇。
92243.pid 第15頁 1265371 圖式簡單說明 【圖式簡單說明】 以下所述之典型實施例將參照對應之圖式,其中如相 同數字所表示之相同元件,以及: 第1圖為一用以說明依據本發明實施例形成一相移位 光罩之方法步驟流程圖; 第2圖為一依據本發明實施例之相移位光罩設計頂視 圖; 第3圖為一依據本發明實施例之利用第2圖中相移位光 罩設計之電場或修整光罩設計頂視圖;以及 第4圖為一用以說明依據本發明實施例中由多晶系線 路所分離之1 8 0相區域及一 0相區域之部分與對應之修整光 罩區塊示意圖。 200 相 光罩 210 多 晶 系 區 域 2 2 0、 410 1 8 0相區域 230、 420 0相區域 240 1 8 0相邊界區域 250 區 域 260 相 儀刻 盒匣 270 修 整 光 罩 開口 2 8 0、 440 非 透明 線路 3 00 修 整 光 罩 310 開 Ό 4 00 多 晶 系 線 路 兮30 鉻 邊界
92243.ptd 第16頁

Claims (1)

1265371 六、申請專利範圍 1 . 一種設計相移位光罩方法,係包括:@ 確認相移位光罩之第一相1域邊緣,該第一相區 域係位於鄰近之關鍵性多晶系區域,且該確認邊緣非 為鄰接該關鍵性多晶系區域之該第一相區域邊緣; 擴充相對且平行至鄰近於該關鍵隹多晶系區域之 第一相區域倒邊之該確認區域之一側以定義坦二線 路;以吞t 形成一非透明線路於沿該第一相區域邊緣相對且 平行至鄰近該關鍵性多晶系區域之該第一相區域侧邊 之線路上。 2 ·如申讀專利範圍第1項之方法,復包括: 石雀認一相移位光罩第二相區域之邊緣,該第二相 區域係隹於鄰近該關鍵性多晶系區域且該確認邊緣非 鄰近該關鍵性多晶系區域之第二相區域邊緣; 擴充該確認it緣以定義出一沿該第二相區域邊緣 之第二綵路;以及 形成鉻於該第二線路俾形成一鉻邊界沿該第二相 區域邊緣。 3.如申請專利範圍第1項之方法,復包括: 分配相極性至該第一相區域; 定義該第一相區域邊緣; 建立一圍繞該定義區域之邊界;以及 分酵區域於該所建立邊界之外側俾具有Q相(phase zero) °
92243.ptd 第17頁 1265371 六、申請專利範圍 4. 如申請專利範圍第3項之方法,其中,分配該第1相區 域與一第2相區域使彼此相差1 8 0度相角。 5. —種產生相移位圖案以改善閘極及其它層級圖案化之 方法,係包括: 定義關鍵性閘極區域; 產生相區域於該關鍵性閘極區域之任一侧; 分配相對相極性至該關鍵性閘極區域任一側之相 區域; 藉由分配相極性增強相區域; 定義相變換有可能發生之毀損區域; 產生多邊形以定義其餘邊緣且排除該所定義之毁 損區域; 建構一邊界區域於第一相區域外側以形成一鉻邊 緣;以及 建構一沿第二相區域邊緣之邊界線路,該邊緣係 相對且平行鄰近該關鍵性閘極區域之第二相區域側 邊。 6. 如申請專利範圍第5項之方法,復包括: 修正違反設計準則部分;以及 提供近似光學與相區域製程修正俾產生適合圖 案。 7. 如申請專利範圍第5項之方法,復包括: 產生一修整光罩以移除於該需求圖案外側之第一 相區域與第二相區域間的非需求圖案。
92243.ptd 第18頁 1265371 六、申請專利範圍 ............ 8. 如申請專利範圍第7項之方法,其中,該產生手段係由 超大型邊界與.毁損區域所完成。 9. 一種設定用於積體電路製程之光罩,該光罩係包括: 一關鍵性多晶系區段,其係由0相區域之第一邊緣 與1 8 0相區域乏第一邊緣所界定; 一鉻邊界區域,其係位於該180相區域之第二邊,緣 夕卜側,該1 8 0相區域之第二邊緣係不同於該1 8 0相區域 之第一邊緣,差中,該鉻邊界區域包含一非透明材 料;以及 …: V ' 一非透明線路,其係位於該0相區域之平行邊緣, 該平行邊緣係不同於該0相區域之第一邊緣。 1 0 .如申請專利範圍第9項之光罩,復包括: 一區域,其係於具有0相之定義區域外侧。
92243.ptd 第19頁
TW091135795A 2001-12-11 2002-12-11 Method of enhancing clear field phase shift masks by adding parallel line to phase 0 region TWI265371B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/016,702 US6675369B1 (en) 2001-12-11 2001-12-11 Method of enhancing clear field phase shift masks by adding parallel line to phase 0 region

Publications (2)

Publication Number Publication Date
TW200301844A TW200301844A (en) 2003-07-16
TWI265371B true TWI265371B (en) 2006-11-01

Family

ID=21778489

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091135795A TWI265371B (en) 2001-12-11 2002-12-11 Method of enhancing clear field phase shift masks by adding parallel line to phase 0 region

Country Status (9)

Country Link
US (1) US6675369B1 (zh)
EP (1) EP1454192B1 (zh)
JP (1) JP2005513519A (zh)
KR (1) KR100931707B1 (zh)
CN (1) CN100520575C (zh)
AU (1) AU2002357141A1 (zh)
DE (1) DE60226773D1 (zh)
TW (1) TWI265371B (zh)
WO (1) WO2003050617A2 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6534224B2 (en) * 2001-01-30 2003-03-18 Advanced Micro Devices, Inc. Phase shift mask and system and method for making the same
US6711732B1 (en) * 2002-07-26 2004-03-23 Taiwan Semiconductor Manufacturing Company Full sized scattering bar alt-PSM technique for IC manufacturing in sub-resolution era
US7149998B2 (en) * 2002-12-30 2006-12-12 Synopsys Inc. Lithography process modeling of asymmetric patterns
US7615318B2 (en) * 2004-10-22 2009-11-10 Freescale Semiconductor Inc. Printing of design features using alternating PSM technology with double mask exposure strategy
US8056026B2 (en) * 2008-12-14 2011-11-08 International Business Machines Corporation Determining manufacturability of lithographic mask by selecting target edge pairs used in determining a manufacturing penalty of the lithographic mask
US8056023B2 (en) * 2008-12-14 2011-11-08 International Business Machines Corporation Determining manufacturability of lithographic mask by reducing target edge pairs used in determining a manufacturing penalty of the lithographic mask

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3153230B2 (ja) 1990-09-10 2001-04-03 株式会社日立製作所 パタン形成方法
JP3334911B2 (ja) 1992-07-31 2002-10-15 キヤノン株式会社 パターン形成方法
JP3078163B2 (ja) 1993-10-15 2000-08-21 キヤノン株式会社 リソグラフィ用反射型マスクおよび縮小投影露光装置
US5573890A (en) 1994-07-18 1996-11-12 Advanced Micro Devices, Inc. Method of optical lithography using phase shift masking
US5619059A (en) 1994-09-28 1997-04-08 National Research Council Of Canada Color deformable mirror device having optical thin film interference color coatings
US5521031A (en) * 1994-10-20 1996-05-28 At&T Corp. Pattern delineating apparatus for use in the EUV spectrum
US6228539B1 (en) 1996-09-18 2001-05-08 Numerical Technologies, Inc. Phase shifting circuit manufacture method and apparatus
US5858580A (en) 1997-09-17 1999-01-12 Numerical Technologies, Inc. Phase shifting circuit manufacture method and apparatus
US5807649A (en) 1996-10-31 1998-09-15 International Business Machines Corporation Lithographic patterning method and mask set therefor with light field trim mask
US5780187A (en) 1997-02-26 1998-07-14 Micron Technology, Inc. Repair of reflective photomask used in semiconductor process
US6013399A (en) 1998-12-04 2000-01-11 Advanced Micro Devices, Inc. Reworkable EUV mask materials
JP3257593B2 (ja) * 1999-02-05 2002-02-18 日本電気株式会社 半導体装置の製造方法
JP3335138B2 (ja) * 1999-06-04 2002-10-15 キヤノン株式会社 露光方法、露光装置、およびデバイス製造方法
US6410193B1 (en) 1999-12-30 2002-06-25 Intel Corporation Method and apparatus for a reflective mask that is inspected at a first wavelength and exposed during semiconductor manufacturing at a second wavelength
JP2001228599A (ja) * 2000-02-21 2001-08-24 Matsushita Electric Ind Co Ltd 補助パターン生成方法および半導体マスクレイアウトパターンの自動生成方法
US6338922B1 (en) * 2000-05-08 2002-01-15 International Business Machines Corporation Optimized alternating phase shifted mask design

Also Published As

Publication number Publication date
EP1454192B1 (en) 2008-05-21
CN100520575C (zh) 2009-07-29
WO2003050617A3 (en) 2003-12-04
JP2005513519A (ja) 2005-05-12
EP1454192A2 (en) 2004-09-08
DE60226773D1 (de) 2008-07-03
CN1701279A (zh) 2005-11-23
US6675369B1 (en) 2004-01-06
WO2003050617A2 (en) 2003-06-19
KR20040065265A (ko) 2004-07-21
KR100931707B1 (ko) 2009-12-14
TW200301844A (en) 2003-07-16
AU2002357141A1 (en) 2003-06-23

Similar Documents

Publication Publication Date Title
US6251549B1 (en) Generic phase shift mask
JP2009288818A (ja) 位相0領域及び位相180領域の周辺の境界領域を用いてポジ型(CF:clearfield)位相シフトマスク(不透明な開口を有する透明な位相シフトマスク)の向上を図る方法
KR19980071555A (ko) 노광에 사용되는 포토마스크 및 그 생산 방법
US20090258302A1 (en) Sub-resolution assist feature of a photomask
TW557408B (en) Mask used in manufacturing highly-integrated circuit device, method of creating layout thereof, manufacturing method thereof, and manufacturing method for highly-integrated circuit device using the same
US6479196B2 (en) Generic phase shift masks
TWI265371B (en) Method of enhancing clear field phase shift masks by adding parallel line to phase 0 region
US6818358B1 (en) Method of extending the areas of clear field phase shift generation
US7354682B1 (en) Chromeless mask for contact holes
US7695872B2 (en) Continuous sloped phase edge architecture fabrication technique using electron or optical beam blur for single phase shift mask ret
TWI292510B (en) Patterning semiconductor layers using phase shifting and assist features
JP2009205146A (ja) フォトマスクの欠陥修正方法、フォトマスクの製造方法、位相シフトマスクの製造方法、フォトマスク、位相シフトマスク、フォトマスクセット及びパターン転写方法
WO2005103820A1 (ja) レベンソン型位相シフトマスク及びその製造方法
EP1454191B1 (en) Method of enhancing phase shift masks
JPH08106151A (ja) 位相シフト・マスクおよびその製造方法
KR0183852B1 (ko) 포토레지스트 열적흐름의 경계효과 보정방법
US6797438B1 (en) Method and enhancing clear field phase shift masks with border around edges of phase regions
JP2000235249A (ja) フォトリソグラフィのための正確に透過平衡された交互位相シフト・マスク
JP2005321699A (ja) 位相シフトマスクの製造方法
KR100546185B1 (ko) 반도체 소자의 패턴 형성 방법
JP2007233138A (ja) マスク、マスクの製造方法およびそのマスクを用いた半導体装置の製造方法
TWI298420B (en) Phase shift mask for ultra-small hole patterning
KR100588910B1 (ko) 반도체 소자의 하프톤 위상반전 마스크 제작 방법
JP2000214572A (ja) フォトマスク及びそれを備えた露光装置
KR20080030275A (ko) 반도체 소자의 위상 반전 마스크 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees