TWI264110B - Method of forming capacitor of semiconductor device - Google Patents

Description

1264110

域 五、發明說明（1) 【本發明所屬之技術領 本發明係關於一種 特別是關於一種形成半 嫁保漏電流特性和想要 【先前技術】 近來，由於半導體 度整合增快，單元晶胞 低。然而，儘管晶胞區 電容仍必須夠高，不得 錯誤之發生及更新時間 因此，即使具有半 用於動態隨機存取記憶 ，用沈積為二氣石夕曱 谷益之高度仍持續增高 。、如先前技術所習知 區域和介電材料之介帝 如介電之厚度）成反： ,又，氧化氮電容考 ^不小於256百萬位^、 因此’為了石霍保 笪人6 S保足夠之 寻；丨電膜作為介電鉍& 麸 ;丨电材料 …、η，由於三氧 只是Si〇A干 '化 U2介電膜（ 之充電Φ ☆ … 4上有其限制 形成半導體元件之電容器的方法 導體元件之電容器的方法 之充電電容。 製造技術 區大大地 之縮減， 少於每晶 之減少。 球形之電 體之一氧 院作為介 ，以確保 ’電容之 常數成比 之發展促使記憶 縮小，而操作電 操作記憶元件所 胞2 5 f F，才足以 極表面的立體儲 化氮電容器中， 電之氮化矽膜， 足夠之電容。 充電電容應與電 例，與電極間之 能同時 產品之 壓亦降 需之充電 防止讀取 存電極被 該電容器 氧化氮電 極之表面 空間（例 在確保下一代動態隨機存取記憶 所焦之充電電容上亦有其限制； 充電電容，三氧化二錫或二氧化 之電容器的發展有顯著的進步。 二紹介電膜之介電常數（ε ) 1 )的兩倍，並不夠高，在確保想 。因此，這樣的三氧化二鋁介電

第7頁 1264110

月匕有限度的作記憶體之電定哭认人 100奈米或更少線寬之全屬$ /的介電膜，運用一種具 人夕、呆見《鱼屬線路之製程。 匕外’儘管二氧化铪介電 ^ 從確保充電電容之_點炎善扠具有大約20之介電常數， 勢，然而，由；^ _，仆# ί ,比二氧化二鋁介電膜更具優 介電膜2之曰 |電膜之晶化溫度比三氧化二鋁 C程時’漏電流突然增加。因…前二氧化 兒族亚不容易應用到記憶體產品。 二^ ^上_述^因素，最近，已發展具有二元介電膜結構之 二，化釔/二氧化二鋁電容器，和具有三元介電膜結構之 恭铪/广氧化二鋁/二氧化铪電容器等之電容器，這些 】谷器之形成，係經由將一層三氧化二鋁膜製成薄板，並 略^生極低的漏電流準位，及一或兩層二氧化铃膜，其介 蒐#數比一氧化給膜更高。 曰 幻而’由於二氧化铪膜之晶化溫度比三氧化二鋁膜的 於化/m度更低’當上電極是由摻雜多晶矽所形成時，若實 也:溫度在攝氏7 5 0度或更高之高溫熱製程，或是當上電 2疋由金屬材料（例如氮化鈦）所形成時，實施一溫度在 鉍，=\度。或更南之高溫熱製程，仍有問題形成：二氧化 ^ ’I私胰又到晶化，而且雜質由上電極被擴散到介電膜， Q此漏電流增加。此時，當上電極是由摻雜多晶矽所形成 & ，雜貝為矽或摻雜物，當上電極是由包含於四氯化鈦之 I化鈦所形成時，雜質為氣離子。 因此’目W三氧化二鋁膜和二氧化铪膜，實際上難以

1264110 五、發明說明（3) 作為能獲得想要之漏電流特性和充電電容之介電膜。 【本發明之内容】 因此，本發明在解決前述發生於先前技術中的問題5 而本發明之一目的在提供一種半導體元件之電容器的方 法，能確保電容器充分之耐久性及想要之充電電容之獲

為了達成上述目的，故提供一種形成半導體元件之電 容器的方法，該方法包括以下步驟：在一具有儲存接觸節 點之半導體基板上形成一下電極，該下電極與儲存接觸節 點相連接；將所述之下電極電槳氮化處理，以在下電極之 表面形成第一氮化膜；在包含第一氮化膜之下電極上形成 一三氧化二鑭介電膜；將所述之三氧化二鑭介電膜電漿氮 化處理，以在三氧化二鑭介電膜上形成第二氮化膜；以 及，在包含第二氮化膜之三氧化二鑭介電膜上形成一上電 極 °

根據本發明，另提供一種形成半導體元件之電容器方 法，該方法包括以下步驟：在一具有儲存接觸節點之半導 體基板上形成一下電極，該下電極與儲存接觸節點相連 接；將所述之下電極電漿氮化處理，以在下電極之表面形 成第一氮化膜；依序將三氧化二鋁膜和三氧化二鑭介電膜 配置在包含第一氮化膜之下電極，以形成三氧化二鋁或三 氧化二鑭之二元介電膜結構；將所述之三氧化二鋁或三氧 化二鑭之二元介電膜結構電漿氮化處理，以在三氧化二鑭 介電膜之表面形成第二氮化膜；及在包含第二氮化膜之三

第9頁 1264110 五、發明說明（4) 氧化二鋁或三氧化二鑭之二元介電膜結構上形成一上電 才亟 ° 此外，本發明又提供一種形成半導體元件之電容器方 法，該方法包括以下步驟：在一具有儲存接觸節點之半導 體基板上形成一下電極，該下電極與儲存接觸節點相連 接；將所述之下電極電漿氮化處理，以在下電極之表面形 成第一氮化膜；依序將一下三氧化二鑭介電膜、三氧化二 鋁膜及上三氧化二鑭介電膜，配置在含有第一氮化膜之下 電極上，以形成三氧化二鑭/三氧化二鋁/三氧化二鑭之三 元介電膜結構；將所述之三氧化二鑭/三氧化二鋁/三氧化 二鑭之三元介電膜結構電漿氮化處理，用以在三氧化二鑭 介電膜之表面形成第二氮化膜；以及，在包含第二氮化膜 之三氧化二鑭/三氧化二鋁/三氧化二鑭之三元介電膜結構 上形成一上電極。 【本發明之實施方式】 以下，參照附加圖示說明本發明之具體實施例。 參照本發明之技術原理，本發明經由應用一氮化之三 氧化二鑭介電膜作為介電膜而形成一種電容器，用以克服 三氧化二铭膜之介電特性及二氧化給膜之熱穩定性之限 制。此外，當形成氮化之三氧化二鑭膜，經由在三氧化二 鑭膜沈積之後，將氮氣導入三氧化二鑭膜，在氨氮氣體環 境下，對三氧化二鑭膜之表面實施低溫電漿氮化處理，而 產生鑭-氧-氮鍵結。 在此情況下，由於三氧化二鑭膜之表面的氮化，三氧

第10頁 1264110 五、發明說明（5) 化二鑭膜本身之晶化溫度增加5而且也防止雜質由下電極 和上電極擴散到三氧化二鑭膜。 由於三氧化二鑭介電膜具有大約3 0之介電常數，本發 明中使用一氮化之三氧化二鑭介電膜可獲得所需的充電電 容，而且由於三氧化二鑭本身的晶化溫度增加，雜質被擴 散到三氧化二鑭膜之情況又被阻擂，因此即使在形成三氧 化二鑭介電膜之後由於半導體製程之特性，無可避免的需 要進行高溫熱製程，本發明之電容器亦可減少漏電流準 位，並且改善崩潰電壓特性。 因此，本發明可穩定地應用一三氧化二鑭介電膜於 256百萬位元或更多位元之超高整合產品的電容器，其中 使用一具有1 0 0奈米或更多線寬之金屬線路之製程。此 外，本發明也可將三氧化二鋁/三氧化二鑭之二元介電膜 結構或三氧化二鑭/三氧化二鋁/三氧化二鑭之三元介電膜 結構，應用到超高整合產品之電容器，凌駕三氧化二鑭單 一介電膜結構。 此外，本發明亦可提高電容器之使用壽命，而且即使 施行攝氏5 0 0度或更高溫之高溫熱製程，該電容器仍具有 良好之電的特性。 以下，參照第1至第5圖說明本發明之較佳具體實施例 之形成電容器的方法。在此，第1至第3圖為形成電容器之 製程的橫截面圖，第4A至第4D圖說明本發明之電漿氮化處 理製程，而第5圖係使用原子層沈積法或脈衝化學氣相沈 積法來沈積三氧化二鑭膜之方法示意圖。

第11頁 1264110 五、發明說明（6) 參照第1圖 之整個表面上形 底圖案（圖中未 介於中間之介電 用以讓基 觸孔，而 (例如下 在此 钽、鎢、 及鉑等群 下電極1 0 簡單之極 矽摻雜形 以確保獲 參照 板接合 形成一 電極1 0 ，下電 氮化鎢 組之一 之形狀 板結構 成，也 得較大 第2圖 此第一氮化膜1 2 沈積在第一氮化 成一三氧化二鑭 介電材料。 1 一介於中間夕人+ 今入 之"电膜2在半導體美；1 成，该介電骐係以 曰v妝基板1 顯示）所組成，以、诗Z屯日日肽和位元線之 膜2被蝕刻，以盍住底圖案。接著， 區或LPP曝光，接著至：：用來接觸孔， 儲存接觸節點3。再者一 ¥:膜被嵌進接 )报士 m 丹者，一電荷儲存電極 極ip由^以與儲存接觸節點3相連結。 ㈣係由摻雜多晶石夕或由氮 錄ΓΓ、舒、二氧化釕、銀、二^欽 種金屬材料所纟日士、 為η二::此外，雖然圖中顯示 二0柱狀、，、°構，下電極1 〇之形狀也可能是 '凹面結構。此外，當下電極1〇是由多： 可旎在下電極1 〇之表面形成半球體晶粒， 之充電電容。 下電極1 0之表面受到電漿氮化處理，因 ，其表面，成。其後，一三氧化二鑭膜被 膜12 ’接著受到電漿氮化處理，因此，形 介電膜20 ’其表面具有第二氮化膜22作為 此日守，實施電漿氮化處理以強化三氧化二鑭介電膜2 〇 之耐熱性，並且防止雜質穿透到已經在腔體中進行電漿氮 化處理5到3 0 0秒之三氧化二鑭介電膜2〇。在包含氨、氮及 氮/氫等之氣體群組的環境下，以攝氏2〇〇至5〇〇度之溫 度，大約為0.1至10陶爾之壓力，在腔體中實施5至3〇〇秒

1264110 五、發明說明（7) 的電漿氮化處理製程，白熱光放電由射頻功率調至大約 100至500瓦而產生。 第4A圖係實施電漿氮化處理以在下電極上形成三氧化 二鑭介電膜之示意圖，其中如圖中所示，電漿氮化處理係 在三氧化二鑭膜沈積之前或之後進行。 介電膜也可能以三氧化二鋁/三氧化二鑭之二元介電 膜結構形成，或以三氧化二鑭/三氧化二鋁/三氧化二鑭之 三元介電膜結構形成，而非三氧化二鑭膜之單一結構。 當電容器是以三氧化二鋁/三氧化二鑭之二元介電結 構所形成，如果在三氧化二鑭膜沈積之前或之後，三氧化 二鋁膜之表面受到電漿氮化處理，以形成如第4 B圖所示之 一電容器，由上電極擴散之雜質，其為漏電流之源5首先 被阻擋，由於鑭-氧-氮鍵結，銥及鉑被引到三氧化二鑭膜 之上、下表面，而三氧化二鑭膜本身之晶化溫度增加，當 其後之攝氏6 0 0度或更南溫之南溫熱製程進行時’晶化作 用受到抑制，因此可以防止電容器之漏電流的發生，而且 可以增加電容器上之介電膜的崩潰電壓。 然而，由於三氧化二鋁膜比三氧化二鑭膜具有較佳之 熱的穩定性，因此，可省略在三氧化二鑭膜形成之前對於 三氧化二鋁膜表面所進行之電漿氮化處理。換言之，有可 能經由只在三氧化二鑭膜形成之後進行電漿氮化處理，而 達到充分強化三氧化二鑭膜之耐熱性的效果。 當介電膜是以三氧化二鑭/三氧化二鋁/三氧化二鑭之 三元介電膜結構形成時，最好在下三氧化二鑭膜及上三氧

第13頁 1264110 五、發明說明（8) 化二鑭膜沈積之前或之後對該介電獏 然而，最好只有在下三氧化二鑭月莫形:丁電漿氮化處理 及上三氧化 < 1里’以利其生 二鑭膜形成之後，選擇性的進行電财， 產力。 兒水乱化 此外，經過電漿氮化處理之後，電^ s 以改變’因為氮氣被積累在三氧化二=器之電的特性可 二，膜之表面。因此，有需要控制被積g電暝 據圖表，而進行電漿氮化處理之後，‘二=氣 溫度介於攝氏6 0 〇至9 〇 〇度之間，根據快、乘f或解壓狀態 (RTP )或爐管處理實施退火製程，^高遂處理 氣。 k擇性的 嗅2 0或三氧化 氣濃度的數 熱擴散氮 以 又’當形成三氧化二鑭介電膜2 〇時，一— 及三氧化二鋁膜之沉積，係經由使用原二氣化二鑭膜， 機金屬化學氣相磊晶法及改進之脈衝化學$層沈積法、有 中一種方法而進行。此時，若電性膜是以5相洗積法之其 一介電膜結構形成，三氧化二鑭膜則被沉二氣化二鑭之單 之厚度’若電性膜是以三氧化二銘/三氣化、為5〇至150埃 電膜結構形成，或者以三元介電膜結構+形1〜鑭之二元介 二鑭膜、三氧化二鋁膜及上三氧化二鑭膜八’則下三氧化 至1 〇 〇埃、5至2 5埃及1 0至1 0 0埃之厚度。、77別被沉積為1 0 當三氧化二鑭膜被沉積時，三甲其 陥仆棚r T ，· D U ^ &爛或三異丙乙醢胺 ^匕鑭〔La(lPr-AMD)3〕也許可作為鑭成分之源氣體，或 者其他有機金屬化合物，例如二乙美們 、 一 代卜 一 ^ &鑭含有鑭也許可作為 源氣體之先導，及臭氧（濃度：20 0 ± 5〇g/m3，1〇〇至

第14頁 1264110 五、發明說明（9) lOOOcc)、氧（1〇〇至i〇〇〇cc)或水蒸氣（1⑽至⑽cc) 也許可作為反應氣體。此外，當三氧化二鋁膜被沉積時， 二甲基鋁也誇可作為含鋁成分或其他有機金屬化合物（例 t口三乙基鋁）之源氣體，含有鋁也許可作為源氣體之先 導’而臭氧（濃度·· 2〇〇 ± 20g/m3，100 至 l〇〇〇cc)、氧 (1〇〇至100〇cc)或水蒸氣（1〇〇至1〇〇〇cc)也許可 應氣體。 襴膜f用原子層沈積法和脈衝化學氣相沈積法對三氧化二 下列之沉積^ 進行之沉積，係經由反覆、依序進行

和淨化+聰 衣·源氣體流步驟、淨化步驟及反應氣體流 參直到獲得想要之介電膜厚度。 介電膜2 0米+圖，經由形成一板電極，例如在三氧化二鑭 依據熟知^制t電極3〇，其表面已然形成第二氮化膜22。 矽膜或摻雜=^，本發明形成一電容器4 〇。其後，一氮化 1 0 0 0埃之上二曰9矽胰，被沉積在包括厚度為大約2 0 0至 因此提昇恭二極3 0的合成基板上，因而形成一保護膜5 0， 性。 兒各器40對於濕度、溫度或電衝擊之結構穩定 在此，卜#

鈕、鎢、矽^電極30是由摻雜多晶矽，或由氮化鈦、氮化 金屬材料所^鎢、釕、氧化釕、銥、氧化銥及鉑其中一種 如上=形成，和下電極10類似。 膜，其中，=二根據本發明，經由使用一三氧化二鑭介電 氮氣導入三=二氧化二鑭膜進行低溫電漿氮化處理，以將 〜氣化二鑭膜，而誘導鑭—氡—氮鍵結；作為電容

1264110 五、發明說明（ίο) 器之介電，有可能增高介電膜之晶化溫度，並且防止雜質 由上、下電極擴散，因此可改增進漏電流和崩潰電壓之特 性，並且確保獲得想要之充電電容。

因此，相較於先前技術，本發明有可能減少由於進行 攝氏7 0 0度或更高溫之高溫熱製程兩次而產生之漏電流準 位，因為運用的三氧化二鋁/三氧化二鑭之二元介電膜結 構，或三氧化二鑭/三氧化二鋁/三氧化二鑭之三元介電膜 結構，凌駕於三氧化二鑭之單一介電膜結構，因此形成之 電容器，能提昇超高整合記憶體產品之電容器耐久度和可 信賴性。 雖然本發明較佳具體實施例主要作為說明之用，那些 熟悉本技術的人將察覺到各種修改、增加及替換，而沒有 偏離揭示於下之申請專利範圍中的範圍和精神，均有其可 能性。

第16頁 1264110 圖式簡單說明 第1圖至第3圖係根據本發明之較佳具體實施例形成電 容器製程的橫截面圖； 第4A圖至第4D圖係根據本發明進行電漿氮化製程之示 圖， 第5圖係使用原子層沈積法或脈衝化學氣相沈積法來 沈積三氧化二鑭膜之方法示意圖。 【圖式中元件名稱與符號對照】 1 :半導體基板 2 :介電膜 3 :儲存接觸節點 10 :下電極 12 :第一氮化膜 2 0 ··三氧化二鑭介電膜 2 2 ··第二氮化膜 3 0 ·上電極 40 :電容器

第17頁

Claims (1)

1264110 六、申請專利範圍 • 1 · 一種形成半導體元件之電容 驟： 器的方法，包括以下步 在一具有儲存接觸節 極，該下電極血_ +泠體基板上形成一下電 二斤下電極電聚氮化處理，以在 心…二储存接觸郎點相連接，· 下電極之表面形 成第一氮化膜； 膜； •在包含第一氮化膜之下電極上 形成三氧化二鑭介電 將所述之三氧 化二鑭介電膜上形電:;r處理’以在三氧 極0 在包含第二氮化膜之三氧化二 鑭介電膜上形成一上電 ，其中下電極和上電 氮化鈕、鎢、氮化 氧化銥及鉑等群組道 其中在包含氨、氮 2 ·如申請專利範圍第1項之方法 極係由摻雜多晶矽，或由自氮化鈦、 鶴、石夕化嫣、釘、二氧化釘、銀、二 出之金屬所I且成。 —申請專利範圍第1項之方法穴Τ你匕Τ虱、虱 之氣體群組的環境τ，以攝氏20 0至5 0 0度之溫 =雨二”、、0·1至10陶爾之壓力，在腔體中實施5至300秒 白、包水氣化處理製程，氨白熱光放電由射頻功率調至大約 100至500瓦而產生。 "4 · 士申明專利範圍第1或第3項之方法，其中在進行電 水氣化處理之後’另在一般或解壓狀態，溫度在攝氏6 〇 〇 又門 進行快速尚溫處理或爐管退火處理，因此 1264110 ’、申3弓專利範圍 在介電膜表面上積累之氫氣被擴散。 千5.如申請專利範圍第〗項之方法，1 斤 电艇係經由使用原子層沈積法 金屬二氧化二鑭介 及改進之脈衝化學氣相沈積法之其令二氣相蟲晶法 形成。 方法進行沈積而 6·如申請專利範圍第5項之方法，旦片 笔胺之沈積厚度大約為5〇至15〇埃。/、中二乳化二鑭介 7·如申請專利範圍第5項之方法，苴由一 之沈積，係經由使用三甲基 丙、中三氧化二鑭膜 〔La(iPr-AMD)3〕、三？其們β —異丙乙鉍胺酯化鑭 其中-種有機金屬化合物：1使：：士有鑭作為源氣體之 之一作為反應氣體。 六、氧、氧及水蒸氣其中 8.如申請專利範圍第丨項 之後，又進行一形成保護膜之+方法^其中在形成上電極 約為2 0 〇至1 〇 〇 〇埃之氮化矽膜:，该保護膜含有厚度大 9· 一種形成半導體元件之"^^雜/晶石夕。 驟： 电谷器的方法，包括以下步 在一具有儲存接觸節點 極，該下電極與儲存接觸節點f導體基板上形成一下電 將所述之下電極電渡]相連接； 成第一氮化膜； > 匕處理，以在下電極之表面形 依序將三氧化二鋁膜和二一 第一氮化膜之下電極，以形=氣化二鑭介電膜配置在包含 二元介電膜結構； 二氧化二鋁或三氧化二鑭之 頁 第19 1264110

將所述之三氧化二鋁或三 電漿氮化處理，以在三$ —乳化一鑭之一元介電膜結構 化模；以及 —乳匕二綱介電膜之表面形成第二氮 在包含第二氮化犋之三 一 介電膜結構上形成一上電極 化一鋁或三氧化二鑭之二元 I 0 ·如申請專利範圍第9 極係由摻雜多晶矽，或由^ 、方法’其中下電極和上電 矽化鎢、釕、二氧化釕、氮化鈦、氮化钽、鴣、氮化鎢、 金屬所組成。 4、二氧化銥及鉑等群組選出之 II ·如申請專利範圍第9項之 ^ 及氮/氫等之氣體群纟且的 T方法，其中在包含乱、乳 度，大約為0.1至10陶爾= = 以攝氏2 0 0至5 0 0度之溫 的電漿氮化處理製程&力，在腔體中實施5至3〇〇秒 100至5 0 0瓦而產^。氣白熱光放電由射頻功率調至大約 1 2 ·如申請專利範圍 膜之沈積之後及三氧彳項之方法，其中在三氧化二鋁 處理三氧化二鋁膜之步^鑭骐之沈積前，又進行電漿氮化 丄〇 · π τ石月寻利範圍第一 行電漿氮化處理之後， j或弟1 2項之方法，其中在 6 0 0至9 0 0度之間進行快 :般或解壓狀態，溫度在攝 此，積累在介電膜表面二々處理或爐管退火處理，因 Μ.如申請專利範圍第:m散。 和三氧化二鑭祺係經由使第、：：法，其中三氧化二鋁 氣相磊晶法及改進之脈衝化風：？沈積法、有機金屬化 予乳相沈積法之其中一種方

1264110 六、申請專利範圍 進行沈積而形成。 1 5 .如申請專利範圍第1 4項之方法，其中三氧化二鋁 膜被沈積之厚度為5至2 5埃，三氧化二鑭介電膜被沈積之 厚度大約為1 0至1 0 0埃。

1 6 .如申請專利範圍第1 4項之方法，其中三氧化二鋁 膜和三氧化二鑭膜之沈積，係經由使用選自三曱基鑭、三 異丙乙醯胺酯化鑭〔La( iPr-AMD )3〕、三乙基鑭及其他含 有鑭作為源氣體之有機金屬化合物，使用選自三甲基鋁、 三乙基鋁及其他包含鋁作為鑭成分之源氣體之有機金屬化 合物，及使用臭氧、氧或水蒸氣其中之一作為反應氣體。 1 7.如申請專利範圍第9項之方法，其中在形成上電極 步驟之後，又進行一形成保護膜之步驟，該保護膜含有厚 度大約為2 0 0至1 0 0 0埃之氮化矽膜或摻雜多晶矽。 1 8 . —種形成半導體元件之電容器的方法，包括以下 步驟： 在一具有儲存接觸節點之半導體基板上形成一下電 極，該下電極與儲存接觸節點相連接；

將所述之下電極電漿氮化處理，以在下電極之表面形 成第一氮化膜； 依序將一下三氧化二鑭介電膜、三氧化二鋁膜及上三 氧化二鑭介電膜，配置在含有第一氮化膜之下電極，以形 成三氧化二鑭、三氧化二鋁或三氧化二鑭之三元介電膜結 構； 將所述之三氧化二鑭、三氧化二鋁或三氧化二鑭之三

第21頁 1264110 六、申請專利範圍 元介電膜結構電漿氮化處理，以在三氧化二鑭介電膜之表 面形成第二氮化膜；以及 在包含第二氮化膜之三氧化二鑭、三氧化二鋁或三氧 化二鑭之三元介電膜結構上形成一上電極。 1 9 .如申請專利範圍第1 8項之方法，其中下電極和上 電極係由摻雜多晶矽，或由氮化鈦、氮化钽、鎢、氮化 鎢、矽化鎢、釕、二氧化釕、銥、二氧化銥及鉑等群組選 出之金屬所組成。 2 0 .如申請專利範圍第1 8項之方法，其中在包含氨、 氮及氮/氫等之氣體群組的環境下，以攝氏200至5 0 0度之 溫度，大約為0 . 1至0陶爾之壓力，在腔體中實施5至3 0 0秒 的電漿氮化處理製程，氨白熱光放電由射頻功率調至大約 100至500瓦而產生。 2 1 .如申請專利範圍第1 8項之方法，其中在下三氧化 二鑭膜沈積之後，另外對下三氧化二鑭膜之表面進行電 漿氮化處理，在三氧化二鋁膜沈積之後，又對三氧化二鋁 膜之表面進行電漿氮化處理。 22.如申請專利範圍第1 8項之方法，其中在沈積下三 氧化二鑭膜之後，又進行下三氧化二鑭膜表面之電漿氮化 處理。 2 3 .如申請專利範圍第1 8項或第2 1項之方法，其中在 進行電漿氮化處理之後，另在一般或解壓狀態，以攝氏 6 0 0至9 0 0度之溫度進行快速高溫處理或爐管退火處理，因 此，積累在介電膜表面之氮氣被擴散。

第22頁 1264110 六、申請專利範圍 24.如申請專利範圍第1 8項之方法，其中下三氧化二 鑭膜、三氧化二鋁膜及上三氧化二鑭膜係經由使用原子層 沈積法、有機金屬化學氣相磊晶法及改進之脈衝化學氣相 沈積法之其中一種方法進行沈積而形成。 2 5 .如申請專利範圍第2 4項之方法，其中下三氧化二 鑭膜被沈積之厚度為1 0至1 Q 0埃，三氧化二鋁膜被沈積之 厚度為5至2 5埃，上三氧化二鑭介電膜被沈積之厚度約為 1 0至1 0 0埃。

2 6 .如申請專利範圍第2 4項之方法，其中下三氧化二 鑭膜、三氧化二鋁膜及上三氧化二鑭膜之沈積，係經由使 用選自三甲基鑭、三異丙乙醯胺酯化鑭 〔La( i Pr-AMD)3〕、三乙基鑭及其他含有鑭作為源氣體之 有機金屬化合物，使用選自三曱基鋁、三乙基鋁及其他包 含鋁作為鑭成分之源氣體之有機金屬化合物其中之一，及 使用臭氧、氧及水蒸氣其中之一作為反應氣體。 2 7.如申請專利範圍第1 8項之方法，其中在形成上電 極之後，又形成一保護膜，該保護膜含有厚度大約為2 0 0 至1 0 0 0埃之氮化矽膜或摻雜多晶矽。

第23頁