TWI263268B - Method of forming a gate electrode in a semiconductor device - Google Patents

Description

1263268 玖、發明說明 (發明說明應敘明：發明所屬之技術領域、先前技術、內容、實施方式及圖式簡單說明） (一） 發明所屬之技術領域 本發明一般係關於一種形成半導體裝置閘電極之方法， 尤其是一種用以當作係非揮發性記憶體元件之快閃式記憶 體中，單胞記憶體閘電極之多晶矽膜的形成方法。 (二） 先前技術 係非揮發性記憶體元件之快閃式記憶體中的單胞記憶體 ，具有堆疊在多晶矽膜之上，當作閘電極之矽化鎢（w S i X) ，以增加元件的操作速度。此時，爲了使用多晶矽膜當作 閘電極，採用原地佈植摻雜物P(磷）進入摻雜多晶矽膜。 其間，在沉積摻雜多晶矽膜之後，移除形成在摻雜多晶 矽膜表面上之氧化物膜，以降低摻雜多晶矽膜和後續沉積 w S i x製程之W S i x間的接觸面電阻。此時，如第1圖所示 ，因爲氧化物被移除，所以多晶矽膜的表面具有疏水性質 。當用以當作摻雜物之” P ”的濃度增加時，用以當作閘電極 之摻雜多晶矽膜會從疏水性質變成親水性質。但是，當氧 化物膜自摻雜多晶矽膜的表面移除時，摻雜多晶矽膜具有 介於疏水性質和親水性質之間的中間狀態，也就是不完全 爲親水性質。因此，如第2圖所示，當水位標誌可以很容 易發生在具有介於疏水性質和親水性質之間的中間狀態之 摻雜多晶矽膜時，在摻雜多晶矽膜和w S i x膜之間的介面， 會產生水位標誌。此水位標誌會造成半導體裝置特性的退 化。 爲了解決上述之問題，如第3圖所示，用以防止產生水 位標誌之技術，最近已採用：藉由淸洗製程，將移除氧化 1263268 物膜之多晶矽膜的表面變成疏水性質，藉由以已知比率堆 疊摻雜多晶矽膜1 〇 a和未摻雜多晶矽膜1 0 b，取代用以當 作控制閘電極1 〇之摻雜多晶矽膜1 〇 a，及使用未摻雜多晶 矽膜1 〇 b，形成接觸W S i x膜2 0之介面。 爲了要得到可以穩定地當作閘電極之多晶矽膜的結晶尺 寸，該多晶矽膜之沉積的溫度範圍從5 3 0 °C到5 7 0 °C。在溫 度低於5 3 0 °C時，在沉積摻雜多晶矽膜和未摻雜多晶矽膜 之製程中，多晶矽膜之結晶尺寸很可能會不正常地成長。 若結晶尺寸不正常地成長，則閘極介電質膜或氧化物膜會 受到傷害，而使電晶體的操作性能退化。此外，當溫度超 過5 7 (TC時，在沉積摻雜多晶矽膜之後之沉積未摻雜多晶 矽膜的製程中，會活化HSG(半球狀結晶）的成長。此會造 成多晶矽膜介面嚴重的彎曲，而降低與W S i x膜的黏著力。 結果，會有或許不能用多晶矽膜當作電極的問題。 但是，在用以形成具有適當結晶尺寸之多晶矽膜的5 3 0 到5 7 0 °C之沉積溫度下，在沉積摻雜多晶矽膜之後之沉積 未摻雜多晶矽膜的製程中，會促使’’ P ’’沉積進入位在其下之 摻雜多晶矽膜的結晶邊界。因爲此沉積點係當作晶種，所 以此晶種會不正常地成長。由於如此，所以會在多晶矽膜 的表面上形成一給定的異質物。因爲此異質物在後續之製 程係當作缺陷，所以對製程的進行和元件的操作會有不利 地影響，而降低良率。 (三）發明內容 本發明計畫解決上述的問題，而且本發明之目的係要提 1263268 供一種在半導體基板中形成閘極之方法，其能夠防止在摻 雜多晶矽膜的表面上產生異質物，以實現沒有任何缺陷之 閘電極，在某種程度上，就是在不同溫度下，完成用以形 成建構閘電極之摻雜和未摻雜多晶矽膜的沉積製程。 爲了完成上述之目的，一種根據本發明，在具有堆疊在 半導體基板上之摻雜多晶矽膜和未摻雜多晶矽膜結構的半 導體裝置中，形成閘電極之方法，具有摻雜多晶矽膜和未 摻雜多晶矽膜係在不同溫度下沉積之特徵。 此外，根據本發明，在半導體裝置中形成閘電極之方法 ，其中包含下列步驟：在半導體基板上，形成閘極氧化物 膜；在閘極氧化物膜上，形成浮動閘電極；在浮動閘電極 上，形成介電質膜；在不同溫度下，在介電質膜上沉積摻 雜多晶矽膜和未摻雜多晶矽膜，以形成堆疊結構之控制閘 極；及在未摻雜多晶矽膜上，形成矽化物層。 圖示簡述 下面將藉由相關附圖，說明本發明上述之方向和其他特 徵。 (四）實施方式 藉由參考附圖之優選實施例，下面將詳細說明本發明。 現在參考第4 A圖到第4 B圖，下面將說明根據本發明之 優選實施例，在半導體裝置中形成閘電極之方法。 首先參考第4A圖，藉由使用HF氣體或HF溶液之表面 處理製程，移除形成半導體基板1 0 0表面上之自然氧化物 膜（Si02)。其次，在已移除自然氧化物膜（Si02)的表面上沉 1263268 積閘極氧化物膜1 〇 2。 在此其間，爲了在表面處理製程之前/後，淸洗半導體基 板1 0 〇的表面或改善半導體基板1 〇 〇表面的均勻性，要使 用化合物，如ΝΗ4ΟΗ溶液，H2S04溶液等，對半導體基板 1 0 0的表面執行預處理淸洗製程。 之後，在閘極氧化物膜1 〇 2之上，沉積用以當作電荷儲 存電極之浮動閘極的摻雜多晶矽膜104。此時，使用矽（Si) 源氣體，如SiH4或Si2H^a PH3氣體，在550到620 °c之 溫度範圍的0.1到3. OTorr真空壓力下，沉積厚5 0 0到2 0 0 0 A 之摻雜多晶矽膜1 〇 4。 現在參考第4 B圖，在摻雜多晶矽膜1 0 4之上，沉積介 電質膜1 〇 6。此時，沉積之介電質膜1 0 6具有氧化物/氮化 物/氧化物（〇 Ν Ο )結構，或氧化物/氮化物/氧化物/氮化物 (ΟΝΟΝ)結構，其中氧化物膜和氮化物膜係根據_面化學反 應或使用Ta係金屬氧化物膜沉積，沉積給定的厚度。 其次，藉由低壓化學氣相沉積法（L P - C V D )，在介電質膜 1 〇 6之上，沉積用於記憶體單胞之控制閘極的摻雜多晶矽 膜1 〇 8。然後毫無時間延遲地，在摻雜多晶矽膜1 0 8之上 形成未摻雜多晶矽膜Η 〇。 此時，使用矽（S i)源氣體，如S i Η 4或S i 2 Η 6和P Η 3氣體 ，在5 5 0到6 2 0 °C之溫度範圍的〇 . 1到3 . 0 丁 〇 r r真空壓力下 ，沉積厚5 0 0到1 5 0 0 A之摻雜多晶矽膜1 0 8，使其可以具 有適當的結晶尺寸。此外，在沉積摻雜多晶矽膜1 〇 8之後 ，只使用矽（S i)源氣體，如S i Η 4或S i 2 Η 6，但不供應P Η 3 -10- 1263268 氣體，在4 8 0到5 2 0 °C之溫度範圍的0.1到3.0Torr真空壓 力下，原地沉積厚5 0 0到1 0 0 0 A之未摻雜多晶矽膜1 1 0。 此時，爲了要在相同腔體中原地批次處理摻雜多晶矽膜 1 0 8和未摻雜多晶矽膜1 1 0，在5 3 0到5 7 (TC之溫度範圍下 ，沉積摻雜多晶矽膜1 〇 8，然後，在腔體的沉積溫度約以 1到1 0 °C / m i η之下降速率下降之後，在4 8 0到5 2 (TC之溫 度範圍下，沉積未摻雜多晶矽膜1 1 〇。結果，可以形成具 有適當結晶尺寸之摻雜多晶矽膜1 〇 8，而且藉由最大量， 可以阻止摻雜物π Ρ ”沉澱。因此，藉由最大量，可以阻止 由於當作晶種之’’ Ρ ”的沉澱點所產生之摻雜多晶矽膜1 〇 8 的不正常成長。 參考第4C圖，使用HF氣體，HF溶液或ΒΟΕ(氧化物 蝕刻緩衝液）（溶液中之HF和NH4F的混合比例爲100:1或 3 0 0 : 1 )，執行表面處理製程，以移除形成在未摻雜多晶矽 膜110表面上之自然氧化物膜（Si02)。其次，爲了增加元 件的操作速度，在已移除自然氧化物膜（Si 02)的表面沉積 WSix112。此時，在LP-CVD腔體中，藉由當作反應氣體 之S i Η 4和W F 6的表面化學反應，沉積W S i x 1 1 2，而組成 比” X π約爲2.0到3 . 0。 參考第4 D圖，在整個結構上沉積一給定的光阻。然後 執行曝光與顯影製程，以形成用以形成記憶體單胞閘極圖 案之光阻圖案（未圖示）。 其次，使用光阻圖案當作蝕刻遮罩，藉由蝕刻製程，依 序蝕刻W S i χ 1 1 2，未摻雜多晶矽膜1 1 0，摻雜多晶矽膜1 0 8 1263268 ，介電質膜1 〇 6，摻雜多晶矽膜1 Ο 4和閘極氧化物膜1 Ο 2 ，因此形成控制閘極1 1 6和浮動閘極1 1 4。 如上所述，用以形成建構閘電極之摻雜和未摻雜多晶矽 膜的沉積製程，係在不同溫度下執行。因此，可以形成沒 有任何缺陷之摻雜多晶矽膜。 根據本發明，用以形成建構閘電極之摻雜和未摻雜多晶 矽膜的沉積製程，係在不同溫度下執行。因此，本發明具 有下列優點：可以防止在摻雜多晶矽膜的表面上產生異質 物，及因此可以實現沒有任何缺陷之閘電極。結果，因爲 已排除影響半導體裝置操作的因素，所以可以改善電晶體 的電特性。 此外，根據本發明，當用以沉積摻雜和未摻雜多晶矽膜 之製程係原地批次處理而沒有分開執行時，可以減少製程 數。結果，在後續之製程中，可以省略用以移除和檢測缺 陷之製程。因此，本發明具有下列優點：可以節省用以實 現半導體裝置之全部製程的時間，及減少經濟損失，如因 額外製程所產生之額外成本。 本發明已參考關於特殊應用之特殊實施例說明。那些具 有技術之普通技巧且易於進入本發明教導之人士，將瞭解 額外的修正例和應用例都在本發明的範圍之中。 因此，本發明打算藉由所附之申請專利範圍，涵蓋任何 和所有在本發明範圍中之應用例，修正例和實施例。 (五）圖式簡單說明 第1圖爲根據摻雜物” Ρ ”之濃度，所作之摻雜多晶矽膜 -12- 1263268 特性圖； 第2圖爲根據示於第1圖之摻雜多晶矽膜的特性，所作 之摻雜多晶矽表面的特性圖； 第3圖爲用以說明在半導體裝置中形成閘電極之傳統方 法的半導體裝置橫截面圖；及 第4A圖到第4D圖爲用以說明根據本發明之優選實施例 ，在半導體裝置中形成閘電極之方法的半導體裝置橫截面 圖。 主要部分之代表符號說明 10 控 制 閘 電 極 10a 摻 雜 多 晶 矽 膜 1 Ob 未 摻 雜 多 晶 矽 膜 20 WSi, J莫 1 00 半 導 體 基 板 1 02 閘 極 氧 化 物 膜 1 04 摻 雜 多 晶 矽 膜 1 06 介 電 質 膜 10 8 摻 雜 多 晶 矽 膜 110 未 摻 雜 多 晶 矽 膜 112 W Si> 114 浮 動 閘 極 116 控 制 閘 極 -13-

Claims (1)

1263268 第9 1 1 3 2 6 5 7號「形成半導體裝置閘電極的方法」專利案 (2006年04月修正） 拾、申請專利範圍 1 . 一種在半導體裝置中形成具有浮動閘與控制閘之閘 電極的方法，此半導體裝置具有摻雜多晶矽膜和未摻 雜多晶矽膜在半導體基板上以形成控制閘電極之結 構，此方法具有之特徵爲 該摻雜多晶矽膜係在第一溫度下沉積和未摻雜多晶 矽膜係在第二溫度下沉積，且第二溫度低於第一溫

度。 2 .如申請專利範圍第1項之方法，其中該第一溫度係在 5 3 0到5 7 0 °C之溫度範圍，而該第二溫ΐ則是在4 8 0 到5 2 0 °C之溫度範圍。 3 .如申請專利範圍第2項之方法，其中該摻雜多晶矽膜 係使用矽源氣體和PH3氣體，在0.1到3. 0 To rr的真 空壓力下，沉積500到1500A之厚度。 4 .如申請專利範圍第2項之方法，其中該未ί爹雑多晶石夕

膜係使用矽源氣體，在〇. 1到3 .OTorr的真空壓力下， 沉積500到1000A之厚度。 5 .如申請專利範圍第1項之方法，其中該未摻雜多晶矽 膜係在摻雜多晶矽膜沉積之後，且在腔體溫度以1到 1 0°C /min之下降速率下降之後，在給定沉積溫度之相 同腔體中原地沉積。 6 . —種在半導體裝置中形成閘電極之方法，其特徵爲包 含下列步驟： 在半導體基板上，形成閘極氧化物膜； 在該閘極氧化物膜上，形成浮動閘電極； 1263268 在該浮動閘電極上，形成介電質膜； 在不同溫度下，在該介電質膜上沉積摻雜多晶矽膜 和未摻雜多晶矽膜，以形成堆疊結構之控制閘極；及 在該未摻雜多晶矽膜上，形成矽化物層。 7 .如申請專利範圍第6項之方法，其中該浮動閘電極係 使用矽源氣體和Ρ Η 3氣體，在0 . 1到3 . Ο T 〇 r I*的真空 壓力下，沉積5 0 0到1 5 0 0人之厚度。 8 .如申請專利範圍第6項之方法，其中該摻雜多晶矽膜 係在5 3 0到5 7 0 °C之溫度範圍下沉積，而該未摻雜多 晶矽膜則是在4 8 0到5 2 0 °C之溫度範圍下沉積。 9 .如申請專利範圍第8項之方法，其中該摻雜多晶矽膜 係使用矽源氣體和PH3氣體，在0.1到3.0T〇rr的真 空壓力下，沉積500到1500人之厚度。 1 0 .如申請專利範圍第8項之方法，其中該未摻雜多晶 矽膜係使用矽源氣體，在〇 . 1到3 . 0 T 〇 rr的真空壓力 下，沉積500到1000A之厚度。 1 1 .如申請專利範圍第6項之方法，其中該未摻雜多晶 矽膜係在摻雜多晶矽膜沉積之後，且在腔體溫度以1 到1 0°C /min之下降速率下降之後，在給定溫度之相同 腔體中原地沉積。 1 2 .如申請專利範圍第6項之方法，其中該矽化物層係 藉由WF^n SiH4反應氣體在LP-CVD腔體中之表面化 學反應所形成的W S i x，而組成比” X ”約爲2.0到3 . 0。