TWI261867B - SOI substrate and method for manufacturing the same - Google Patents

Description

1261867 (1) 九、發明說明 【發明所屬之技術領域】 本發明是關於在利用氫離子植入技術所製作的氧化膜 上，設置活性層的 SOI(Silic〇n On Insulator)基板與製造 該基板的方法。 【先前技術】 以往，揭示有：先在兩片矽晶圓中之至少一邊形成氧 化膜，同時從一邊的矽晶圓上面植入氫離子或稀有氣體離 子，使微小氣泡層（密封層）形成於該晶圓內部，繼之，將 該一邊之晶圓的離子植入面經由氧化膜與另一邊的晶圓密 接後，利用熱處理，以微小氣泡層作爲裂開面，將一邊的 晶圓分離成薄膜狀，來製造SOI晶圓的方法（例如，參照 專利文獻1。）。該SOI晶圓的製造方法中，以去除所獲 得之S 0 I晶圓之裂開面之缺陷層的方法而言，可使用化學 機械硏磨的 CMP 法（Chemical Mechanical Polishing)、在 氧氣環境中實施熱處理以將表面附近氧化的犧牲氧化法、 被稱爲 PACE 法（Plasm a Assisted Chemical Etching)的氣 相鈾刻法。該PACE法係指具備：挟著SOI晶圓而呈上下 配置的一對電極；和在此等電極間施加高頻的高頻電源； 和在一邊的電極上與S 0 I晶圓相對設置且可自由地行走於 S 01晶圓上的孔洞’並且’使電獎局部地產生於該孔洞 內，而利用該電漿來蝕刻活性層的方法。使用該pace法 來蝕刻活性層時，要先測定SOI晶圓之活性層的厚度分 (2) 1261867 佈，然後，依據該膜厚分佈來控制孔洞的行走速度。以此 方式，可控制暴露於活性層之電漿的時間，所以可一邊去 除活性層表面的結晶缺陷層，一邊將活性層的厚度均勻 化。 然而，上述習知專利文獻1所揭示的S 0 I晶圓的製造 方法中，產生於孔洞內的電漿，不僅包含不會對活性層造 成破壞的反應基，也包括會對活性層造成破壞的反應離 I 子，而該反應離子亦被使用作爲蝕刻活性層表面的蝕刻 劑，所以會產生對活性層造成破壞的問題。 此外，上述以往的c Μ P法或犧牲氧化法中，因爲要 將整面同時薄膜化，所以無法改善活性層厚度的面內均勻 性，薄膜化量在面內不一定會均勻，初期面內厚度會產生 參差，反而有導致面內均勻性劣化的虞慮。 再者’上述習知專利文獻1所揭不之SOI晶圓的製is 方法中，由於晶圓形狀在周緣較薄，所以無法進行至周面 •附近的貼合，而存在被稱爲台面（t e r r a c e )區域的非活性區 域（寬度1至2 m m)。該非活性區域與活性區域的交界線不 一定會平滑而會產生凹凸，尤其在非活性區域（台面）孤 成島狀或突出成半島狀的微小活性區域，是造成微粒子發 生的原因。 (專利文獻1 )日本特開平1 1 — 1 〇 2 8 4 8號公報（申請專 利範圍第1項、段落（0016)、段落（〇〇21)、段落（0 0 3 0)) 【發明內容】 (3) 1261867 本發明的目的在於提供一種可去除活性層表面的結晶 缺陷層，同時不會對活性層表面造成破壞，而可降低活性 層整體膜厚的參差，且可使活性層的膜厚均勻化的S 0 1基 板及其製造方法。 本發明之其他目的在於提供一種藉由使貼合基板之周 緣的非活性區域與活性區域的交界線平滑’而可抑制微粒 子發生的S 〇 I基板及其製造方法。 I 本發明的SOI基板具備：由半導體單晶所構成的支持 基板，和由經氧化膜而被貼合在支持基板上之半導體單晶 所構成的活性層。 該特徵之構成爲，氧化膜僅形成於活性層，藉由選擇 性地僅使用以電漿蝕刻法生成的反應基，而蝕刻活性層表 面，使活性層的厚度形成在1 0至200nm的範圍，且活性 層整體的膜厚差形成1.5 nm以下。 該S 0 I基板中，由於選擇性地僅使用以電漿蝕刻法生 φ 成的反應基來蝕刻活性層表面，所以不會對活性層表面造 成破壞’而可降低活性層的膜厚參差，並使活性層的膜厚 均勻化。 此外，本說明書中，「活性層整體膜厚的參差」之 「整體」係指去除活性層周緣之面倒角部的部分。 本發明之S 01基板的製造方法，包括：在半導體單晶 所構成之活性層用基板的至少表面，形成氧化膜的步驟； 和從活性層用基板的表面植入氫離子，以在活性層用基板 內部形成離子植入區域的步驟；和於將活性層用基板經由 、（- (4) 1261867 氧化膜密接於半導體單晶所構成的支持基板的狀態卜’藉 由實施第1熱處理，而將活性層用基板於離卞植入區域從 支持基板分離，以在支持基板的表面形成活性層’來製作 貼合基板的步驟；和測定活性層整體的膜厚的步驟；和選 擇性地僅使用以電漿蝕刻法生成的反應基’大幅度地蝕刻 活性層之膜厚較大的部分’且小幅度地触刻活性層之膜厚 較小的部分，以將活性層蝕刻至少1 〇 〇nm，而薄化成預定 厚度的步驟；和藉由將已實施電漿蝕刻的貼合基板進行第 2熱處理，來提升貼合強度的步驟。 該S Ο I基板的製造方法中，由於選擇性地僅使用以電 漿蝕刻法生成的反應基，且依據活性層的膜厚參差，來蝕 刻活性層表面，所以可去除活性層表面，即，利用第1熱 處理之離子植入區域之分離面的結晶缺陷層，同時不會對 活性層表面造成破壞，而可降低活性層的膜厚參差，且使 活性層的膜厚均勻化。 該s ΟI基板的製造方法，亦可又包括：將貼合基板周 緣之非活性區域與活性區域的交界部分，不依據活性層膜 厚的測定資料，而僅對依據膜厚測定資料之電漿蝕刻前的 活性層厚度部分，進一步加以電漿蝕刻的步驟。 此時，附加將貼合基板周緣之非活性區域與活性區域 的父界部分進一步電漿蝕刻的步驟，並不會增加加工 (process)步驟，而可使上述非活性區域與活性區域的交界 線平滑，因此，可抑制微粒子的產生。 根據本發明，藉由將氧化膜僅形成於活性層，且選擇 -8- (5) 1261867 性地僅使用以電漿蝕刻法生成的反應基來蝕刻活性層_ 面，所以可將活性層的厚度形成在1 0至200 nm的範圍， 且活性層整體的膜厚差形成1 · 5 n m以下，故不會對活性層 表面造成破壞，而可降低活性層的膜厚參差，且使活性· 的膜厚均勻化。 再者，從至少在表面形成有氧化膜之活性層用基板的 表面植入氫離子，以在活性層用基板內部形成離子植入區 g 域，並且，於將活性層用基板經由氧化膜密接於支持基板 的狀態下，藉由實施第1熱處理，而將活性層用基板於離 子植入區域從支持基板分離，以在支持基板的表面形成活 性層，來製作貼合基板，並且測定活性層整體的膜厚，更 且，選擇性地僅使用以電漿蝕刻法生成的反應基，將活性 層表面蝕刻，以將活性層薄化成預定厚度後，將該貼合基 板實施第2熱處理。以此方式，可去除活性層表面的結晶 缺陷層，同時不會對活性層表面造成破壞，而可降低活性 φ 層膜厚的參差，並使活性層的膜厚均勻化。 再者，若將貼合基板周緣之非活性區域與活性區域的 交界部分，不依據活性層膜厚的測定資料，而僅對依據膜 厚測定資料之電漿蝕刻前的活性層厚度部分，進一步加以 電漿蝕刻的步驟，附加於上述蝕刻加工的話，則可使上述 非活性區域與活性區域的交界線平順，而不會增加步驟。 因此，可抑制微粒子的產生。 【實施方式】 -9- (6) 1261867 繼之，參照圖面，說明實施本發明之最佳型態。 如第1圖所示，s ο I基板1 1具備：由矽單晶晶圓所 構成的支持基板I 2 ’和由經第1氧化膜2 1而被貼合在支 捋棊板1 2上之矽單晶晶圓所構成的活性層1 3。上述第1 氧化膜2 1係具有電性絕緣性的氧化矽膜（Si〇2膜），不僅 形成於活性層1 3的表面’亦形成於包含背面及側面的整 面。支持基板1 2上沒有形成上述氧化膜。又，活性層i 3 的_面係選擇性地僅使用以後述之電漿蝕刻法生成的反應 ^ 棊2 8 (第2圖）來蝕刻。活性層1 3的厚度係形成在1 〇至 2〇〇nm的範圍，較佳係形成在10至70nm的範圍，且活 性層整體的膜厚差形成1 .5nm以下，較佳係形成1 ·〇ηηι以 下。此處，將活性層13的厚度限定在10至200nm的範 圍，係因未滿1 〇nm時，凹凸的容許値被認爲係活性層1 3 厚度的大約1 /〗〇，該凹凸的容許値必需形成1 nm以下， 但現在的電漿蝕刻無法因應，而超過200nm時，反之， φ 凹凸的容許値過大，則無法將活性層1 3的膜厚均勻化之 故。此外，活性層1 3整體的膜厚差形成1 .5 nm以下，係 因超過1 .5nm時在完全缺乏型SOI裝置構造中，SOI基板 ]1面內的各晶片會造成裝置動作不穩定之故。 說明以此方式構成之SOI基板1 1的製造方法。 首先，不僅在由矽單晶晶圓所構成之活性層用基板 1 4的表面，亦在包含背面及側面的整面上，利用熱氧化 形成由具有電性絕緣性之氧化矽膜（Si02膜）所構成的第1 氧化膜21(第1圖（a))。該第1氧化膜21係形成1〇〇至 -10- (7) 1261867 3〇〇nm的厚度，較佳係形成120至]60nm的厚度。此 處，將第1氧化膜2 1的摩度限定在〗〇0至3 0 0 n m的範 圍，係因未滿1 0 〇 n m時在貼合處理及貼合強結合處理 中，使用氧化膜在高溫時的流動性來消除空隙（v 〇 i d )的效 果較小，結果’容易發生空隙，而超過3 0 0nm時埋入式 氧化膜的均勻性會低於裝置要求之故。此外’上述第1氧 化膜（Si02膜）不僅可利用熱氧化法亦可利用CVD法，僅 形成於活性層用基板的表面。繼之，從上述活性層用基板 14的表面，以4X1 〇16/ cm2至1 Ox 1016/ cm2的劑量及20 g 2 OOkeV的加速能量，離子植入氫離子。以此方式，在 活性層用基板1 4的內部形成離子植入區域1 6(第1圖 (b))。在此，將氫離子的劑量限定在/ cm2至10x ㈧16/ cm2的範圍是因爲未滿4xl016/ cm2時無法裂開， 而若超過1 Ox 1〇10/ cm2的話，則在氫離子植入時，活性 層用基板14表面會自己剝離，而容易產生微粒子 (particle)之故。又，將加速能量限定在20至200keV的 範圍是因爲，未滿20keV時將電漿蝕刻的蝕刻厚度採用 10nm以上的話，活性層會過薄，而若超過200keV的話則 必須有特殊的離子植入裝置之故。另一方面，準備與上述 活性層用基板1 4具有相同表面積之矽單晶晶圓所構成的 支持基板12(第1圖（c))。在該支持基板12沒有形成上述 氧化膜。將上述活性層用基板1 4經第1氧化膜2 1疊合於 支持基板1 2而密接（弟1圖（d))。在該狀悲下’將此寺基 板1 2、1 4在氮環境中以4 0 0至8 0 (TC而較佳係4 5 0至6 0 0 -11 - (8) 1261867 C ’保持1至30分鐘而較佳係保持10至30分鐘，以此 方式來進行第】熱處理。因此，活性層用基板]4在相當 於氫離子之植入峰値位置之離子植入區域〗6的部位裂 開，分離成上部厚壁部】7與下部較薄的活性層1 3 (第1 圖（e))。下部的活性層1 3經第1氧化膜2 1密接於支持基 板2 1而形成貼合基板1 8 (第1圖（f))。 接著’利用膜厚測定器測定該貼合基板1 8之活性層 φ 1 3整體的膜厚參差。該膜厚測定器的構造包括：以鹵素 燈（halogen lamp)作爲光源，使用〇·4至0·9μηι區域的狹 區濾光器（filter) ’照射在貼合基板的濾光器部；和利用 1 024x 1 024畫素的CCD相機，將貼合基板整體進行一次 . 處理的感測器部；和預先製成之反射光譜曲線（spectrum curve)的程式庫（library);和具有優値函數（merit function) 的演算部，而該優値函數係用以比較該程式庫與所取入之 各波長的反射光譜。從鹵素燈通過濾光輪（filter wheel)之 各波長的光，藉由聚光鏡放大而照射在貼合基板的表面 上。藉由垂直入射，照射光可避免偏光與在貼合基板上成 像。反射光聚光部爲了在貼合基板周緣的邊緣部也可明確 地具有聚光效果，故聚光部的直徑些微地比貼合基板的直 徑大。 藉由使用上述膜厚測定器，測定活性層1 3的膜厚， 可測定活性層】3膜厚的參差。測定活性層1 3的膜厚時， 係將活性層1 3整體膜厚的參差以從活性層1 3的中心至活 性層1 3周緣爲止來加以測定。亦即，將活性層〗3的半徑 -12- (9) 1261867 設爲R，將沒有測定膜厚之周緣的環形寬度設爲t時，係 以在活性層1 3之半徑（R - t)的範圍內測定膜厚。該環形 寬度t爲1至3 m m、較佳爲1至2 m m。 測定活性層1 3的膜厚後，利用電漿蝕刻法，依據上 述膜厚資料，大幅度地蝕刻膜厚較大的部分，小幅度地蝕 刻膜厚較小的部分，以將活性層1 3蝕刻成上述預定的厚 度（第1圖（h))。該電漿蝕刻法係爲 DCP(Dry Chemical g Planarization)法，如第2圖及第3圖所示，將SF6、Ar/ H2、N2、02等蝕刻氣體導入放射筒23，同時將微波產生 裝置24所產生之頻率2.45GHz的微波，經由導波管26導 入上述放射筒 2 3，將上述蝕刻氣體藉由微波予以電漿 化，而生成反應離子2 7及反應基2 8，並且，藉由僅以此 兩者中的反應基28作爲蝕刻劑，將其從噴射噴嘴29噴 射，而進行活性層1 3表面的局部蝕刻。 例如，使用SF6作爲鈾刻氣體，將該SF6藉由微波加 φ 以分解·活性化時，如底下的反應式（1 )所示，可生成 SFX、F -(氟離子）等所構成的反應離子27與僅由中性基F >所構成的反應基2 8。 SF^—SFx+F + F * + · · · .............(1 ) 僅將反應離子2 7與反應基2 8中的反應基2 8，局部 地噴射於活性層]3表面的預定部分時，如底下的反應式； (2)所示，僅以化學反應進行蝕刻。 -13- (10) 1261867

Si + 4F* 4 SiF4 个。..........(2) 將反應離子27自反應基28分離，僅令反應基28從 噴射噴嘴2 9噴射時，利用反應離子2 7相對於反應基2 8 無法長距離存在的特性，令微波所致之電漿產生區域從噴 射噴嘴2 9前端分離至上游側。 以此方式，可僅使反應基2 8噴射出。因此，使用反 | 應離子27作爲主蝕刻劑的習知電漿蝕刻法中，反應離子 2 7會對活性層1 3表面造成物理性破壞，相對地，僅使用 反應基2 8作爲蝕刻劑的電漿蝕刻法係化學反應的蝕刻， 所以不會對活性層1 3表面造成破壞。 此外，如第4圖所示，關於貼合基板1 8周緣之活性 區域與非活性區域之交界部分3 1的電漿蝕刻，不是反應 膜厚測定器之資料的触刻，而是分別設定條件，使得能夠 對：從貼合基板1 8周緣至內側1〜3 mm範圍內的環狀區 φ域、依據貼合基板1 8的形狀而從周緣至內側1〜2mm範 圍內之環狀區域所存在的島狀及半導狀的微小活性區域進 行蝕刻。具體而言，依據活性層1 3的膜厚資料，利用電 漿蝕刻法蝕刻後（第4圖（b))，僅對依據膜厚測定資料之電 漿蝕刻前的活性層1 3厚度部分，將上述貼合基板1 8周緣 之活性區域與非活性區域的交界部分3 1施以電漿蝕刻（第 4圖（c))。此外，如第4圖（c)所示，藉由該電漿蝕刻’使 島狀或非島狀的第1氧化膜21完全露出，然而’由於該 第1氧化膜2 1的蝕刻速度大幅度地小於活性層1 3的蝕刻 -14- (11) 1261867 速度，所以上述交界部分3 1的電漿蝕刻幾乎沒有被蝕 刻。該島狀或非島狀的第〗氧化膜2 1藉由浸漬於後述的 洗淨液，可與第2氧化膜一起被蝕刻去除。 繼之，將上述表面已平坦化的貼合基板1 8 ’在氧 氣、氮氣、氬氣或這些的混合氣體環境中’以9〇〇至 1 2 0 0 °C、較佳是1 0 0 0至1 1 5 0 °c，保持3 0至1 8 0分鐘' 較佳是6 0至1 2 0分鐘，以此方式來進行第2熱處理，以 | 增強活性層1 3與支持基板1 2經由第1氧化膜2 1貼合的 強度（第1圖（j))。在此，將第2熱處理溫度限定在900至 1 2 0 0 °C的範圍，係因未滿9 0 時無法獲得充分的貼合強 度，而超過1 200 °C時容易產生裂縫（slit)之故。又，將第 2熱處理時間限定於3 0至1 8 0分鐘的範圍，係因未滿3 0 分鐘時無法獲得充分的貼合強度，超過1 8 0分鐘時只是在 已可獲得充分強度的情況下徒勞地降低生產效率之故。 再者，利用第2熱處理在包含有活性層1 3表面之貼 Φ 合基板1 8的背面及側面形成第2氧化膜2 2，然後，藉由 將該貼合基板1 8浸漬於洗淨液，以將上述第2氧化膜2 2 加以餘刻而去除’同時洗淨貼合基板〗8。上述洗淨液係 以使用包含超過0.1重量％且50重量％以下、較佳爲0.2 重量％至10重量％'的有機酸，與0.005重量％至0.25重 量％、較佳爲0.005重量％至〇.1〇重量％之氫氟酸的洗 淨液爲佳。此外，有機酸係爲例如：一種或兩種以上選自 檸檬酸（citric acid)、琥珀酸、乙二胺四醋酸（ethylene diamine tetraacetic acid)、酒石酸、水楊酸、蓚酸、乙酸 -15- (12) 1261867 或蟻酸所成群者之有機酸。在此，將有機酸的濃度限定在 超過0. 1重量％且5 0重量％以下，係因濃度爲0.]重量 %以下時，有機酸過少，游離於洗淨液中的金屬雜質無法 形成有機酸分子與配位化物，使得第2氧化膜22上的金 屬雜質再度附著於活性層1 3表面，然而超過5 0重量％ 時，第2氧化膜22上的微粒子再度附著於活性層1 3表面 的量會增加之故。又，將氫氟酸的濃度限定在 0.005至 | 0 · 2 5重量％的範圍係因未滿0 · 〇 〇 5重量％時，活性層1 3 表面的第2氧化膜22缺乏剝離作用，而超過0.25重量％ 時，洗淨液的PH會變成未滿2的強酸，進而抑制洗淨液 之有機酸中的解離，導致配位化作用低劣，同時微粒子的 表面電位變成正，微粒子會再度附著於活性層1 3表面之 故。將施以第2熱處理的貼合基板1 8浸瀆於上述洗淨液 時，可利用氫氟酸（HF)去除第2氧化膜22，而該第2氧 化膜22上的微粒子及金屬雜質、與包含於第2氧化膜22 φ 中的金屬雜質會移至洗淨液中。由於洗淨液係包含0.005 至0.25重量％之氫氟酸與超過0.1重量％且50重量％以 下之有機酸之PH4以下的酸性溶液，故微粒子表面會帶 有與活性層1 3表面相同的負電。此外，游離於液體中的 金屬雜質會形成有機酸的分子與配位化物，而變成金屬錯 鹽。該金屬錯鹽的錯離子是負離子。結果，微粒子與金屬 雜質之各個表面電位均變成與活性層1 3之表面電位相同 的負電，故可防止對於活性層1 3的附著或再度附著。從 洗淨液拉起活性層1 3時’可獲得乾淨的SOI基板（第1圖 -16 - (13) 1261867 (K)” 此外，活性層用基板1 4之氫離子的植入深度（植入峰 値位置）係考慮第1氧化膜2 1的厚度（5 0至3 0 0 n m、較佳 爲1 0 0至2 0 0 n m )、洗淨所致之蝕刻量（5 n m以下、較佳爲 1 n m以下）、第2氧化膜2 2的厚度（5 0至3 0 0 n m、較佳爲 100至 200nm)、及電漿蝕刻法所致之蝕刻量（100至 3 0 0 n m、較佳爲1 5 0至2 5 0 n m )來設定。在此，將電漿蝕刻 法所致之鈾刻量限定在1 0 〇至3 0 0 n m的範圍係因剝離所 致的破壞即使利用之後的強加熱處理亦無法去除，使得平 坦度的提升無法預測之故。超過300nm時，利用電漿蝕 刻法之蝕刻加工會花費過多時間而造成生產效率低劣，同 時產生許多反應生成物之故。另一方面，利用硏削法或硏 磨法將厚壁部17的分離面平滑化（第1圖（g)及第1圖 (i))。因此，厚壁部1 7可作爲新的活性層用基板14或支 持基板12而再度利用於SOI基板1 1的製造。 由於以此方式製造的SOI基板1 1中，選擇性地僅使 用以電漿蝕刻法生成的反應基2 8，依據活性層1 3的膜厚 來蝕刻活性層1 3表面，所以可去除活性層1 3表面，即’ 第1熱處理所致之離子植入區域1 6之分離面的結晶缺 陷，同時不會對活性層1 3表面產生破壞，可降低活性層 1 3膜厚的參差，而可使活性層1 3的膜厚均勻化。 實施例 繼之，詳細說明本發明的實施例與比較例。 -17- (14) 1261867 (實施例]) 如第1圖所示，首先，將矽單晶晶圓所構成之外徑及 厚度爲2 0 0 m m及〇 . 7 2 5 m m的活性層用基板1 4，在氧氣環 境中進行以1 0 0 0 °C保持5小時的第1熱處理，不僅在活 性層用基板1 4的表面而且在背面及側面也形成第！氧化 膜21。該第1氧化膜21的厚度大約是150nm。繼之，從 | 上述活性層用基板 1 4的表面，以 6 X 1 0 1 6 / c m2的劑量及 50keV的加速能量植入氫離子，而在活性層用基板14內 部形成離子植入區域1 6(第1圖（b))。該離子植入區域1 6 的深度（植入峰値位置）包含上述第1氧化膜2 1大約設定 在500n m。另一方面，準備與上述活性層用基板14具有 相同表面積之矽單晶晶圓所構成之厚度0 · 7 2 5 mm的支持 基板1 2 (第1圖（c ))，並將上述活性層用基板1 4經由第1 氧化膜21疊合而密接於該支持基板12上（第1圖（d))。在 馨該狀態下，將此等基板1 2、1 4在氧氣環境中進行以5 00 °C保持3 0分鐘的第1熱處理。以此方式，活性層用基板 1 4在相當於氫離子之植入峰値位置的離子植入區域〗6部 位裂開，分離成上部厚壁部1 7與下部較薄的活性層 1 3 (第1圖（e))。下部的活性層13經第1氧化膜21密接於 支持基板21而形成貼合基板1 8(第1圖（f))。 繼之，利用膜厚測定器，測定該貼合基板1 8之活性 層1 3整體的膜厚。將活性層1 3整體的膜厚以從活性層 1 3的中心至靠活性層]3周緣內側2 m m的範圍內爲止來 -18- (15) 1261867 加以測定。亦即，因爲活性層1 3的半徑爲1 〇 〇 m m，而沒 有測定膜厚之周緣的環狀寬度爲2 mm，所以是在活性層 1 3之半徑9 8 m m的範圍內測定膜厚。測定活性層】3的膜 厚後，選擇性地僅使用以電漿蝕刻法生成的反應基2 8(第 2圖），依據上述膜厚資料，大幅度地蝕刻膜厚較大的部 分，小幅度地蝕刻膜厚較小的部分，以將活性層1 3蝕刻 成上述預定的厚度（第1圖（h))。此時的最大蝕刻量爲 _ 202nm ’最小蝕刻量爲1 9 9 n m。此外，關於貼合基板 1 8 周緣之活性區域與非活性區域的交界部分，僅對與依據上 述膜厚之測定資料之活性層1 3在電漿蝕刻前的活性層1 3 大致相同厚度部分加以蝕刻。即，以蝕刻量爲400nm的 方式進行飩刻（第4圖（b)及第4圖（c))。 再者，將上述膜厚均勻化的貼合基板1 8在氧氣環境 中進行以1 1〇〇 °C保持120分鐘的第2熱處理，以增強活 性層1 3與支持基板1 2經由第1氧化膜2 1貼合的強度（第 φ 1圖ϋ))。將該貼合基板1 8浸漬於洗淨液，以將利用第2 熱處理形成的第2氧化膜2 2加以蝕刻去除，同時洗淨貼 合基板1 8，即可獲得乾淨的SOI基板1 1 (第1圖（k))。將 該SOI基板1 1作爲實施例1。此外，就上述洗淨液而 言，係使用〇 · 5重量％之檸檬酸所構成的有機酸、與〇 · 0 1 重量％之氫氟酸所構成的洗淨液。洗淨後之活性層1 3的 厚度爲5 0 n m。 (比較例1 ) 19- (16) 1261867 除使用c M p法來取代電漿蝕刻法外，係以相同於實 施例〗的方式來製作s 〇 I基板。將此S ο I基板作爲比較 例1。 (比較實驗及評價） 測定實施例1及比較例1之S 01基板之活性層的膜厚 差時，比較例1的膜厚差較大，爲5 · 0 n m，相對地，實施 | 例1的膜厚差較小，爲1 . 5 nm。 再者’關於實施例1，以光學顯微鏡觀察非活性區域 與活性區域，結果，可判定島狀或半島狀的微小活性區域 消失，而形成平滑的交界。 產業上利用之可能性 根據本發明之S 0 I基板的製造方法，可降低活性層膜 厚的參差，且可使活性層的膜厚均勻化，而不會造成活性 φ 層表面破壞。 再者，若將貼合基板周緣之非活性區域與活性區域的 交界部分，不依據活性層膜厚的測定資料，而僅對依據膜 厚測定資料之電漿蝕刻前的活性層厚度部分，進一步加以 電發蝕刻的步驟附加於蝕刻加工（e t c h i n g p r 〇 c e s s )的話， 則可使非活性區域與活性區域的交界線平滑，而不會增加 步驟。因此，可抑制微粒子的發生。 因此，本發明可提供一種幾乎不會對活性層表面造成 破壞，而可抑制活性層膜厚的參差且活性層膜厚可均勻化 -20- (17) 1261867 的S 0 I基板。 【圖式簡單說明】 第1圖係按步驟順序表示本發明實施型態之S 0 I基板 之製造方法的圖。 第2圖係表示電漿蝕刻法之原理的剖面構成圖。 第3圖係表示電漿蝕刻裝置的剖面構成圖。

第4圖係表示依據膜厚的測定資料電漿蝕刻S Ο I基板 後，又電漿蝕刻非活性區域與活性區域之交界部分的步驟 圖。 【主要元件符號說明】 11 SOI基板 12 支持基板 13 活性層 14 活性用基板 16 離子植入區域 17 厚壁部 18 貼合基板 2 1 第1氧化膜 22 第2氧化膜 23 放射筒 2 4 微波產生裝置 2 6 導波管 -21 - (18) 1261867 2 7 反應離子 28 反應基 29 噴射噴嘴 3 1 交界部分 ❿ -22

Claims (1)

1. (1) 1261867 十、申請專利範圍 1 · 一種S 0 I基板，具備：由半導體單晶所 基板，和由經氧化膜而被貼合在上述支持基板 單晶所構成的活性層， 而上述氧化膜僅形成於上述活性層， 藉由選擇性地僅使用以電漿蝕刻法生成的 蝕刻上述活性層表面，使上述活性層的厚度形 2 OOnm的範圍，且上述活性層整體的膜厚差形 下。 2.—種SOI基板的製造方法，其特徵爲包; 在半導體單晶所構成之活性層用基板的至 成氧化膜的步驟；和 從上述活性層用基板的表面植入氫離子， 性層用基板內部形成離子植入區域的步驟；和 於將上述活性層用基板經由上述氧化膜密 單晶所構成的支持基板的狀態下，藉由實施第 而將上述活性層用基板於離子植入區域從上述 離，以在上述支持基板的表面形成活性層，來 板的步驟；和 測定上述活性層整體的膜厚的步驟；和 選擇性地僅使用以電漿蝕刻法生成的反應 地蝕刻上述活性層表面之膜厚較大的部分’且 刻上述活性層表面之膜厚較小的部分，以將上 刻至少1 〇 〇 n m，而薄化成預定厚度的步驟；和 構成的支持 上的半導體 反應基，而 成在1 〇至 成 1 · 5 11 m以 括： 少表面，形 以在上述活 接於半導體 1熱處理， 支持基板分 製作貼合基 基，大幅度 小幅度地蝕 述活性層蝕 -23- (2) 1261867 藉由將上述已實施電漿蝕刻的貼合基板進行第 理，來提升貼合強度的步驟。 3 .如申請專利範圍第2項所記載之S Ο I基板的 法，其中，將活性層表面整體的膜厚以1至4 m m 內的預定間距來加以測定。 4·如申請專利範圍第2項所記載之SOI基板的 法，其中，將活性層表面整體的膜厚以從上述活性 | 心至上述活性層周緣爲止來加以測定。 5 ·如申請專利範圍第2項所記載之S Ο I基板的 法，其中，電漿蝕刻後之活性層整體的膜厚差爲1 , 下。 6 _如申請專利範圍第2項所記載之S Ο I基板的 法，其中，又包括：將貼合基板周緣之非活性區域 區域的交界部分，不依據活性層膜厚的測定資料， 依據膜厚測定資料之電漿蝕刻前的上述活性層厚度 φ 進一步加以電漿蝕刻的步驟。 7 ·如申請專利範圍第2項所記載之S Ο I基板的 法’其中，又包括：利用第2熱處理將活性層表面 氧化膜的貼合基板浸漬於洗淨液，藉以去除上述 後’去除微粒子及金屬的洗淨步驟。 8 ·如申請專利範圍第2項所記載之s Ο I基板的 法，其中，第1熱處理係在氮氣環境中，以4 〇 〇至 保持5至3 0分鐘的熱處理， 而第2熱處理係在氧、氮、氬或此等混合氣· 2熱處 製造方 之範圍 製造方 層的中 製造方 5nm以 製造方 與活性 而僅對 部分， 製造方 形成有 氧化膜 製造方 8 00 cC 瞪環境 -24- (3) 1261867 中，以9 Ο 0至1 2 Ο 0 °C保持3 0至1 2 Ο 9 .如申請專利範圍第8項所記載i ，其中，又包括：利用第2熱處理將 化膜的貼合基板浸漬於洗淨液，藉以 去除微粒子及金屬的洗淨步驟。 分鐘的熱處理。 L S Ο I基板的製造方法 ί舌性層表面形成有氧 去除上述氧化膜後，

   -25-