TWI261448B - A method and system of verifying the authenticity of a set-top-box chip - Google Patents

Description

1261448 九、發明說明： 【發明所屬之技術領域】 一種對機頂盒晶片 本發明係關於一種機頂盒，尤其係關於 進行安全驗證之方法及系統。 【先前技術】 有線電視運營商、衛星運營商或内容提供商會向使用機 頂盒之付費用戶提供媒體或内容材料。機頂盒中之機頂盒晶片 (STBC)之安全特性之最終目的在於防止未授權實體接收或 刀叙來自内容提供商之數據。現代STBC已採用旨在預防發生 該種情況之許多安全特性，這些安全特性大部分係基於晶片内 之一次性可編程記憶體（〇TP記憶體）而實現。所述〇τρ記 憶體可用於儲存用於解密機頂盒所接收之一個或複數個加密 序列密鑰。使用這些ΟΤΡ記憶體可儲存對於某一機頂盒爲唯 一之始、餘。這些密餘用於解密或解碼從有線電視運營商處所接 收到之資料序列。由於每個機頂盒與燒結在〇Τρ記憶體中之 唯一猎鑰相關聯，所以存取機頂盒晶片之單一 ΟΤΡ記憶體不 會影響網路内之其他機頂盒。 惟，未授權實體可能會攻克由這種一次性可編程記憶體 所提供之安全性。如果一未授權實體獲得了大量新的未編程 ΟΤΡ記憶體，其只需獲得一能編程所有〇τρ記憶體晶片之授 權ΟΤΡ密鑰。一旦獲得，該未授權實體就可藉由該授權密鑰 來編程所有ΟΤΡ記憶體晶片，從而能銷售這些機頂盒並賺取 1261448 I觀利潤。該未授權實體可以不斷地銷售這種未授權之機頂 益，這樣就減少了授權内容提供商之銷售收入。未授權實體可 以持續鎖售此未麵機頂盒，制肖彳低授翻容提供商之銷售 利潤。由於這些機頂盒均用所述授權密鑰編程，所以其所作出 之回應方式會與含有原授權密鑰之機頂盒相同。 在另一實例中，OTP密鑰之原資料庫可能會受到損壞。 果未授權實體竊取或解密了 一個或複數個中之 otp密鑰，藉由演繹有關STBC所用之加密機制之附加資訊， =可恢復來自内容提供商之原始内容。藉由合法地為一台機頂 盒開戶，而保留其他機頂盒不開戶，即可做到這一點。由於所 有機頂盒之QTP錄已知，未鄉實體就可顧從授權機頂 孤之工作所獲知識’在未授權機頂盒中藉由電路來解密一個或 複數個加密_。當然，加密方法學也可藉由反獅密過程中 所用之步驟來實現。結果，未授權之機頂盒即可非法獲得有線 電視運營商、衛星運營商或内容提供商所提供之内容。 内容提供商可實施-種方法，在該方法巾，在機頂盒初 始化以向最終用戶正確顯示内容之前，内容提供商必需發出一 驗證序列。内容提供商可在例如與已初始化並啟動使用之機頂 盒有關之前端更新資料庫。結果，使用一個或複數個用相同 OPT密錄編程之附加STBC對黑客並不奏效，因為内容提供商 用特定ΟΓΡ密餘僅能啟動第一台機頂盒。但如果未授權實體 6 口614妨 所述方法還包括：確定所述第-散列資料序列是否等於 戶斤述弟^一散列資料序列。 所述方法還包括·對祕確定所述_盒晶狀使用時 長之計時器進行重定。 所述重定是在所频頂盒晶#接收到含有計時器重定序 列之所述驗證序列時進行。 所述方法還包括：如果所述第—散列資料序列等於所述 第二散列資料序列’則啓動所述機頂盒晶片。 所述第二散列資料序列儲存於所述機頂盒晶片中之一個 或複數個參數之散列函數，所述參數包括·· 一常數；及 一來自線性反饋移位寄存器之輸出。 所述常數可僅能由所述機頂盒晶片製造商而更改。 所述來自雜反饋移位寄存^之輸出贿于㈣失性隨 機存取記憶體中。 所述來自線性反饋移位寄存 證序列時而更改。 器之輸出在接收到隨後之驗

字 所述來自線性反饋移位寄存器之輸出被映射至一標識 Μ分別産生 所述前端驗證裝置及所述_盒W儲存_所述之常 數，並採用相同所述之線性反饋移位寄存器配置， 8 1261448 所述第一散列資料序列及所述第二散列資料序列。 所述線性反饋移位寄存器用一種子(seecj)進行初始化。 所述加禮、岔餘係密錄、字及來自線性反饋移位寄存器之 輸出函數。 所述密鑰被映射至一標識字。 所述字被映射至一標識字。 所述字唯一地標識所述機頂盒晶片。 所述字包括至少64位。 所述方法還包括：向所述前端驗證裝置發送重新同步請 求以便重新啟動所述機頂盒晶片。 所述重新同步請求係於所述接收驗證序列産生一不等於 所述第二散列資料序列之第一散列資料序列時觸發。 所述重新同步請求包括所述線性反饋移位寄存器前一狀 悲之輸出。 下一狀 所述重新同步請求利用所述線性反饋移位寄存器 態之輸出。 所述重新同步請求利用所述線性反饋移位寄存器之後複 數個狀態之輸出。 所述之後复數個狀態對應於接下來之兩個狀態。 本發明的優選方針，所述以後數她_應於接下來 之三個狀態。 9 1261448 所述第一散列資料序列及所述第二散列資料序列均爲同 一散列函數之函數。 用於產生所述加密密狀函數被用於產生由所述前端驗 祖裝置發出之所述驗證序列。 所述方法還包括··使用縣賴頂盒晶>{爲唯-初始化 種子進行初始化線性反饋移位寄存器。 另一方面，本發明提供一種用於驗證機頂盒晶片之系 統，其包括： 第一電路’用於從前端發送之-驗證序列以產生一第一 散列資料序列； ^ 第二電路， 序列； 用於執行-散灿數以纽—第二散列資料 第—電路’用於產生—加密密鑰函數； 一線性反饋移位寄存器； 字及一標 識字； -次性可編程記憶體，用於儲存—密餘，一 一非易失性記憶體，用於 _ ^ χ 來自所魏性反饋移位寄 存益之輸出’-計時驗及1錄態指示器； 第四電路，用於發送重新同步請求；及 散列用於比較所述第—_料序列及所述第二 1261448 所述散列函數是一個常數和來自所述線性反饋移位寄存 器的輸出的函數。 所述第一電路係採用3DES或AES解密函數。 所述选餘唯一對應於所述標識子。 所述字唯一對應於所述標識字。 在用所述前端試作重新同步之前所述線性反饋移位寄存 器被增加到一個或複數個連續狀態。 所述驗證序列包含用於增加所述線性反饋移位寄存器狀 態之識別碼。 對於常規及傳統方案之其他局限制及缺點，當本領域之 普通技術人員將這種系統與在本申請以下部分中結合附圖所 作之本發明方案進行比較之後，即可一目了然。 本發明的特徵包括對機頂盒晶片（STBC )或機頂盒(STB ) 中所用之機頂盒積體電路進行驗證之系統及方法。 在一個實施例中， ’驗證機頂盒晶片可靠性之方法包

數。所述這些參數包括一常數及— 门個或複數個參數之散列函 苇數及來自線性反饋移位寄存器之 11 1261448 用於解碼或解密有線電視運營商、衛星運營商或内容提供商提 供之媒體内容。有線電視運營商通過需要由STBC成功驗證之 驗證序列來確保STB中之STBC之合法性。 第一圖係本發明藉由機頂盒晶片（STBC) 108之機頂盒 (STB )驗證系統1 〇〇之方框圖。所述STB驗證系統包括與一 個或複數個機頂盒（STB)通訊連接之前端驗證裝置 (HVD)104。爲便於說明，所述STB驗證裝置1〇〇僅示出一 HVD104與一單一之STBC 108進行通訊。所述STBC 108作爲❿ 硬體駐留於典型機頂盒（STB)中。所述HVD包括硬體和/或 軟體之組合’用於產生發送到所述STBC108之驗證序列V。 所述HVD104包括能存儲軟體之計算裝置，例如臺式電腦。所 述HVD104包括處理器，主處理器記憶體及諸如硬碟驅動器之 儲存裝置。所述軟體包括一個或複數個資料庫及驗證STBC1〇8 日守所用之軟體應用程式。HVD1 〇4駐留於有線電視運營商之前 端或控制中心内。 0 工作時’ HVD104藉由諸多步驟産生一驗證序列v。如第 -圖所示，-加密密_於與—散缝出結合以産生所述驗證 序列V。所述加密密餘由Hvm〇4之加密引擎ιΐ2所産生。所 述加雄引擎112包括加密電路或採用3DES或aes加密函數之 权體所述加㈣擎112作爲輸人端接收—加密密输及一第一 散列資料序列。所述加密密瑜係字（此處以校驗字徽表 13 1261448 示）、密鍮（此處以—她可編程密鑰醜㈣及線性移· 4寄存时（LFSR) 116之輪出LF函數。lfsrii6之所述輸出 LF增加’從而驗證相v于每錢雜證後生變化。故， 问一驗證序列V不能連續用來重新啓動同- STB。VER及 〇TPK參數可儲存於有線電視前端之-個或複數個儲存裝置 中之一個錢數做全之資料料。應使微及otpk炎數 包括對應於STBC製造商所製造之各授權stbc之唯一數值。 如圖所示，所述加密密輪由採用密鑰產生函數們之密鑰産生籲 單元118所實現。所述密鮮生單元118包括硬體和/或軟體。 所述密鑰産生單元可藉由執行軟體指令或駐留於所述 Hvm〇4中之應用程式來實現。所述第一散列資料序列係散列 函數。所述散列函數由第-騎社制缝單元⑽來實 現。如圖所示’所述散列函數單元120接收由所述lfsrii6 及-常數（此處mi常數(hc)表示）提供之輸人。所述散列函 數單元12〇包括硬體和/或軟體並可藉由執行駐留在所述籲 HVD104中之軟體指令來實現。 驗證序列可以表示爲以下變數或參數之函數： V= E{f(VER，0TPK，LF)，f(HC，LF)}，式中 爲校驗字， OTPK係一次性可編程密鑰，LF係LFSR之輸出，及HC係隱 常數。即’發送至STB之驗證序列係兩函數之函數。加密密 鑰f(VER，OTPK，LF)係VER ’ OTPK及LF之函數，而未加密 14 1261448 資料f(HC,LF)係HC及LF之函數。所述校驗字WR至少包 括64位。 散列函數用於加擾LFSR之輸出。所述散列函數係 或能安全地使原有内容模糊之任何其他類型函數。 -旦驗證序列V由STBC觸所接收，所述驗證序列即由 解密電路124所解密。所述解密電路124包括實現3〇£8之電 路或者使驗證序列v能于STBC觸上正確解密之AEs加密技 術。爲解密所述驗證序列V，所述解密電路124接收採用同一馨 函數f(*)之岔鑰産生電路128所提供之輸入，如前結合HVD j 〇4 所述。加密密鍮係所述校驗字VER，所述一次性可編程密鑰 0TPK及線性移位寄存器（LFSR) I32之所述輸出LF之函數。 藉由加入所述加密密鑰，所述解密電路124即可於所述 HVD104上恢復以前所産生之所述第一散列資料序列。散列函 數電路136産生第二散列資料序列。所述散列函數電路⑼使 用所述LFSRI32之輸出及一常數或隱常數（HC)作爲輸入。修 在一實施例中’隱常數（HC)係藉由儲存於STBC中之一個 或複數個可編程參數所産生。在所述11¥]〇1〇4上也使用同樣之 可編程參數，以便於加密過程中産生相同隱常數。結果，許多 STBC之HC均可儲存於所述前端之HVD1〇4中，以供所述加 密引擎112使用。在-實施例中，所述隱常數（HC)由所述 STBC製造胃所確定’而所述有線電視運營商、衛星運營商或 15 1261448 内谷提供商碟定OTPK，VER及LF之數值。所述隱常數以〆 種僅爲STBC製造商所知之方式使用可編程參數而更改。 STBC製造商可藉由硬體和/或位於所述STBC及所述Hvm〇4 中之軟體以實現可編程參數。在一實施例中，根據STBC製造 商所提供之一個或複數個初始數值，可編程參數各不相同。 故，若HVD104中之一個或複數個OTPK，VER或LF資料庫 受到黑客或未授權個人之損壞，通過使用僅爲所述STBC製造 商所知之初始數值之實施方案和/或資料庫來更改隱常數，即 _ 可保持其安全性。 比較電路140將所述恢復之第一散列資料及所述第二散 列資料序列進行比較。若第一散列資料等於第二散列資料序 列’則所述比較電路140輸出一狀態指示符訊號。所述狀態指 示符訊號産生人們可讀出之消息，該資訊顯示在位於機頂盒 (STB)中之示範LED上。例若所述第一散列資料等於所述 第二散列資料序列，所述狀態指示符訊號就産生字“成功”；馨 否則，所述狀態指示符訊號就産生字“失敗”。 第二圖係本發明實施例之機頂盒晶片（STBC) 2〇〇之詳 細方框圖。所述STBC 200包括解密電路204，比較電路208， 散列函數電路212，加密密鑰産生電路216，線性反饋移位寄 存器（LFSR) 220，計時器重定電路224，更改啓動狀態電路 226，暗道返回電路228，一次性可編程（〇τρ)記憶體232 16 1261448

及非易失性隨機存取記憶體（NVRAM) 236。所述解密電路 204接收前端發送之驗證序列V。所述驗證序列V由前端驗證 裝置(HVD)産生，如結合第一圖所述。解密電路2〇4使用所述 密输產生電路216所提供之加密密鑰以解密所述驗證序列v。 所述解岔電路204輸出之前由所述HVD之所述加密引擎加密 已恢復之第一散列資料序列。所述已恢復之第一散列資料序列 被輸入到比較電路208。所述散列函數電路212產生第二散列 資料序列’作爲提供至比較電路208之輸入。所述散列函數輸0 出係一常數（稱爲隱常數，因爲其僅可由STBC製造商所更改） 及所述LFSR220之輸出函數。所述比較電路2〇8將所述第一 散列資料序列及所述第二散列資料序列進行比較。若第一散列 資料等於第二散列資料序列，所述比較電路2〇8産生一控制訊 號至所述计時器重定電路224。結果，所述計時器重定電路224 將儲存於所述非易失性隨機存取記憶體236中之計時器值重 定。所述計時器值對應於STBC自身截止前所餘留之時間量。癱 所述計時器值可被設爲有線電視運營商所需要之任何值。所述 值應超過連續重定間之時間。若所述第一散列資料不等於所述 第二散列資料序列，所述比較電路2〇8産生一禁止重定儲存於 NVRAM236中之計時器值之控制訊號。在另一實施例中，當 一個或複數個驗證序列不允許重定所述NVRAM236中之計時 器值時’所述刖端驗證裝置確定接收並讀出驗證序列之STBC 17 1261448 未被授權使用。在本實施例中，所述暗道返回電路228可藉由 所述前端驗證裝置用作與所述STBC通訊並隨後禁止STBC之 機件。如第二圖所示，所述OTP密鑰（OTPK)，校驗字（VER) 及OTPID字（OTPID)儲存於所述機頂盒晶片之所述οτρ記 憶體232中。OTPK，VER及OTPID可藉由所述機頂盒晶片 製造商於機頂盒製造過程中而燒入所述OTP記憶體232中。 當驗證序列由前端發出時，所述前端驗證裝置（HVD) 自動增加其LFSR。當所述驗證序列被適合之STBC200所接收 時’如果驗證成功（即：所得之第一散列資料序列等於第二散 列資料序列），所述STBC200産生一控制訊號使所述LFSR22〇 增加其下一狀態。本方法之結果，所述hvd發送至所述 STBC200之下一驗證序列就會不同。總之，定期改變所述驗 證序列對黑客構成嚴重威懾。當然，黑客會發現要破解及解密 不斷在改變之驗證序列更加困難。所述比較電路2〇8所産生之 控制訊號輸入至所述改變啓動狀態電路226。當驗證成功時， 所述改變啓動狀態電路226即改變啓動狀態寄存器或於所述 NVRAM236中之位置以指示所述STBC2〇〇已啓動。如果所述 STBC200掉電，儲存於所述NVRAM236中之一個或複數個數 值（即：LFSR狀態（或LF)，計時器值，以及啓動狀態）不 έ丢失。由於所述記憶體具非易失性之屬性，故在STB恢復 供電時，這些數值仍然保留。如，當STB無意中被拔出時， 1261448 ，碼已改變。，允許前赌數次發送綱驗證相 口所迷LFSR狀態-次。該技術考慮_戶關掉裝置或: 掉電之可能性。斜目同驗證糊（帶有翻碼）在數周之時^ 内持續發送，貝ij STB被拔出之時間長於發送驗 機會非常之小。 月之 在另-實施财，爲所述STBC中之mR配置了“視 窗”能力。若沒收到驗證序列，所述srac在試圖再次解碼驗 證序列之前有能力將其LFSR狀態增加—個或複數個狀態。在 此實施例中，所述LFSR在某個小數量之增加狀態時可繼續解 瑪驗證序列。如，增加狀態包括一 “視窗”，該視窗被設定爲 等於-相對較小之數值（如3)。_σ設定爲數值3即類似 於允許STBC沒有收到三個驗證序列。或，若每周發送一新驗 證序列’設定爲三星期之“窗口”即可允許藉由錄同步來恢 復’若STB連續三星期被拔下（或每星期正好在發送驗證序 列時拔下一次，不過這種情形之可能性非常小）。 第二圖係本發0肝使機頂盒晶片重新同步於前端驗證裝 置時所使用之連續LFSR狀態之關係方框圖。所述當前狀態 3〇〇示爲狀態S(j)。下一個狀態S(j + 1)由“視窗” 3〇4所表示。 在此實例中，所述“視窗，，304包括後面三個可能狀態。所述 STBC使用這後面三個LFSR狀態中之任何—個連續試圖重新 同步到HVD。 21 1261448 、由於藉由上述任一技術時與前端不同步之可能性很小， 就不需要重新同步暗道返回電路。若機頂盒拔下之時間比發送 驗也序列之週期還長’用戶可打電話至有線電視運營商之用戶 服務中心，請求4新同步其STBC。如，用戶服務巾心可提供 、、、合用戶氣證序列以重新同步其§tbc。 疋期驗證亦可確保即使黑客設法成功越過一次驗證序 列’其晶片亦只能啓動_段有限時間，而後即會再次被禁止。 4端基於其從STBC所收到之資訊即能夠手動禁止其已知受鲁 衫響之STB。即使所述之HVD無此資訊，所述STBC亦會因 爲其未配置成能正確地接收驗證序列而被禁止。 在機頂盒發送前，可將唯一之初始LFSR種子編程至其 NVRAM中’以使每個STBC從不同之狀態啓動其LFSR。這 樣’即使所述LFSR之配置被未授權實體解密，也不可能確定 LFSR狀悲’因爲不知道初始LFSR種子。由於每個STBC用 一唯一 LFSR種子而初始化，黑客不能用前端發送之同一驗證春 序列而啓動複數個STB。請注意NVRAM含有敏感資料，且 所述STBC應配置成能防止存取NVRAM。如，應確保NVRAM 之内容不能被處理器（CPU)或任何其他過程（如内置自測試 (BIST)或掃描測試）所存取。 所述一次性可編程密鑰（0PTK)唯一對應於一識別字（稱 爲一次性可編程標識字（〇1^1〇字）），而校驗字（VER)唯一 22 1261448 對應於〇TPID字。這些唯一對應關係或映象儲存爲兩獨立之 貧料庫。且，所述LFSR種子或初始化值唯一對應於所述識別 字，從而，所述LFSR種子映象至〇TPID字，並分別館存爲 其自已之資料庫。由於這三個映象各自儲存爲分別之資料庫， 其可作爲資料檔案儲存於分別之計算裝置中。當然，所述計算 裝置可分雜於獨似，且有職視運#射_ —種或複 數種安全措施以允許僅被授權人員存取這些計算裝置和/或資 料庫。由於在驗證過程中使用許多分別位於不同位置之資料 庫，這就消除了黑客資料庫（例如黑客〇τρκ資料庫）影響驗 證過程之可紐。總之，需要瞭解财三個麟庫以成功驗證 晶片。 綜上所述，本發簡合發明專利要件，爰依法提出專利 申凊。惟，以上所述者僅為本發明之較佳實施例，舉凡熟悉本 案技藝之人士，在援依本案發明精神所作之等效修錢變化， 皆應包含於以下之申請專利範圍内。 【圖式簡單說明】 第-圖係本發日月藉由機頂盒晶片（STBC)之機頂盒（卿） 驗證系統之一種實施例之方框圖； 第二圖係本發明機概晶片（STBC)之詳細方框圖； …园係本㉟月使機頂盒晶片重新同步於前端驗證裂置時戶斤 從川之連鉍線性反鎖移位寄存器(LFSR)之關係方枢国一 23 1261448 【主要元件符號說明】 機頂盒（STB)驗證系統100機頂盒晶片（STBC) 108 前端驗證裝置(HVD) 104 加密引擎112 線性移位寄存器（LFSR) 116密鑰産生單元118 散列函數單元120 解密電路124 密鑰產生電路128 線性移位寄存器（LFSR) 132 散列函數電路136 比較電路140 機頂盒晶片（STBC) 200 解密電路204 比較電路208 散列函數電路212 密鑰產生電路216 計時器重定電路224 線性反饋移位寄存器（LFSR) 220 更改啓動狀態電路226 暗道返回電路228 一次性可編程（OTP)記憶體232 非易失性隨機存取記憶體（NVRAM) 236 當前狀態300 視窗304 24

Claims (1)

1. τ 9B, 3. 0 6 1261448 十、申請專利範圍： 1、一種驗證機頂盒晶片可靠性之方法，包括·· 從前端驗證裝置接收驗證序列； 產生加密密鑰； 藉由所述加密密餘解密所述驗 列資料序列； 證序列，以產生第 一散 產生第二散列資料序列； 重定能確定所述機頂盒晶片使用時長之計時哭。 2、 如申請專利範圍第！項所述之方法，其還包括確麵述第· -散列資料序列是否等於所述第二散列資料相之步驟。 3、 如申請專利範圍第i項所述之方法，當所述機頂盒晶片接 收到包含撕時H復位序狀所述驗證序贿，執行所述復 位之動作。 4、 如申請專利棚第2項所述之方法，#所述機頂含晶片接 收到包含有計時器復位序列之所述驗證序列時，執行所述復鲁 位之動作。 5、 如申請專利翻第1項所述之方法，其還包括以下步驟： 若所述第一散列資料序列等於所述第二散列資料序列，則啟 動所述機頂盒晶片。 6、 如申請專利範圍第2項所述之方法，其還包括以下步驟： 若所述第一散列資料序列等於所述第二散列資料序列，則啟 動所述機頂盒晶片。 25 ㊈ ...…一—….… ……〜―、, k 参 7、 如申請專繼圍第3項所述之方法，其還包細下步驟.’. 若所述第-散列資料序列等於所述第二散列資料序列’則啟 動所述機頂盒晶片。 8、 如申請專利範圍第4項所述之方法，其還包括以下步驟： 若所述第-散列龍序解於所卿二散财列，則啟 動所述機頂盒晶片。 9、 如申請專利範圍第！至第8項之任—項所述之方法’巧 所述第二散列資料序列係儲存於所述機頂盒晶片中之一個籲 或複數個參數之散列函數，所述參數包括 >常數；及來自 線性反饋移位寄存器之輸出。 10、 如申請專利範圍第9項所述之方法，其中所述常數僅可由 所述機頂盒晶片之製造商進行更改。 11、 如申請專利範圍第9項所述之方法，其中所述來自線性反 饋移位可存敗輸出儲存于—料失性隨機存取記憶體中。 12、 二申請專利範圍第9項所述之方法，其中當接收到一後續· 驗⑧序列％ ’所逑來自線性反镇移位寄存器之輸出會被更 改0 ^如申^專利範圍第9項所述之方法，其或所述來自線性反 饋移位寄存器之輪出被映射到—標識字。 14、一制於驗證機頂盒晶片_統，包括： ^ 用於攸箣端發來之驗證序列產生第一散列 ④ 26 ^01448 資料序列； 第二電路，用於執行散 列； 列函數以產生第二散列資料序 ^三電路’用於產生加密密錄函數； 、、表性反饋移位寄存器； 密输、一字及〜 標識字； 一人性可編程記憶體，用於儲存一 旁非易失性記憶體，用於儲存來自所述線性反饋移位 寄存器之輸出、計時H值及啟動狀態指示； 第四電路，用於發送重新同步請求；及 第五電路，用於比較所述第一散列資料序列及所述第 二散列數據序列。

   27