TWI261174B - Universal serial bus (USB) physical layer apparatus and its method - Google Patents

Description

1261174

【發明所屬之技術領域】 本發明係為一種通用串列匯流排（USB)之實體層裝置 及方法，特別是指在USB 2 · 0之實體層中加入仔列器 (First-in First-out; FIFO)及移除彈性緩衝器之裝置， 及在該裝置上資料傳送及接收之方法。 【先前技術】 USB介面已明顯地被實作在現今個人電腦週邊設備 上’该介面提供許多有用的特性：低成本、熱插拔及傳輸 線供應電源。USB裝置並不佔用記憶體、輸入/輸出位址、 直接存取δ己憶體（D Μ A)通道或中斷要求（I r q )線，同時[s b 執行時係包括錯誤檢知機制，上述特性解決了在傳統p c週 邊設備所遺留下來的許多缺點。 全速USB裝置在USB !·丨時運作頻率為i2Mbps，當到 USB 2·〇時訊號上升至48〇Mz，在使用傳統方法來實作高 速USB裝置是非常困難的。由此，製造商Intel 2.0為了促 進USB 2 · 0週邊裝置之開發，故提出了通用串列匯流排傳 輸 /接收微巨集介面（USB 2·0 Transceiver Macrocell Interface； UTMl)〇 n USB 2 · 0傳輪標準介面處理低位階USB通訊協定和訊 5虎=如貝料序列化和解序列化，它設計成允許單一介面 控制^ 1使用於任一速度USB傳送器。 括一 π ^考第一圖係為傳統之USB 2 · 0傳送/接收器，係包 專、准持暫存器1 〇，一傳送移位暫存器1 2，一位元填

第7頁 1261174 五 塞 脈 速 路 置 34 發明說明（2) =’ 一不歸零倒置編碼器i 6， 倍增器22，一控制邏輯24，一類比前端處理器1 8，一全 延遲鎖相迴路線路及資料回復器2 6，一高速延遲鎖相迴 線路器2 8，一彈性緩衝器3 0，〆多工器3 2，一不歸零倒 解碼裔3 8，一位元非填塞器4 〇，一接收移位暫存器4 2， 垃收維持暫存器4 4，一傳送狀態機制3 6及一接收狀態 時 全 外加掁盪器2 0， 接收ΐ :二類比入前端處理器18係進一步包括一高速傳送/ 队抑2及一全速傳送/接收器1 80，其中該全速傳送/接 及二^^進一步包括一接收器1 80 4，一狀態/控制器ι8〇2 ^ 送為、1 8 0 0，而該高速傳送/接收器係進一步包括_ 文 1 Ο Ο y| σ w 4 ’ 一狀態/控制器1 8 2 2及一傳送器1 8 2 0。 通用ϊ Ξ 2.〇傳送/接收器其運作之方式係欲傳輪由 包46 2 ^ ^排傳輸/接收微巨集介面輸入之傳送資料封 化，接# f維持暫存器10及移位暫存器12内被狩列及序列 逆資枓=、仇疋填塞器1 4和不歸零倒置編碼器1 6處理該僂 並組合成位元流(bit 一)，最後寄出Ξ 傳送哭18〇〇Ϊ比前端處理器18之全速傳送/接收器内之 之傳送器18^頰比爾端處理器18之高速傳送/接收器U2内 /接收^^二，接收資料封包由前端處理器18之高速傳送 182内之接收器1 824輸出至高 疋得迗 器28及輸出至 $ &二f延遲鎖相迴路線路 之全速傳送/性绫衝為3〇’或貢料封包由前端處理界 & /接收器180内之接收器1 8 04輪出至全速延遲鎖 1261174 五、發明說明（3) 相迴路線路及資料回復器2 6，將由該彈性緩衝器3 0的資料 封包及由該全速延遲鎖相迴路線路及資料回復器2 6的資料 封包接收同步後輸出至多工器3 2，該同步後之資料封包送 至不歸零倒置解碼器3 8使之解碼，將解碼後的資料封包再 傳送至位元非填塞器4 0，最後將該資料封包（解序列化後） 解碼後的資訊進入接收移位暫存器4 2及接收維持暫存器4 4 後，輸出接收資料封包4 8給通用串列匯流排傳輸/接收微 巨集介面。 上述習用之技術其缺點為内部時脈分佈不規則及電路 設計複雜化，且電路上多了彈性缓衝器，使得在接收端上 接收資料封包時容易產生向上溢位（〇 v e r f 1 〇 w)及向下溢位 (underflow)的情形。 【發明内容】 為了解決上述所遇到之問題，故本發明人藉著學理及 潛心研究結果提出了 一種通用串列匯流排（USB)之實體層 裝置及方法。 本發明係為一種通用串列匯流排（USB)之實體層裝置 及方法，其裝置係包括一介面控制單元，該介面控制單元 係接收一通用串列匯流排傳輸/接收微巨集介面之一傳送 資料封包；一傳送仵列（T r a n s m i t F I F 0 )單元，係接收該 介面控制單元所輸出之該傳送資料封包；一傳送單元，係 接收該傳送佇列單元所輸出之該傳送資料封包；一類比前 端處理器（Ana 1 og F r on t End )單元，係接收該傳送單元所

第9頁 1261174 五、發明說明（4) 輸出之該傳送資料封包；一接收單元，係接收該類比前端 處理器單元所輸出之一接收資料封包；及一接收佇列 (Receive FIFO)單元，係接收該接收單元所輸出之該接收 資料封包，且電性連結於該介面控制單元，將該接收資料 封包輸出至該通用串列匯流排傳輸/接收微巨集介面。本 發明亦提供通用串列匯流排（USB)之實體層裝置之傳輸方 法及接收方法，利用本發明係可解決彈性緩衝器向上溢位 或向下溢位之缺點，及電路簡化達成降低成本的優點。 【實施方式】 為了使 貴審查委員能更進一步瞭解本發明為達成既 定目的所採取之技術、方法及功效，請參閱以下有關本發 明之詳細說明與附圖，相信本發明之目的、特徵與特點， 當可由此得一深入且具體之瞭解，然而所附圖式僅提供參 考與說明用，並非用來對本發明加以限制者。 請參考第二圖所示係為本發明之通用串列匯流排 (USB)之實體層裝置方塊圖，係包括一介面控制單元52， 該介面控制單元係接收一通用串列匯流排傳輸/接收微巨 集介面之一傳送資料封包；一傳送仔列（Transmit FIFO) 單元5 4，係接收該介面控制單元所輸出之一輸入訊號；一 傳送單元5 6，係接收該傳送佇列單元所輸出之該傳送資料 封包；一類比前端處理器（Analog Front End)單元58，係 接收該傳送單元所輸出之該傳送資料封包；一接收單元 6 0，係接收該類比前端處理器單元所輸出之一接收資料封

第10頁 1261174 五、發明說明（5) 包；及一接收仵列（R e c e i v e F I F 0 )單元6 2，係接收該接收 單元所輸出之該接收資料封包，且電性連結於該介面控制 單元，將該接收資料封包輸出至該通通用串列匯流排傳輸 /接收微巨集介面。 請參考第三圖所示係為本發明之通用串列匯流排 (USB)之實體層裝置内部方塊圖，係包括一介面控制單元 5 2，其中該介面控制單元係進一步包括一接收狀態機制 5 2 2及一傳送狀態機制5 2 0，該介面控制單元5 2之該傳送狀 態機制5 2 0係接收由通用串列匯流排傳輸/接收微巨集介面 所輸入之傳送資料封包5 0 ; —傳送仵列（T r a n s m i t F I F 0) 單元5 4，係接收該介面控制單元所輸出之該傳送資料封包 5 0 ; —傳送單元5 6，係接收該傳送佇列單元所輸出之該傳 送資料封包5 0，其中該傳送單元係進一步包括一位元填塞 器5 6 0，係電性連結該傳送佇列單元；一不歸零倒置編碼 器5 6 2，係電性連結該位元填塞器；及一封包格式化器 5 6 4，係電性連結該不歸零倒置編碼器5 6 2及該類比前端處 理器單元5 8。 一類比前端處理器（Analog Front End)單元58，係接 收該傳送單元所輸入之一該傳送資料封包5 0，其中該類比 前端處理器5 8係進一步包括一高速傳送/接收器58 2及一全 速傳送/接收器5 8 0，其中該全速傳送/接收器5 8 0係進一步 包括一接收器5 8 0 4，一狀態/控制器5 8 0 2及一傳送器 5 8 0 0，而該高速傳送/接收器係進一步包括一接收器 5 8 2 4，一狀態/控制器5 8 2 2及一傳送器5 8 2 0。

第11頁 1261174 五、發明說明（6) 一接收單元6 0，係接收由該類比前端處理器單元所輸 出之一接收資料封包，其中該接收單元6 0係進一步包括一 延遲鎖相迴線路及資料回復器6 0 0，係電性連結該類比前 端處理器單元；一封包提取器6 〇 2，係電性連結該延遲鎖 相迴線路及資料回復器6 0 0 ; —不歸零倒置解碼器6 0 4，係 電性連結該封包提取器6 0 2 ;及一位元非填塞器6 0 6，係電 性連結該不歸零倒置解碼器6 0 4及該接收佇列單元6 2 ;及 一接收彳宁列（R e c e i v e F I F 0 )單元6 2，係接收該接收單元所 輸出之該接收資料封包，且電性連結於該介面控制單元5 2 之該接收狀態機制5 2 2，將該接收之資料封包6 4傳送至該 通用串列匯流排傳輸/接收微巨集介面。 本發明之通用串列匯流排之實體層裝置之運作方式係 一傳送資料封包5 0由一通用串列匯流排傳輸/接收微巨集 介面進入到該介面控制單元5 2之傳送狀態機制5 2 0，該傳 送狀態機制就在該資料封包内產生一同步格式（SYNC p a 11 e r η )和控制資料流進入該傳送彳宁列單元5 4，該位元填 塞器5 6 0邏輯在資料封包内每六個連續的1後插入一個〇， 該資料封包之後在進入該不歸零倒置編碼器5 6 2進行編碼 後，傳送該編碼後的資枓流至該封包格式化器5 6 4將該資 料流之每一個封包後面加入封包結尾（e n d 〇 f p a c k e t ; EOP)。 該資料封包從該類比前端處理器單元5 8傳送至該封包 提取器6 0 2，將該資料封包之同步格式及封包結尾去除， 並進入該不歸零倒置解碼器6 0 4及該位元非填塞器6 0 6使之

第12頁 1261174 五、發明說明（7) 恢復原資料封包，最後將資料封包送到該接收佇列單元6 2 後在依序送到該接收狀態機制5 2 2重構該資料封包傳送出 一接收資料6 4至該通用串列匯流排傳輸/接收微巨集介 面0 請參考第四圖所示係為本發明之通用串列匯流排 (USB)之實體層傳輸方法，係包括輸入一傳送資料封包 (S100)；產生一同步（SYNC)格式加入到該傳送資料封包前 端（S 1 0 2 );佇列該加入同步格式之該傳送資料封包 (S 1 0 4 )，其中該佇列可將該傳送資料封包轉換至另一時脈 域（clock domain);進行該傳送資料封包之一位元填塞的 動作（S 1 0 6 )，其中該進行該傳送資料封包之一位元填塞的 動作步驟中，係將該傳送資料封包中6個連續位元1後加入 1個位元0。 進行該傳送資料封包一不歸零倒置編碼的動作 (S1 0 8 )，其中該進行該傳送資料封包一不歸零倒置編碼的 動作步驟中，係當輸入位元0時改變該輸出位元值，反 之，若遇到位元1時不改變該輸出位元值；加入一封包結 尾格式於該傳送資料封包的尾端（S 1 1 0);及傳輸該加入同 步格式及封包結尾格式之傳送資料封包至一類比前端處理 器（S112)。 請參考第五圖所示係為本發明之通用串列匯流排 (USB)之實體層接收方法，係包括接收由該類比前端處理 器所輸出的資料封包（S2 0 0 );分離該資料封包内之資料封 包及時脈封包（S 2 0 2 );解除該資料封包之一同步格式及一

第13頁 1261174 五、發明說明（8) 封包結尾格式（S2 0 4 );除去該資料封包内填塞之位元值且 還原成真正的資料封包（S 2 0 6 );佇列該還原後之資料封包 且切換回原來的時脈（S 2 0 8 );及進入實際資料封包的傳輸 (S210)，前述之S2 0 4步驟之解除該資料封包之一同步格 式，亦可在使用者需求下，至步驟S 2 1 0之進入實際資料封 包傳輸動作之前而執行解除該同步格式。 本發明之通用串列匯流排（USB )之實體層裝置及方 法，係可解決彈性緩衝器向上溢位或向下溢位之缺點，及 電路簡化達成降低成本的優點。 本發明確能藉上述所揭露之技術，提供一種迥然不同 於習知者的設計，堪能提高整體之使用價值，又其申請前 未見於刊物或公開使用，誠已符合發明專利之要件，爰依 法提出發明專利申請。 惟，上述所揭露之圖式、說明，僅為本發明之實施例 而已，凡精于此項技藝者當可依據上述之說明作其他種種 之改良，而這些改變仍屬於本發明之發明精神及以下界定 之專利範圍中。

第14頁 1261174 圖式簡單說明 【圖式簡單說明】 ^ =圖係為傳統之USB 2 · 0傳送/接收器； 第二圖所示係為本發明之通用串列匯流排（USB)之實體 層裝置方塊圖； p第二圖所不係為本發明之通用串列匯流排（USB )之實體 層装置内部方塊圖； a ^四圖所示係為本發明之通用串列匯流排（USB )之實體 層傳輸方法；及 第五圖所不係為本發明之通用列匯流排（uSB)之實體 層接收方法。

【圖 式 中 之 參照號數 傳 送 維 持 暫存器 傳 送 移 位 暫存器 位 元 填 塞 器 不 歸 零 倒 置編碼器 類 比 前 端 處理器 全 速 傳 送 /接收器 傳 送 器 狀 態 /控制器 接 收 器 向 速 傳 达 /接收器 外 加 掁 盈 器 時 脈 倍 增 器 10 12 5800、 5820 5802、 5822 5804、 5824 582

14、 560 16、 562 18、58 180、 580 1800、 1820、 1802、 1822、 1804、 1824、 182 20 22

1261174 圖式簡單說明 控制邏輯 24 全速延遲鎖相迴路線路及資料回復器 26 高速延遲鎖相迴路線路器 28 彈性緩衝器 30 多工器 32 接收狀態 34 傳送狀態機制 36 不歸零倒置解碼器 38^ 604 位元非填塞器 40、 606 接收移位暫存器 42 接收維持暫存器 44 傳送資料封包 46> 50 接收資料封包 48^ 64 介面控制單元 52 傳送狀態機制 520 接收狀態機制 522 傳送佇列單元 54 傳送單元 56 封包格式化器 564 接收單元 60 延遲鎖相迴路線路及資料回復器 600 封包提取器 602 接收仔列單元 62

第16頁

Claims (1)

1261174 六、申請專利範圍 1.一種通用串列匯流排（USB)之實體層裝置，係包括： 一介面控制單元，該介面控制單元係接收一通用串 列匯流排傳輸/接收微巨集介面之一傳送資料封 包； 一傳送作列（T r a n s m i t F I F 0 )單元，係接收該介面 控制單元所輸出之該傳送資料封包； 一傳送單元，係接收該傳送佇列單元所輸出之該傳 送資料封包； 一類比前端處理器（Analog Front End)單元，係接 收該傳送單元所輸出之該傳送資料封包； 一接收單元，係接收該類比前端處理器單元所輸出 之一接收資料封包；及 一接收彳宁列（R e c e i v e F I F 0 )單元，係接收該接收單 元所輸出之該接收資料封包，且電性連結於該介 面控制單元，將該接收資料封包輸出至該通通用 串列匯流排傳輸/接收微巨集介面。 2 .如申請專利範圍第1項所述之通用串列匯流排（USB )之實 體層裝置，其中該介面控制單元係進一步包括一接收狀 態機制及一傳送狀態機制。 3 .如申請專利範圍第1項所述之通用串列匯流排（USB )之實 體層裝置，其中該傳送單元係進一步包括： 一位元填塞器，係電性連結該傳送佇列單元； 一不歸零倒置編碼器，係電性連結該位元填塞器； 及

第17頁 1261174 六、申請專利範圍 一封包格式化器，係電性連結該不歸零倒置編碼器 及該類比前端處理器單元。 4.如申請專利範圍第1項所述之通用串列匯流排（USB)之實 體層裝置，其中該接收單元係進一步包括： 一延遲鎖相迴線路及資料回復器，係電性連結該類 比前端處理器單元； 一封包提取器，係電性連結該延遲鎖相迴線路及資 料回復器； 一不歸零倒置解碼器，係電性連結該封包提取器； 及 一位元非填塞器，係電性連結該不歸零倒置解碼器 及該接收彳宁列單元。 5 . —種通用串列匯流排（USB )之實體層傳輸方法，係包 括·· 輸入一傳送資料封包； 產生一同步（SYNC)格式加入到該傳送資料封包前 端， 佇列該加入同步格式之該傳送資料封包及進行時脈 轉換； 進行該傳送資料封包之一位元填塞的動作； 進行該傳送資料封包一不歸零倒置編碼的動作； 加入一封包結尾格式於該傳送資料封包的尾端；及 傳輸該加入同步格式及封包結尾格式之傳送資料封 包至一類比前端處理器。

第18頁 1261174 六、申請專利範圍 6 .如申請專利範圍第5項所述之通用串列匯流排（USB )之實 體層傳輸方法，其中該佇列該加入該同步格式之該傳送 資料封包步驟中，係將該傳送資料封包轉換至另一時脈 域(clock domain)0 7. 如申請專利範圍第5項所述之通用串列匯流排（USB)之實 體層傳輸方法，其中該進行該傳送資料封包之一位元填 塞的動作步驟中，係將該傳送資料封包中6個連續位元1 後加入1個位元0。 8. 如申請專利範圍第5項所述之通用串列匯流排（USB)之實 體層傳輸方法，其中該進行該傳送資料封包一不歸零倒 置編碼的動作步驟中，係由一輸入的位元與該傳送資料 封包内容作比較。 9. 如申請專利範圍第8項所述之通用串列匯流排（USB)之實 體層傳輸方法，其中該比較之結果係當輸入位元〇時改 變該輸出位元值，反之，若當輸入位元1時不改變該輸 出位元值。 1 0 . —種通用串列匯流排（USB )之實體層接收方法，係包 括： 接收由該類比前端處理器所輸出的資料封包； 分離該貢料封包内之貢料封包及時脈封包， 解除該資料封包之一同步格式及一封包結尾格 式； 除去該資料封包内填塞之位元值且還原成真正的 資料封包；

第19頁 1261174 六、申請專利範圍 佇列該還原後之資料封包且切換回原來的時脈； 及 進入實際資料封包的傳輸。 1 1.如申請專利範圍第1 0項所述之通用串列匯流排（USB)之 實體層接收方法，其中該解除該資料封包之一同步格 式及一封包結尾格式步驟中，該同步格式亦可在該進 入實際資料封包傳輸動作之前執行解除。

第20頁