[go: up one dir, main page]

TWI260731B - A method of forming differential spacers for individual optimization of n-channel and p-channel transistors - Google Patents

A method of forming differential spacers for individual optimization of n-channel and p-channel transistors Download PDF

Info

Publication number
TWI260731B
TWI260731B TW091136063A TW91136063A TWI260731B TW I260731 B TWI260731 B TW I260731B TW 091136063 A TW091136063 A TW 091136063A TW 91136063 A TW91136063 A TW 91136063A TW I260731 B TWI260731 B TW I260731B
Authority
TW
Taiwan
Prior art keywords
spacer
channel transistor
compensation
source
channel
Prior art date
Application number
TW091136063A
Other languages
English (en)
Other versions
TW200303069A (en
Inventor
Dong-Hyuk Ju
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of TW200303069A publication Critical patent/TW200303069A/zh
Application granted granted Critical
Publication of TWI260731B publication Critical patent/TWI260731B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0184—Manufacturing their gate sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Description

1260731 五、發明說明α) [發明所屬之技術領域] 本發明係關於半導體製造之領域，詳言之，係關 於形成具有縮小的閘極重疊電容的η -通道電晶體與ρ -通道 電晶體。 [先前技術] 半導體裝置和其積體電路之製造係從半導體基板 開始，並使用薄膜形成、離子植入、光學微影術、#刻和 沉積技術來形成於半導體基板内或半導體基板上之各種結 構特徵，而獲得個別的電路組件，然後該等電路組件相互 連接以最終製成整體之半導體裝置。對於相關超大型積體 電路（ULS I )半導體裝置之逐漸增加的高積集度與性能之需 求，須有更小的細微結構（feature)設計、增加的電晶體 和電路速度、高的可靠度和增加的製造產能，以增加競爭 力。當裝置和細微結構縮小時，並且驅使對於較高性能裝 置之要求逐漸提高時，就會發現產生了新的問題，而針對 此新的問題需要有新的製造方法或新的配置，或者同時需 要此二者。 有使用高性能的金屬氧化物半導體（M0S)裝置於大尺 寸和超大尺寸之積體元件之需求，該M0S裝置一般包括於 半導體基板中之一對離子植入源極/汲極區域、以及與該 源極/沒極區域分離的通道區域。上述之通道區域一般為 薄的閘極氧化物和包含導電體多晶矽或其他的導電體材料 之導電體閘極，於一般的積體電路中，有譬如η-型和ρ-型 之不同導電性型式之複數個M0S裝置以及和使用了形成於
92254.ptd 第6頁 1260731 五、發明說明（2) 共用基板上之P-通道元件與η-通道元件兩者之互補金屬氧 化物半導體（CMOS)裝置。CMOS技術提供了明顯降低功率密 度和散逸之優點，和具有可靠度、電路性能和成本優勢。 當對於半導體晶片有增加每一晶片能提供更多之功能 以及用更短的時間來執行這些功能之需求的同時，半導體 裝置的尺寸亦己更加推向了深次微米之厚度的範圍，因為 愈小之元件愈容易轉用到更有效的區域，以用來將更多之 功能電路設裝入單一晶片。就較短之交換時間而言，較小 之元件本來即具有此優點。 有某些因素（譬如寄生裝置電容）係嚴重影響了裝置交 換時間，寄生裝置電容之一個相關要件是閘極至汲極重疊 電容，其亦稱之為’’米勒電容（M i 1 1 e r C a p a c i t 〇 r )π。閘極 至汲極重疊電容對於裝置交換速度能有相當的衝擊，對於 能獲得充分的源極/汲極之閘極重疊以維持低通道電阻是 很重要的，但仍要能使閘極至汲極重疊電容減至最小。其 中一個已經使用之方法是有關於在源極/汲極擴展植入步 驟期間於閘極上使用補償間隔片，該補償間隔片用作為遮 罩以防止摻雜物植入到間隔片正下方之基板内，並且因此 增加了源極/汲極擴展區和閘極之間的間隔距離。 一種硼（ρ型摻雜物）在矽中的擴散率係明顯地大於砷 (η型摻雜物）的擴散率這在含有η-通道電晶體和ρ-通道電 晶體兩者之半導體裝置中建立了一種關係，而使得可將重 疊電容最小化所形成的補償間隔片僅適用於一種型式之電 晶體（例如η -通道）之最佳化，而不適用於其他型式之電晶
92254.ptd 第7頁 1260731 五、發明說明（3) 體（例如p-通道）之最佳化。換言之，由於硼於矽中的快速 擴散，所設之具有最佳寬度以最佳化用於η -通道電晶體之 閘極至汲極重疊電容之補償間隔片，將不會提供Ρ-通道電 晶體最佳化用之最佳間隔空間。 [發明内容] 需要一種方法，以對於晶片上各不同型式之電晶體允 許最佳化閘極至汲極重疊電容之方式，而於相同晶片上產 生η-通道電晶體和ρ-通道電晶體。 藉由本發明之各實施例提供一種方法於相同基板上形 成η-通道電晶體和ρ-通道電晶體，而滿足了上述和其他的 需求。本方法包括下列各步驟：藉由植入η -型摻雜物離開 第一閘極第一距離，而於η-通道電晶體中形成源極/汲極 擴展區；藉由植入Ρ-型摻雜物離開第二閘極第二距離，而 於Ρ -通道電晶體中形成源極/汲極擴展區，該第二距離要 大於該第一距離。 藉由將Ρ-型摻雜物植入基板中一距離較之於η-型摻雜 物植入之距離更遠離閘極，而提供了 ρ-型摻雜物之較快速 的擴散，由此允許對於η-通道電晶體和ρ-通道電晶體之閘 極至汲極重疊電容之最佳化。於本發明之某些實施例中， 依照第一間隔片之寬度而植入η -型摻雜物，而依照第二間 隔片之寬度而植入Ρ-型摻雜物。於本發明之某些實施例 中，第一間隔片之寬度相等於在η-通道電晶體和ρ-通道電 晶體之閘極上的第一補償間隔片的寬度。第二間隔片之寬 度相等於第一補償間隔片的寬度加上第二補償間隔片之寬
92254.ptd 第8頁 1260731 五、發明說明（4) 度，而該等第二補償間隔片係形成於第一補償間隔片上以 形成補償間隔片對。 其他所述之需求亦由本發明之實施例所滿足，該等實 施例提供了 一種形成具有基板和η-通道電晶體和p-通道電 晶體之半導體裝置之方法。此方法包括於η-通道電晶體和 ρ-通道電晶體之閘極上形成第一補償間隔片之各步驟，其 僅於η -通道電晶體之基板中植入源極/汲極擴展區，用第 一補償間隔片遮罩植入於該第一補償間隔片正下方之基 板；在該第一補償間隔片上形成第二補償間隔片，然後僅 於ρ-通道電晶體之基板中植入源極/沒極擴展區，而該第 一和第二補償間隔片則遮罩植入於該第一和第二補償間隔 片正下方之基板。 由閱讀下列本發明之詳細說明，並參照所附圖式，本 發明之上述和其他的特徵、實施態樣和優點將變得更為清 楚。 [實施方式] 本發明為處理並解決關於縮小閘極至汲極重疊電容之 問題，尤其是要解決於石夕中ρ-型摻雜物和η-型摻雜物之差 別擴散率所引起之問題。本發明藉由距閘極不同的間隔空 間而植入摻雜物於源極/汲極擴展區中，以分別最佳化η -通道電晶體和Ρ-通道電晶體之重疊電容。這是藉由於閘極 形成第一補償間隔片，並僅於η -通道電晶體中建立源極/ 汲極擴展區植入而完成。於第一補償間隔片上形成第二補 償間隔片，並於ρ-通道電晶體中建立源極/汲極擴展區植
92254.ptd 第9頁 1260731 五、發明說明（5) 入。因此，於p -通道電晶體中之源極/汲極擴展區植入要 較於η -通道電晶體中之源極/汲極擴展區植入距閘極有更 大的間隔空間。如此導致了譬如硼之ρ -型摻雜物能較快速 擴散的原因這允許對於η-通道和ρ-通道電晶體最佳化重疊 電容。 第1圖為顯示本發明於一個製造步驟期間，其中一個 η-通道電晶體和其中一個ρ-通道電晶體之橫剖面示意圖。 除了有其他的提示之外，下列的說明使用了習知的處理方 法以形成和蝕刻各層，並將摻雜物植入基板中。如第1圖 中所示，基板1 0形成對於η-通道和ρ-通道電晶體之共用基 板。η-通道電晶體1 2具有閘極1 6，而ρ-通道電晶體1 4亦具 有閘極1 6。該閘極1 6係用習知的方法（如由沉積多晶石夕閘 極層於基板1 0上）以及習知的光學微影術和蝕刻技術而形 成。 於第2圖中，第一補償間隔片1 8形成於在ρ-通道電晶 體1 4和η-通道電晶體1 2中之所有的閘極1 6上。第一補償間 隔片1 8可以由譬如氮化矽或氧化矽之習知的間隔片材料製 成，但是也可以用譬如氮氧化矽之其他的材料製成。第一 補償間隔片之沉積和形成包括將第一間隔片材料沉積在位 於整個基板1 0和閘極1 6上之第一間隔片層（圖中未顯示） 上，可以選擇第一間隔片層之厚度，而使得第一補償間隔 片1 8於蝕刻以最佳化η -通道電晶體之閘極至汲極重疊電容 後具有所希望之寬度。舉例而言，第一間隔片層之深度可 以是在大約1 0 0埃（A )至大約30 0埃之間，於習知的非等向
92254.pid 第10頁 1260731 五、發明說明（6) 性蝕刻（譬如反應性離子蝕刻）後，該第一補償間隔片1 8在 基板1 0上形成有大約6 0埃至大約1 8 0埃之間之寬度。此間 隔空間通常考慮到為適當用於對於η-通道電晶體之補償間 隔片，以提供最佳化之閘極至汲極重疊電容。由此範例中 可以看出，非等向性蝕刻產生具有大約6 0 %間隔片層厚度 之寬度的間隔片1 8。間隔片層之較厚或較薄厚度、或於蝕 刻技術中之改變，可產生經修改以產生所希望之重疊電容 之補償間隔片之寬度。 如第2圖中所示，形成該第一補償間隔片1 8係，藉由 第3圖中所示之習知技術而施行η -通道源極/汲極擴展區植 入，於植入處理期間，係遮罩著Ρ-通道電晶體1 4以保護ρ-通道電晶體1 4不會受到η型摻雜物離子之植入，該η型摻雜 物離子之植入、例如可施行以植入譬如珅之η-型摻雜物進 入基板1 0中，而所植入之摻雜物建立了用於η-通道電晶體 1 2之源極/汲極擴展區2 0。第一補償間隔片1 8遮罩著基板 1 0，以防止於η-通道電晶體1 2中之第一補償間隔片1 8之正 下方植入η-型摻雜物之離子。用於η-通道電晶體1 2之第一 補償間隔片1 8之寬度係最佳化，可使用η-通道電晶體源極 /汲極擴展區植入用之習用的劑量和能量，以建立源極/汲 極擴展區2 0。 進行源極/汲極擴展區植入處理後，將在Ρ -通道電晶 體1 4上之遮罩去除，並於基板1 0和η-通道電晶體1 2和ρ-通 道電晶體1 4上沉積第二間隔片層（圖中未顯示）。然後用習 知的非等向性方式蝕刻第二間隔片層，以於η-通道電晶體
92254. ptd 第11頁 1260731 五、發明說明（7) 1 2和p-通道電晶體1 4兩者之第一補償間隔片上均形成第二 補償間隔片2 2。再者，亦可使用譬如氮化矽或氧化矽之習 知的間隔片材料來形成第二補償間隔片2 2。 可修改第二間隔片層之厚度而使得第二補償間隔片2 2 有最佳的寬度，俾令P-型摻雜物之矽中有較快的擴散率。 換言之，於蝕刻後，由第一補償間隔片1 8和第二補償間隔 片2 2所形成的補償間隔片對2 4將具有選自最佳化p-通道電 晶體之閘極至汲極重疊電容之寬度，俾使該P -型摻雜物較 快速地擴散。依照本發明之某些實施例，第二間隔片層之 厚度係在大約2 0 0埃至大約4 0 0埃之間，這建立了具有大約 1 2 0埃至大約2 4 0埃之間寬度的第二補償間隔片2 2。因此， 補償間隔片對之組合寬度是在大約1 8 0埃至大約4 2 0埃之 間。於某些較佳實施例中，補償間隔片2 4之組合寬度是在 大約1 8 0埃至大約3 0 0埃之間寬。 於本發明之某些實施例中，大約1 0 0埃厚之襯底氧化 物（圖中未顯示）係於沉積第二間隔片層之前先形成於基板 1 0、第一補償間隔片1 8和閘極1 6上。例如，可以用低壓化 學氣相沉積（LPCVD)或電漿輔助化學氣相沉積（PECVD)來沉 積襯底氧化物。襯底氧化物並未描繪於第1至第8圖之實施 例中，但是可以用來改進電晶體之整個的品質。 形成第二補償間隔片22後，將 η-通道電晶體1 2之遮 罩去除，並施行源極/沒極擴展區植入步驟以建立於ρ-通 道電晶體1 4中之源極/汲極擴展區2 6。該補償間隔片對包 括了第一補償間隔片1 8和第二補償間隔片2 2，且該補償間
92254.ptd 第12頁 1260731 五、發明說明（8) 隔片對2 4遮罩住在該第一補償間隔片1 8和第二補償間隔片 2 2下方的基板1 0。因此，於p -通道電晶體1 4中之源極/汲 極擴展區域2 6係較於η -通道電晶體1 2中之源極/汲極擴展 區域2 0更進一步與閘極1 6間隔開，如此使得硼之擴散率較 快速，並最佳化Ρ-通道電晶體1 4之重疊電容。可以使用ρ-型摻雜物用之習用的劑量和植入能量，以建立源極/没極 擴展區2 6。 於第6圖中，在第二補償間隔片2 2上形成側壁間隔片 28，該側壁間隔片2 8形成於η-通道電晶體1 2和ρ-通道電晶 體1 4兩者之上。例如，可以用習知的材料譬如氧化石夕、氮 化矽、或氮氧化矽來製成侧壁間隔片2 8。沉積間隔片料然 後等向性蝕刻以建立側壁間隔片2 8。於本發明之較佳實施 例中，側壁間隔片2 8至少為第一和第二補償間隔片1 8、2 2 的二倍大。於本發明之實施例中，側壁間隔片之範例厚度 (寬度）為從大約5 0 0埃至大約1 5 0 0埃之範圍。形成側壁間 隔片2 8後，於習知的方法中，將ρ -通道電晶體1 4再次遮罩 住並施行源極/汲極深植入以於η -通道電晶體1 2中建立源 極/汲極區域3 0。可以使用習知的劑量和能量以建立源極/ 沒極區域3 0，其結果和構造如第7圖中所示。 如第8圖中所示，於η-通道電晶體1 2上形成遮罩，並 以習知的方法施行源極/汲極深植入處理，以於ρ -通道電 晶體1 4上建立源極/汲極區域3 2，而該側壁間隔片2 8防止 於第7圖之植入處理期間η -型摻雜物植入於在間隔片2 8之 正下方之基板中，和於第8圖之植入處理期間ρ -型摻雜物
92254.ptd 第13頁 1260731 五、發明說明（9) 之植入。 於p -通道電晶體1 4中形成源極/〉及極區域3 2後’去除 在η-通道電晶體1 2上之遮罩。然後依照習知的技術施行半 導體裝置的進一步處理，其結果描繪於第9圖中。須注意 的是該擴展之接合面已於橫向和垂直方向擴散，以形成具 有多晶矽閘極（gat poly)之重疊區域。 本發明提供了用於η-通道和p-通道電晶體之差別間隔 片，以建立對於個別電晶體之最佳化的重疊電容，而此係 藉由使用多個形成於閘極上的補償間隔片以具有成本效益 和實際的方法所達成。 於其他態樣中，可將源極/没極的表面氧化，以建立 於薄絕緣體上矽（SOI )薄膜中之應變（strain)。於形成窄 的氮化矽間隔片後，施行源極/汲極氧化作用。因此，於 源極/汲極氧化作用期間保護了多晶矽側壁，而且並未改 變電晶體結構，而該源極/汲極氧化作用的結果所產生的 應變係有利地改變了載子的移動性。 第1 0圖描繪-先驅物，其中矽基板4 0係由埋置之氧化 物層4 2所覆蓋，在所埋置之氧化物層4 2上形成S 0 I島狀物 4 4，在閘極4 6之側邊則由窄的間隔片4 8而保護閘極4 6，該 間隔片4 8例如可由氮化矽所製成。 在形成間隔片48 (例如藉由沉積和回蝕）後，如第1 1圖 中所示，施行氧化作用製程以在源極/汲極區域的表面和 閘極4 6上生長氧化物5 0。在源極/沒極的表面上所生長之 氧化物50引起產生於SOI薄膜44上額外的應力，由此而改
92254.ptd 第14頁 1260731 五、發明說明（ίο) 進了載子的移動性。然後可以接著施行標準的CMOS製程。 雖然本發明已予以詳細的說明和顯示，但應清楚瞭解 該等說明僅為例示用，而並非用以限制本發明。本發明之 範圍將僅由所附申請專利範圍所述内容限制。
92254.ptd 第15頁 1260731 圖式簡單說明 [圖式簡單說明] 第1圖為顯示依照本發明之實施例，於一個製造階段 期間，於半導體裝置上之η-通道和p-通道電晶體之橫剖面 示意圖。 第2圖為顯示依照本發明之實施例之第1圖於形成第一 補償間隔片後之結構。 第3圖為顯示依照本發明之實施例之第2圖於擴展植入 η -通道元件以形成源極/>及極擴展區後之結構。 第4圖為顯示依照本發明之實施例之第3圖於η-通道和 Ρ-通道元件上形成第二補償間隔片後之結構。 第5圖為顯示依照本發明之實施例之第4圖於ρ-通道源 極/沒極擴展植入後之結構。 第6圖為顯示依照本發明之實施例之第5圖於側壁間隔 片已形成於η-通道電晶體和ρ-通道電晶體後之結構。 第7圖為顯示依照本發明之實施例之第6圖於η-通道源 極/汲極深植入後之結構。 第8圖為顯示依照本發明之實施例之第7圖於ρ-通道源 極/汲極深植入後之結構。 第9圖為顯示第8圖描繪最後接合面形狀之結構。 第1 0圖為顯示形成半導體裝置之橫剖圖面，其中藉由 源極/汲極氧化物而於S0 I薄膜上產生應變。 第1 1圖為顯示第1 0圖於完成氧化處理後之結構。 10 基板 12 η-通道電晶體
92254.ptd 第16頁 1260731
圖式簡單說明 14 P- -通 道電 晶體 16 閘 極 18、 22 補 償 間隔 片 20^ 26 源 極 /汲極擴展區 24 補 償 間隔 片對 28 側 壁 間 隔片 30 ^ 32 源 極 / >及極區域 40 矽 基 板 42 氧 化 物層 44 島 狀 物 (SOI薄膜） 46 閘 極 48 間 隔 片 50 氧 化 物 92254.ptd 第17頁

Claims (1)

1260731 六、申請專利範圍 1 . 一種於相同基板上形成η -通道和p -通道電晶體之方法 ，包括下列各步驟： 於該η-通道電晶體（12)中藉由植入η-型摻雜物離 開第一閘極（1 6 )—第一距離而形成源極/汲極擴展區 (2 0 );以及 於該Ρ-通道電晶體（14)中藉由植入ρ-型摻雜物離 開第二閘極（1 6 )—第二距離而形成源極/汲極擴展區 (26)，該第二距離係大於該第一距離。 2. 如申請專利範圍第1項之方法，其中於該η-通道電晶體 和該ρ-通道電晶體（1 2、1 4 )中形成該源極/汲極擴展區 (2 0、2 6 )之步驟包括依照第一間隔片寬度植入η -型摻 雜物，和依照第二間隔片寬度植入Ρ-型摻雜物之步 驟。 3. 如申請專利範圍第2項之方法，進一步包括於該η-通道 電晶體和該Ρ-通道電晶體（1 2、1 4 )之該閘極（1 6 )上形 成第一補償間隔片（1 8 )，各第一補償間隔片（1 8 )具有 大致等於該第一間隔片寬度之寬度。 4. 如申請專利範圍第3項之方法，進一步包括於該第一補 償間隔片（1 8 )上形成第二補償間隔片（2 2 )，以形成補 償間隔片對（1 8、2 2 )，各補償間隔片對（1 8、2 2 )之總 寬度大致等於該第二間隔片寬度。 5. 如申請專利範圍第4項之方法，其中該η-型摻雜物係於 形成該第一補償間隔片（1 8)後植入以形成於該η-通道 電晶體（1 2 )之源極/汲極擴展區（2 0 )，而且該ρ-型摻雜
92254.ptd 第18頁 1260731 六、申請專利範圍 物係於形成該補償間隔片對（18、22)後植入以形成於 該p -通道電晶體（1 4 )中之源極/汲極擴展區（2 6 )。 6_如申請專利範圍第5項之方法，進一步包括於該第二補 償間隔片（22)上形成側壁間隔片（28);於該n-通道電 曰曰肢（1 2 )上藉由植入η -型摻雜物而形成源極/汲極區域 (30);以及於該ρ-通道電晶體（14)上藉由植入ρ_型摻 雜物而形成源極/汲極區域（3 2 )。 7.如申請專利範圍第6項之方法，其中該第一補償間隔片 (1 8 )具有大約6 0埃至大約1 8 0埃之間的寬度。 8 ·如申μ專利範圍第7項之方法’其中該第二補償間隔片 (2 2 )具有大約1 2 0埃至大約2 4 0埃之間的寬度。 9·如申請專利範圍第5項之方法，進一步包括^形成該η„ 通道電晶體（1 2 )上之該源極/汲極擴展區（2 〇 )之後，和 於形成該第二補償間隔片（2 2)之前，在該閘極〇6)、 該第一補償間隔片（1 8 )和該基板（1 〇 )中形成概底氧化 物。 1 0 . —種形成具有基板和η-通道電晶體及ρ—通道電晶體之 半導體裝置之方法，包括下列步驟： Μ κ 於该η -通道電晶體（1 2 )及該ρ -通道電晶體（1 4 )之 閘極（1 6 )上形成第一補償間隔片（1 8 ) ; ^ 僅於該基板（10)之η-通道電晶體（12)中植入源極/ 汲極擴展區（20)，用該第一補償間隔片（18)而遮罩'植 入於該第一補償間隔片（1 8 )正下方之基板（i 〇 )中' · 在該第一補償間隔片（18)上形成第二補償間隔片
1260731 \、申請專利範圍 (2 2 );以及 僅於該基板之p _通道電晶體（1 4 )中植入源極/>及極 擴展區（2 2 )，用該第一補償間隔片（1 8 )和該第二補償 間隔片（2 2 )而遮罩植入於該第一補償間隔片（1 8 )和第 二補償間隔片（22)正下方之基板（10)中。
92254.Ptd 第20頁
TW091136063A 2001-12-14 2002-12-13 A method of forming differential spacers for individual optimization of n-channel and p-channel transistors TWI260731B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/014,426 US6562676B1 (en) 2001-12-14 2001-12-14 Method of forming differential spacers for individual optimization of n-channel and p-channel transistors

Publications (2)

Publication Number Publication Date
TW200303069A TW200303069A (en) 2003-08-16
TWI260731B true TWI260731B (en) 2006-08-21

Family

ID=21765406

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091136063A TWI260731B (en) 2001-12-14 2002-12-13 A method of forming differential spacers for individual optimization of n-channel and p-channel transistors

Country Status (8)

Country Link
US (1) US6562676B1 (zh)
EP (1) EP1454342A2 (zh)
JP (1) JP2005513774A (zh)
KR (1) KR100941742B1 (zh)
CN (1) CN1307689C (zh)
AU (1) AU2002359686A1 (zh)
TW (1) TWI260731B (zh)
WO (1) WO2003052799A2 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6828219B2 (en) * 2002-03-22 2004-12-07 Winbond Electronics Corporation Stacked spacer structure and process
US7416927B2 (en) * 2002-03-26 2008-08-26 Infineon Technologies Ag Method for producing an SOI field effect transistor
US6894353B2 (en) * 2002-07-31 2005-05-17 Freescale Semiconductor, Inc. Capped dual metal gate transistors for CMOS process and method for making the same
US6677201B1 (en) * 2002-10-01 2004-01-13 Texas Instruments Incorporated Method of fabricating thermal CVD oxynitride and BTBAS nitride sidewall spacer for metal oxide semiconductor transistors
US6969646B2 (en) * 2003-02-10 2005-11-29 Chartered Semiconductor Manufacturing Ltd. Method of activating polysilicon gate structure dopants after offset spacer deposition
US6967143B2 (en) * 2003-04-30 2005-11-22 Freescale Semiconductor, Inc. Semiconductor fabrication process with asymmetrical conductive spacers
US7192876B2 (en) * 2003-05-22 2007-03-20 Freescale Semiconductor, Inc. Transistor with independent gate structures
US20050059260A1 (en) * 2003-09-15 2005-03-17 Haowen Bu CMOS transistors and methods of forming same
US7033897B2 (en) * 2003-10-23 2006-04-25 Texas Instruments Incorporated Encapsulated spacer with low dielectric constant material to reduce the parasitic capacitance between gate and drain in CMOS technology
JP4796747B2 (ja) * 2003-12-25 2011-10-19 富士通セミコンダクター株式会社 Ｃｍｏｓ半導体装置の製造方法
US20050275034A1 (en) * 2004-04-08 2005-12-15 International Business Machines Corporation A manufacturable method and structure for double spacer cmos with optimized nfet/pfet performance
US7687861B2 (en) * 2005-10-12 2010-03-30 Taiwan Semiconductor Manufacturing Company, Ltd. Silicided regions for NMOS and PMOS devices
US7476610B2 (en) * 2006-11-10 2009-01-13 Lam Research Corporation Removable spacer
DE102009021490B4 (de) * 2009-05-15 2013-04-04 Globalfoundries Dresden Module One Llc & Co. Kg Mehrschrittabscheidung eines Abstandshaltermaterials zur Reduzierung der Ausbildung von Hohlräumen in einem dielektrischen Material einer Kontaktebene eines Halbleiterbauelements
CN102460682B (zh) * 2009-06-05 2014-10-08 瑞萨电子株式会社 半导体器件及其制造方法
DE102010064284B4 (de) * 2010-12-28 2016-03-31 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Verfahren zur Herstellung eines Transistors mit einer eingebetteten Sigma-förmigen Halbleiterlegierung mit erhöhter Gleichmäßigkeit
US20130026575A1 (en) * 2011-07-28 2013-01-31 Synopsys, Inc. Threshold adjustment of transistors by controlled s/d underlap
US10038063B2 (en) * 2014-06-10 2018-07-31 International Business Machines Corporation Tunable breakdown voltage RF FET devices
JP6275559B2 (ja) 2014-06-13 2018-02-07 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10361282B2 (en) * 2017-05-08 2019-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a low-K spacer

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970030891A (ko) * 1995-11-21 1997-06-26 윌리엄 이. 힐러 Mos 기술에서의 급속 열 어닐링 처리
JPH09167804A (ja) * 1995-12-15 1997-06-24 Hitachi Ltd 半導体装置及びその製造方法
KR100186514B1 (ko) * 1996-06-10 1999-04-15 문정환 반도체 소자의 격리영역 형성방법
JP3114654B2 (ja) * 1997-06-05 2000-12-04 日本電気株式会社 半導体装置の製造方法
US5943565A (en) * 1997-09-05 1999-08-24 Advanced Micro Devices, Inc. CMOS processing employing separate spacers for independently optimized transistor performance
US5846857A (en) * 1997-09-05 1998-12-08 Advanced Micro Devices, Inc. CMOS processing employing removable sidewall spacers for independently optimized N- and P-channel transistor performance
US6124610A (en) * 1998-06-26 2000-09-26 Advanced Micro Devices, Inc. Isotropically etching sidewall spacers to be used for both an NMOS source/drain implant and a PMOS LDD implant
JP2000307015A (ja) * 1999-04-22 2000-11-02 Oki Electric Ind Co Ltd デュアルゲートｃｍｏｓｆｅｔの製造方法
US5981325A (en) * 1999-04-26 1999-11-09 United Semiconductor Corp. Method for manufacturing CMOS
JP3275896B2 (ja) * 1999-10-06 2002-04-22 日本電気株式会社 半導体装置の製造方法
KR20010065744A (ko) * 1999-12-30 2001-07-11 박종섭 모스형 트랜지스터 제조방법
TW459294B (en) * 2000-10-26 2001-10-11 United Microelectronics Corp Self-aligned offset gate structure and its manufacturing method

Also Published As

Publication number Publication date
EP1454342A2 (en) 2004-09-08
CN1307689C (zh) 2007-03-28
JP2005513774A (ja) 2005-05-12
WO2003052799A3 (en) 2003-08-14
AU2002359686A1 (en) 2003-06-30
AU2002359686A8 (en) 2003-06-30
US6562676B1 (en) 2003-05-13
CN1605115A (zh) 2005-04-06
WO2003052799A2 (en) 2003-06-26
TW200303069A (en) 2003-08-16
KR100941742B1 (ko) 2010-02-11
KR20040064305A (ko) 2004-07-16

Similar Documents

Publication Publication Date Title
TWI260731B (en) A method of forming differential spacers for individual optimization of n-channel and p-channel transistors
US6967143B2 (en) Semiconductor fabrication process with asymmetrical conductive spacers
US6573134B2 (en) Dual metal gate CMOS devices and method for making the same
US5736446A (en) Method of fabricating a MOS device having a gate-side air-gap structure
US7459752B2 (en) Ultra thin body fully-depleted SOI MOSFETs
US4173818A (en) Method for fabricating transistor structures having very short effective channels
US5656518A (en) Method for fabrication of a non-symmetrical transistor
US20070235763A1 (en) Substrate band gap engineered multi-gate pMOS devices
US20140001561A1 (en) Cmos devices having strain source/drain regions and low contact resistance
US20050003627A1 (en) Method of forming a field effect transistor
JPH06163571A (ja) 絶縁ゲート電界効果トランジスタ及びその製造方法
US5654215A (en) Method for fabrication of a non-symmetrical transistor
KR0140719B1 (ko) 모스 전계효과 트랜지스터의 제조방법
JP2003188373A (ja) 半導体装置およびその製造方法
KR20030043939A (ko) 얇은 게이트 산화물 ｍｏｓｆｅｔｓ에서 게이트 유도드레인 리케이지(ｇｉｄｌ) 전류의 감소방법 및 디바이스
US9362399B2 (en) Well implant through dummy gate oxide in gate-last process
US6680504B2 (en) Method for constructing a metal oxide semiconductor field effect transistor
JPH0738095A (ja) 半導体装置及びその製造方法
US6905932B2 (en) Method for constructing a metal oxide semiconductor field effect transistor
US5937302A (en) Method of forming lightly doped drain region and heavily doping a gate using a single implant step
KR100334968B1 (ko) 매몰 채널 ｐｍｏｓ 트랜지스터 제조 방법
KR100386939B1 (ko) 반도체 장치 및 그 제조 방법
JPH04330782A (ja) 微細半導体装置およびその製造方法
JPH0888365A (ja) 薄膜トランジスタの製造方法
KR0127268B1 (ko) 트랜지스터 제조방법

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent