TWI260775B - Ammonia-treated polysilicon semiconductor devices - Google Patents

Description

1260775 五、發明說明（1) 【發明所屬之技術領域】 有 ^發明是有關於半導體元件之領域，且特別是有關於具 刀4閘電晶體（split-gate transisor)之半導體元件。 【先前技術】 =補式金氧半導體（CMOS)技術是現在用於製造極大型 二路（ULSI)的主流半導體技術。在過去近十年來，半導 的尺寸縮小已可在半導體晶片之每單元功能之速度 行效旎與電路密度中獲得明顯改善。而要面對顯著挑 的是CMOS元件之尺寸持續減小 :種這樣的問題可以在利用多晶氧化物結構之元件中看 且复舉^來說，分裂閘電晶體通常是用在記憶體元件中， 一般形成是經由沉積一多晶矽層於晶圓上。形成及圖 義、，T罩幕材料例如氮化矽（s i sN 0於多晶矽晶圓上，以定 使ί ί分裂閘電晶體之一多晶氧化物與一浮置閘的地區。 浐f曰曰石夕之暴露部分氧化，然後移除罩幕材料。在钱刻過 石=期間’多晶氧化物區是做為罩幕，以移除不要的多晶 。形成一内多晶氧化層與一控制閘以完成分裂閘電晶 μ，，在氧化期間，多晶矽 而氧化。在較小的設計中， f的設計中，沿著晶粒邊界 ，石夕之不規則蝕刻圖案。在 乳化作用可能會造成多晶矽 會傾向沿著多晶石夕之晶粒邊界 特別是在想要有陡峭、筆直邊 之氧化作用將會造成不要的多 一些情況中，沿著晶粒邊界之 在元件間產生橋接，而導致元

1260775 五、發明說明（2) 件不活動。而在元件尺寸減小的情況下，這種現象愈來愈 多的令人煩惱。 因此，一種具有多晶氧化物結構，且可降低沿著晶粒邊界 之氧化量的半導體元件是有需要的。 【發明内容】 依照本發明之實施例，提供一種具有以氨處理之多晶矽層 之半導體元件，以減少、解決或防止這些和其他問題，並 達到技術上的優點。 在本發明之一實施例中，提供一種形成多晶矽結構之方 法。多晶矽層是形成於基材上，並經氨處理。多晶矽層接 著可經氧化。氨處理可降低沿著多晶矽層之晶粒邊界發生 的氧化量。 可在氧化過程之前提供罩幕層至多晶矽層，藉以限制變成 氧化之部分多晶矽層。在一實施例中，罩幕層是已圖案化 之一層氮化碎。 在另一實施例中，一種裝置包括以氨處理之一多晶矽層及 形成於多晶石夕層上之一多晶氧化層。 在另一實施例中，提供一種分裂閘電晶體，其中浮置閘是 經氨處理之一多晶矽層。多晶矽層接著經氧化，以形成分 裂閘電晶體之多晶氧化層。 在另一實施例中，提供一種經氨處理之多晶矽層，使得此 多晶矽層可用於製造半導體元件。經氨處理之多晶矽層可 用於製造分裂閘電晶體和記憶體元件。

1260775 五、發明說明（3) 【實施方式】 本無明車父佳實施例之製造與使用方式將詳細說明於下。然 1 ’必須知道的是，本發明之實施例提供了許多可應用的 f明觀點’且其都包含在各種特定背景中。此處之特定實 施例僅用以說明製造與使用本發明之特定方法，並非用以 限制本發明之範圍。 舉例來說’本發明一實施例是具有分裂閘電晶體之記憶體 元件’例如快閃電子抹除式唯讀記憶體（f 1 a s h E E P R 0 Μ)。 因此’以下將說明一種製造具有分裂閘電晶體之半導體結 ，的過程’其可用於製造flash eeprom。然而，本發明之 ^施例可胃用於形成除了分裂閘電晶體外之半導體結構。 第1 5圖疋在本發明一實施例之各個步驟期間之晶圓的平 ίf面：’其中在多晶矽層上執行氨處理。首先，請 二=f '二ib圖，第la圖是平面圖，而第lb圖是剖面圖， y f，成，溝渠隔離（ShUow Trench Is〇lati〇ns， 圖。SSTIs ιΓπί層U2與多晶矽層114後之晶圓100的示意 ^僂#方、是使用習知微影技術來形成，並且是使 用傳統方法形成之介電材料例如氧 > + A便 (HDP)^ m , ^ ^ 〇 Λ ^ " ί π 2/ΛΤΛΓ/ ^ ^ 〇 义、、、工田例如一氧化過程而裉 ^ 可以是例如H戈乾式氧化過程例如 。乳化步驟 法且是在包括氧化物Η2ο、Ν〇或其之結合者式熱氧化 口有的％境中，或經

1260775 五、發明說明（4) 由化學氣相沉積法（C V D)技術且是使用四乙基矽烧（τ e 〇 $ ) 與氧做為前體。較佳是，氧化層1丨2是經由濕式熱氧化過 程而形成，且其厚度是在大約7 〇 A至大約1 5 〇 A。 多晶石夕層11 4是形成於晶圓1 00上，並其將會在後續處理步 驟中被圖案化。多晶矽層114一般是一半導體材料例如多 晶矽、非晶矽，或類似者。多晶矽層1丨4可以是沉積摻入 雜質（例如，立即掺入雜質的多晶矽之鎔爐沉積）或未摻入 雜質。假如多晶矽層1 1 4是沉積未摻入雜質，則多晶石夕層 11 4可以是在形成多晶矽層丨丨4之後再摻入雜質。多晶石夕曰層 114可使用顧離子植入過程或p型離子植入過程摻入雜曰 質，用以分別製造NMOS或PM0S元件。 多晶石夕層114需經過氨（〇3)處理過程。必須注意的是，# 處理的執行可以在多晶矽層i丨4之摻雜之前或之後。氨 理的執行可經由例如在氨環境中之熱回火（例如，熱回 或快速熱回火（RTA))。較佳是，氨處理的執行是經由埶 火過程並在大約7〇〇。(：至100(rc之溫度中進行大約5分&: 大約3 0 0分鐘。然ft，更佳的是，熱回火的執行是在大約 8 0 0 C之溫度中進行大約3 0分鐘。 請參照第2a-2b圖，第2a圖是平面圖，而第化圖是剖面 圖，=為在形成與圖案化-硬罩幕21G之後以定義分 電晶體之浮置閘的形狀後，第1&_113圖之晶圓1〇〇的示意 圖。硬罩幕21 G是-保護層，以防止下層結構在後來步驟 中執行蝕刻過程期間被移除。一種適合的硬罩幕21〇為氣

1260775

五、發明說明（5) =f (S i sN J層。s i W層可以使用例如c VD技術並以矽曱烷 ”氨做為前置氣體來形成，而沉積溫度的範圍是從6 〇 ye 9〇〇C。硬罩幕21 0之厚度較佳是大約4 0 0 A至大約 =00 A’但是更佳的是厚度為大約ι〇〇〇Α。硬罩幕21〇可用 ^，罩幕材料來形成，例如不同於S i 3N尽一含氮層。舉例 况’硬罩幕210可包括氮化矽Si 1、氮氧化矽SiOxNy，或 其之結合者。 x y =f幕2 1 〇較佳是經由提供、曝光與顯影一光阻罩幕（未顯 =，而圖案化。在光阻罩幕被圖案化之後，執行蝕刻步 $ 以移除硬罩幕2 1 〇之不要的部分。在硬罩幕21〇包括 法1i ^較佳實施例中，一種蝕刻硬罩幕2 1 0的一般使用方 4乾式银刻過程，例如反應性離子钮刻（r I E )。 $他實施例中，氨處理可以在形成與圖案化硬罩幕2工〇 过设^在執行以下氧化步驟之前執行。 、弟3a-3b圖，第3a圖是平面圖，而第3b圖是剖面 二其為在氧化多晶矽層i丨4之暴露部分及移除硬罩幕2丄〇 第28 —2b圖之晶圓1〇0的示意圖。多晶矽層U4之暴 之氧化形成多晶氧化物區310,其變成在後來步驟 刀X閘電晶體之多晶氧化層。多晶氧化物區3丨〇可經由 ς ^矽層i丨4之暴露部分而形成。硬罩幕2丨〇是做為一 f幕，用以防止在硬罩幕210下面的多晶矽遭到氧 ，化的執行可以經由例如濕式或乾式氧化過程。然 ，較佳是使用濕式氧化過程，且是在大約8〇(rc至

第10頁 1260775 五 、發明說明（6) c之溫度中。多 大約3〇〇〇 A。 晶氧化物區310之厚度較佳是大約5〇〇 A至 沿著晶i ;氣：氨J:之多晶矽可減小多晶矽之傾向以 : 時，可降低多晶石夕橋接現象。 310是Λ 在硬罩幕210之移除期間，多晶氧化物區 包括s】· 1\^罩&幕’一以防止下層多晶石夕被移除。在硬罩幕210 t氟酸二ί佳實施例中，硬罩幕210可以使用例如稀釋 3，Γ ί濕式浸泡方式來移除。另一種常使用的晶圓清洗 浴液辰硫酸與過氧化氫之混合物，一般稱為piranha溶 液。❺酸（H 3P0D與水（Η 2〇)之磷酸溶液也可用於移除硬罩幕 210° 請參照第4a-4b圖，第4a圖是平面圖，而第4b圖是剖面 圖’其為在移除多晶矽層114之不要部分之後，第33_313圖 之晶圓1 0 0的示意圖。多晶矽層丨丨4較佳是經由乾式蝕刻過 程移除，例如R I E過程。如上所述，在蝕刻過程期間，多 氧化物區3 1 0是做為罩幕，以移除多晶矽層1丨4之不要部 分。在這個方法中，部分的多晶矽層1丨4會變成分裂閘電 晶體之浮置閘，並在蝕刻過程期間受到保護。 之後，可使用標準製程以完成半導體元件之製造。舉例來 說，第5a圖是平面圖，而第5b圖是剖面圖，其為依照習知 方法，在形成内多晶氧化層5 1 〇與控制閘5 1 2之後，第 4 a - 4 b圖之晶圓1 0 0的示意圖。其他步驟可包括形成自行對 1260775 五、發明說明（7) 準矽化物接觸區、源極多晶矽插塞、内層介電材料、字元 線、位元線、離子植入和類似者。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定 本發明，任何熟習此技藝者，在不脫離本發明之精神和範 圍内，當可作各種之更動與潤飾，因此本發明之保護範圍 當視後附之申請專利範圍所界定者為準。舉例來說，基 材、罩幕與其他結構可使用不同的材料，可製造不同的結 構，以及類似者。因此，可以知道的是，本發明可延伸至 其他結構與材料，所以，發明書與圖式僅是用以說明之 用，並不限制於此。

第12頁 1260775 圖式簡單說明 為讓本發明之上述特徵和其他優點能更明顯易懂，下文特 舉較佳實施例，並配合所附圖式，作詳細說明如下，其 中： 第la， 2a， 3a， 4a與5a圖是依照本發明一實施例之製造一 記憶體陣列之各個製程步驟的平面圖；以及 第lb， 2b， 3b， 4b與5b圖是依照本發明一實施例之分別對 應第1 a， 2 a， 3 a， 4 a與5 a圖所示之平面圖，製造一記憶體

陣列 之各個製程步驟 的 剖面 圖。 【元 件代表符號簡單 說 明】 100 晶圓 110 淺 溝 渠 隔 離 112 氧化層 114 多 晶 矽 層 210 硬罩幕 310 多 晶 氧 化 物 510 内多晶氧化層 512 控 制 閘

第13頁

Claims (1)

1260775 六、申請專利範圍 1. 一種形成一半導體結構之方法，該方法至少包括： 提供一基材； 形成一多晶矽層於該基材上； 以氨處理該多晶矽層； 氧化該多晶矽層之暴露部分；以及 移除該多晶矽層之該暴露部分。

2. 如申請專利範圍第1項所述之方法，其中該基材具有一 個或數個淺溝渠隔離形成於其中，並且有一氧化層形成於 該基材上。 3. 如申請專利範圍第1項所述之方法，其中該多晶矽層是 使用低壓化學氣相沉積法來形成。 4. 如申請專利範圍第1項所述之方法，其中氧化該多晶矽 層之步驟，其增加的氧化多晶矽層厚度為5 0 0及至3 0 0 0 A。 5. 如申請專利範圍第1項所述之方法，其中該氧化步驟是 使用濕式熱氧化法來執行。

6. 如申請專利範圍第1項所述之方法，其中該半導體結構 是一分裂閘電晶體。

第14頁 1260775 六、申請專利範圍 7. 如申請專利範圍第1項所述之方法，其中該氧化步驟包 括覆罩該多晶矽層以定義一個或數個結構。 8. 如申請專利範圍第7項所述之方法，其中該覆罩步驟的 執行是經由形成與圖案化一氮化石夕層。 9. 如申請專利範圍第8項所述之方法，其中該氮化矽層之 厚度是4 0 0及至4 0 0 0 A。

10. —種半導體元件裝置，至少包括： 一多晶矽層，其中該多晶矽層是使用氨處理；以及 一多晶氧化層，形成於該多晶石夕層上。 11. 如申請專利範圍第1 0項所述之裝置，其中該多晶矽層 是一分裂閘電晶體之一浮置閘。 1 2.如申請專利範圍第11項所述之裝置，其中該分裂閘電 晶體是一記憶胞的一部份。

1 3.如申請專利範圍第1 0項所述之裝置，其中該多晶矽層 之厚度是5 0 0 A至3 0 0 Q A。 1 4.如申請專利範圍第1 0項所述之裝置，其中該多晶氧化

第15頁 1260775 六、申請專利範圍 層之厚度是500 A至3000 A。 1 5 .如申請專利範圍第1 0項所述之裝置，其中該多晶氧化 物是由多晶石夕形成，且其已被氧化。 1 6 .如申請專利範圍第1 0項所述之裝置，其中該多晶矽層 經使用氨並以一回火過程或一快速熱回火過程來進行處 理。 1 7. —種分裂閘電晶體，至少包括： 一控制閘； 一浮置閘，該浮置閘是由多晶矽形成，且其經氨處理； 一多晶氧化層，形成於該浮置閘上；以及 一内多晶氧化層，形成於該浮置閘與該多晶氧化層上，並 位於該控制閘與該浮置閘之間。 1 8.如申請專利範圍第1 7項所述之分裂閘電晶體，其中該 分裂閘電晶體是一記憶胞的一部份。 1 9.如申請專利範圍第1 7項所述之分裂閘電晶體，其中該 浮置閘之厚度是5 0 0 A至3 0 0 0 A。 2 0 .如申請專利範圍第1 7項所述之分裂閘電晶體，其中該

第16頁 1260775 六、申請專利範圍 多晶氧化層之厚度是5 0 0 A至3 0 0 0 A。 2 1.如申請專利範圍第1 7項所述之分裂閘電晶體，其中該 多晶氧化物是由多晶石夕形成，且其已被氧化。 2 2 .如申請專利範圍第1 7項所述之分裂閘電晶體，其中該 浮置閘經使用氨並以一熱回火過程或一快速熱回火過程來 進行處理。

第17頁