TWI260073B - Non-volatile memory and fabricating method thereof and operation thereof - Google Patents

Description

1260033 2twf.doc/g 九、發明說明： 【發明所屬之技術領i或】 本發明是有關於—綠 _ 作方法，且特別是有關於:二：以，法以及操 法以及操作方法。 皁&座5己彳思體及其製造方 【先前技術】 非揮發性記憶體由於且右 取、抹除等動作，且存入=^夕二人進行資料之存入、讀 點。因此，已成為個後也不會消失之優 非揮發性記憶體元件。 W希所廣泛採用的一種 典型的非揮發性記憶體元 且''而置且m浮置閘極與控制_ "電層相且汁置閘極與基底間以 更有源極區與没極區配置在控制閘極_;^=中另外， 當對記憶體進行寫入(Write)資料之操作時，係藉由於 控制閘極、源極區與汲極區施加偏壓，以使電子注^置 閘極中。當在讀取記憶财的:#_，係於控·極上施 加工作電壓，此時浮置閘極㈣電狀態會影響其下通道 (Channd)的開/關’且藉由此通道之開/關來作為判讀資料 值為「〇」或「1」的依據。當記憶體在進行㈣之抹除伽㈣ 日守’係將基底、源㈣、祕區或控制閘極的相對電位提 高，以穿·應使電子由浮置_穿過雜層而排至 基底中（即Substrate Erase)，或是穿過閘間介電層而排至控 5 12600,7,¾ twf.doc/g 制閘極中。 【發明内容】 依據本發明提供實施例之—目的就是在提供 發性記憶體的製造方法，以簡化製程，從而減少 :揮 依據本發明提供實施例之一目的是提供 記憶體的製造方法，以簡化製程，從而減少成本=吐 依據本發明提供實施例之一目的是提供一種 記憶體，以提供元件之積集度。 x 依據本發明提供一實施例之另一目的，在於 非揮!嶋方法’以減少控制閘_^^ 本♦_職性記絲的製造方法， =於基絲成堆疊結構，此堆疊結構包括下層之間介^ :舁位於閘介電層上方之控制閘極。然後，於堆疊‘ 7二：與之基底上，分別形成第-介電層、第二 苗㈣。之後，於堆疊結構的頂.部及側壁覆 參 助問極，其中各個辅助問極與電荷儲存層之間相距一 __揮發性記憶體的製造方法， 於基崎堆疊結構，此堆叠結構由基底依序為閑 j層、控制閘極與介電堆疊層。然後，於基底上形成第 二電材料，與第二介電材料層’覆蓋堆疊結構與基底。 =，於堆S結構的側壁形成—對複合介電間隙壁。接著， 間第t介電材料層，覆蓋堆疊結構、複合介電 曰”土，、土氏。繼之，於堆疊結構的頂部及側壁覆蓋電荷 6 12600¾ 'twf.doc/g 儲存層，並且於此電荷儲存層兩側的基底上形成一對輔助 閘極，其中各個輔助閘極與電荷儲存層之間相距一間隙。 鮝 本發明提出一種非揮發性記憶體，其係由基底、堆最 結構、電荷儲存層、第一介電層、第二介電層、第三介^ 層、一對輔助閘極與第四介電層所構成。其中，堆疊結構 配置在基底上，此堆豐結構包括下層之閘介電層與位於其 上之控制閘極。電荷儲存層覆蓋堆疊結構頂部與侧壁。、第 :介電層配置在堆疊結構頂部與電荷儲存層之間。第 電層配置在堆疊結構側壁與電荷儲存層之間。第三介電声 配置在電荷儲存層與基底之間。輔助閑極配置在堆疊結^ 兩側的基底上，且與電荷儲存層相距 配置在輔助間極與基底之間。 弟四"屯層 制、生^本發明的較佳實施例所述之非揮發性記憶體或复 上述之電荷儲存層的材質例如是多晶石夕、IU匕 矽或局介電常數之材料。 ‘化 製造ίϊ本彳^_較佳實施例所述之轉發性記憶體或其 ^J / ，述之閘介電層、第一介電層或第-介雷居i 一單層介電層或-多層之介電堆疊層。曰戈弟一"電層為 於輔所形成之辅助間極作為位元線之用，且 稍助閘極％加適度的電麼 的源極區或汲極區，因此可以有伙下^之基底成為反轉 寸，從而提高元件積集度 ·小記憶體元件之尺 述之種轉發性記憶體讀作方法，適於上 之非揮發性記憶體，此㈣方法包括進行—第一程5 7 I26〇m wf.doc/g 化，於控制閘極施加第一電壓，於第一輔助閘極施加第二 電壓而使位於第一輔助閘極下方之基底形成汲極反轉區， 於此汲極反轉區施加第三電壓，並且設定第二輔助閑極使 其成為洋置，其中電壓值由小至大依序為第三電壓、第二 電f與第一電壓，以使電子藉由FN穿隧由沒極反轉區進 入靠近汲極反轉區之電荷儲存層中。 …、本务明的較佳貫施例所述之非揮發性記 二:弟壓，於第一辅助閘極與第二辅助閘極施加第五 而使位於第-辅助閘極與第二輔助閘極下方之 轉區與源極反轉區，於此汲極反轉區ΐ加 小ϊ大:序轉區施加第増，其中電壓值由 近、道熱電子效應(CHE)由源極反轉區進入靠 近汲極反轉區之該電荷儲存層中。 罪 作方ί照例所述之非揮發性記憶體之操 於第二輔二1 時’於控制間極施加第八_， 之基底形成九:二輔助間極下方 =定第—辅助閘極使其成树===至 二依;為第十電璧、第九與第八電遷== =牙隨由靠近源極反轉區之電荷儲存層中進 依知本發明的較佳實施例所述之非揮發性記憶體之操 8 1260071 f.doc/g =:二:讀取時，於控制閘極施加第十-電壓， 於第-輔助;極以=施:第十二電壓’而使位 =極二第:此=反r施加第十三電壓， 序為第十四電i第十三值由小至大依 以讀取儲存於該電荷儲存;中之位元广績計二電壓， 元件可靠度’從而提高 因此控她阶==錄叙雜離較近， 易懂為其他目的、特徵和優點能更明顯 明如下 貫施例，並配合所附圖式，作詳細說 【實施方式】 非』5至圖1C是繪示依照本發明-較佳實施例的-種 非揮^讀、體之製造流㈣面示意圖。 锋播==、f 1A ’於基底⑽形成堆疊結構102，此堆疊 、; 匕T層之閘介電層104與位於閘介電層104上 1二閘極1G6。在本實施例中，閘介電層ΗΜ可以是 2 2層、，ΐ例如是氧化㈣。在另—實施例中，閑介 H 疋多層之介電堆疊層，其例如是氧化矽/氮化 石夕乳狹登層。此外，控制問極106的材質例如是多晶 、払雜夕晶矽或是其他合適之導體材料。 12600^3 twf.doc/g =’請參照0 1B，於基底100上形成介電材料層 1所〇8 ’復盖堆疊結構102與基底100。介電材料層1〇8的材 化石夕或是其他合適之材料’而其形成方法例如 疋熱乳化法、化學氣相沈積法或是其他合適之方法。 声基底上形鱗體材料層11G。導體材料 i:::例如是多晶矽、摻雜多晶矽或是其他合適之 v體材枓，而其形成方法例如是化學氣相沈積製程。 之後，請參照圖1C，定義導體材料層ιι〇，以於堆最 尨構ι〇2❸頂部及側壁形成電荷儲存層ιΐ2 ς ”中辅助閘極lMa、lHb與電荷儲存 有-間隙116。 之間具 值得-提的是，上述之電荷儲存層112其 112的材質為高介電常數之材料時，則電‘二了3= 製作需於不同之步驟‘也就是

»兄電何儲存層m與辅助閘極1M 光罩製程，來分別定義之。 4由不同之 此外’值得注意的是’此時位於堆疊結構川 ^荷儲存層112之_介電材料層⑽可以作為閘間;電 二用’位於基底100表面上之介電材料層1〇8可以作為^ 隨層之用，位於堆豐結構102側壁與電荷儲 :二 的介電材料層可以作為絕緣_壁之用。而且，作2 I26003f3twfdoc/g 閘間；I電層或絕緣間隙壁之介電材料層其膜層數目並不限 於一層，其亦可為多層之介電堆疊層。以下係舉兩個實施 例來作說明。 在下述實施例中，絕緣間隙壁之介電材料層例如是多 層之介電堆疊層，其相關製程說明如下。請參照圖2A，在 於基底10()上形成堆疊結構102之後，於基底1〇〇上形成 包材料層200與202，覆蓋堆疊結構1〇2與基底1〇〇。其 中材料層200的材質例如是氧化石夕，介電材料層202 • 的材質例如是氮化矽。之後，請參照圖2B，移除部分的介 ，材料層200與202，以於堆疊結構102的側壁形成一對 * 複^介電間隙壁204，此時堆疊結構102頂部會暴露出來。 接，，請參照圖2C，於基底100上形成介電材料層2〇6， 覆蓋堆疊結構102、複合介電間隙壁2〇4與基底1〇〇。其中， 介電材料層206的材質例如是氧化矽。然後，再於堆疊結 構1〇2 _部及側㈣成電荷贿層112，並且於此^ 儲存層112兩侧的基底100上形成一對輔助閉極114&、 114b。 另一貫施例中，閘間介電層與絕緣間隙壁之介電材 •料層例如都是多層之介電堆疊層，其相關製程說明係如下 ， =述。請參照圖3A，於基底100形成堆疊結構3〇〇，此堆 疊結構3〇0由基底1〇〇依序為閘介電層1〇4、控制問極廳 與介，堆受層3〇2。其中介電堆疊層3〇2例如是氧化石夕層 304/氮化石夕層306/氧化石夕層308堆疊層。然後，請參照圖 3B，於基底1〇〇上形成介電材料層31〇與312，覆蓋堆疊 I260Q^2twfd〇c/g f集300與基底100。其中，介電材料層31〇白勺材質例如 =乳切，介電材料層312的材質例如是氮化石夕。之 明苓照圖3C，移除部分的介電材料層31〇鱼3 疊結構的側壁形成一對複合介電間隙壁314，’此= 疊結構中的氮化石夕層306頂部會暴露出來 2 參照圖3D :於基底100上形成介電材料層316， 結構300、複合介電間隙壁314與基底1〇〇。且中，人=

料層316的材質例如是氧化石夕。然後，再於堆疊社^3〇〇 的頂部及側壁形成電荷儲存層112，並且於 儲 112兩側的基底刚上形成一對辅助閘極ll4a、^ 提岐，由於本伽卿成之__可 為位凡線，且於輔助上施加適度的電壓，可使其下方 ίί底源極區或汲極區’因此可以有效縮小記 肢兀件之尺寸，從而提高元件積集度。 =了係况明本發明之非揮發性記憶體的結構。

明芩妝圖4,本發明之非揮發性記憶體係由基底4⑻、 堆疊結構402、電荷儲存層_、介電層4()6、娜:41〇、 414與一對辅助閘極412a、412b所構成。 :、巾堆結構402配置在基底400上，此堆疊結構 匕括下層之閘介電層416與位於閘介電層416上方之 控制間極418。在本實施例中，閉介電層416可以是單層 介電層，其例如是氧切層。在另—實施例巾，間介電^ =16可以是多層之介電堆疊層，其例如是氧切/氮化石夕曰/ 乳化石夕堆疊層。此外，控制間極418的材質例如是多晶石夕、 12 其中電荷儲存層40子/的:覆盍堆疊結構402頂部與側壁。 极人 的材質包括多晶矽或高介雷 :為==之材料例如是氮-或是以: 存層3二電疊結構402頂部與電荷儲 是氧〜他合適= 存層404之間，1此入ϋ置在堆$結構402側壁與電荷儲 介“ οίΐ ΐ電層408可作為絕緣間隙壁之用。 ίΓ: 是氧化石夕或是其他合適之材料。 之間：二：Γ配置在電荷儲存層404與基底彻 材〜|/义 作為穿随層之用。介電層410的 材貝例如疋軋化矽或是其他合適之材料。 ，外’輔助閘極412a、412b配置在堆疊結構術兩側 '土 & 400上，且與電荷儲存層4〇4相距一間隙42〇。輔 助閘極412 a、412 b的材質例如是多晶石夕或是摻雜多晶石夕。 另外，介電層414配置在輔助閘極412a、41沘與基底4〇〇 之間。介電層414的材質例如是氧化碎或是其他合適之材 料0 值得一提的是，上述之介電層408並不限於單層之介 電層，其亦可為多層之介電堆疊層500(如圖5所示）。在圖 5中，介電堆疊層500例如是氧化矽層502/氮化矽層5〇4/ 氧化矽層506所構成。此外，除了堆疊結構4〇2側壁可以 13 I2600J32 twf.doc/g 配置夕層之’丨電堆疊層5⑻之外，其頂部亦可配置多層 ”兒堆宜層60〇(如圖6所示）。也就是說，在圖4中之介命 層4〇”皮圖6中的多層之介電堆叠層600所取代，且此: 電堆疊層600例如是氧化石夕層6〇2/氣化石夕層6〇4/氧化 6〇6所構成。 y崎 由於本發明之非揮發性記憶體配置有輔助閘極 2a、412b’且此輔助閘極412a、412b可作為位元線， 且於辅助閘極4l2a、412b上施加適度的電壓，可使其下方 之基底4〇0成為反轉的源極區或汲極區，因此可 小圮憶體το件之尺寸，從而提高元件積集度。 百 ^以下係朗本發明之非揮發性記憶體賴作方法。於 =圖7，*進行程式化時，於控制間極418施加—押二 ::vg);於辅助閘極412a施加一辅助電壓陶而J 於辅助間極412a下方之基底侧形成汲極反轉區7〇〇a ; 於此汲極反轉區700a施加汲極電壓 使其成為浮置。其中，電壓值由小至大依== =、、辅助電壓與控制電壓。如此可以使電子藉由阳穿 存二?J轉：·\進:靠近沒極反轉區綠之電荷儲 L曰二 ，控制電壓可以*14〜20伏特，

Lit疋14伏特，輔助電射以是5〜10伏特，其例如是 8伙特，汲極電壓例如是〇伏特。 恭/參照圖8 ’在另—實施例中，程式化本發明之非揮 =記憶體的方法可以是，於控制閉極418施加控 ⑽，於辅助閘極仙與412b施加辅助電壓(Vag)，而使 14 126007¾ twf.doc/g 位於辅助閘極412a與412b下方之基底4〇〇分別形成汲極 反轉區700a與源極反轉區7〇〇b ;於此汲極反轉區川加施 加汲極電壓（vd);於此源極反轉區700b施加源極電壓 (Vs)。其中，電壓值由小至大依序為源極電壓、沒極電壓、 控制電壓與辅助電壓。如此可以使電子藉由通道熱電子效 應(CHE)由源極反轉區7〇〇b，通過控制閘極418下方之美 底400(通道區），而進入靠近汲極反轉區顺之電荷儲^ 層404中。在一實施例中，控制電壓可以是5〜1〇伏特， 其例如是5伏特，輔助電壓可以是5〜ω ㈣例如10 疋灿源極 此外:請參照圖9，本發明之非揮發性記憶體之抹除 /可以疋，於控制閘極418施加控 助 =:加輔助電壓㈣而使位於輔助』二= :力⑽;並且設定辅_ 控_。如此可以使電子藉由_FN心== 之=胃料侧Sib ^ =可=::r:r特，其例如是-9伏特， 可以是=伏特，其例如是5伏;^如是8伏特，源極電* 特別是，由於本發明將電荷儲存声 極·上’因此可以解決在進行記憶體抹除時置= I2600^2twfd〇c/g 的問題’從而提高元件可靠度。 方法ig ’本發明之非揮發性記憶體之讀取 方法可以疋，於控制間極418施加控 ^取 閘極412a與412b施加辅助帝壓rv、 g) ’於辅助 400 =7GGa施加汲極電屋 (vd)，於源極反轉區700b施加 二i 值由小至大依序為源極電屋、汲㈤。其中，電屢 電屋。如此可以讀取儲存於電荷儲存層々Ο 補， 一實施例中，控制電壓可以是 W π。在 辅助電壓可以是5〜10伏特疋是轉 可以是1〜2伏料，苴你u 3 / 疋伏特，汲極電壓 特。 /、' Π疋伏特’源極電壓例如是〇伏 值得一提的是，在上述的操作巾 一 抹除與讀取來作說明，然_以本^ —位之 非揮發性記憶體其電荷儲存層的材二月:== =可於此電荷儲存層左右兩側分別存二元，而： 本U之記賴可以作為多階記憶體使用。 綜上所述，本發明至少具有下面的優點·· 且於輔明以所形成之輔助閑極作為位元線之用， 且於辅助閘極施加適度的電壓，可 轉的源極區或祕區，因此 ；:方之基底成為反 寸，從而提高元件積集度。有如小記憶體元件之尺 2·由於本發明將電荷儲存層配置於控制問極上，因此 16 I2600i732twf.d〇c/g I2600i732twf.d〇c/g 從而提 :以解決在進行記憶體抹除時，過度抹除的問題， 高元件可靠度。 之 3.由於本發明之非揮發性記憶體其控制閘極血基 的距離較近，因此控制閘極所需之電壓亦可降低。— =本發明已以較佳實施例揭露如上，然其並 和 當在不脫離本發明之精神 蠍 =視後附之申;本發明之保護 【圖式簡單說明】 平 圖1Α至圖ic是依照本 發性記憶It之製奴糾面轉^“_的—種非揮 圖2A至圖2C是依照本發明另— 揮發性記憶體之製造流程剖面示意圖^ 例的—種非 揮^ 3A簡3D是朗本發明又—難實施例的-種非 揮發性記賴之製造流糾㈣意圖。η⑽種非 體之本發明—較佳實施例的—種非揮發性記憶 發明另-較佳實施例的-種非揮發性記 憶體發明又—較佳實施例的-種非揮發性記 化之本發明之圖4的非揮發性記憶體其在進行程式 圖8是本發明之圖4的非揮發性記憶體其在進行另— 17 :twf.doc/g 形式之程式化的示意圖。 圖9是本發明之圖4的非揮發性記憶體其在進行抹除 之不意圖。 圖10是本發明之圖4的非揮發性記憶體其在進行讀取 之示意圖。 【主要元件符號說明】 100、400 :基底 102、300、402 :堆疊結構 104、416 :閘介電層 106、418 :控制閘極 108、200、202、206、310、312、316 :介電材料層 110 :導體材料層 曰 112、404 :電荷儲存層 114a、114b、412a、412b :輔助閘極 116、420 :間隙 204、314 :複合介電間隙壁 302、500、600 :介電堆疊層 304、308、502、506、602、606 :氧化石夕層 306、504、604 :氮化石夕層 406、408、410、414 :介電層 700a :汲極反轉區 700b :源極反轉區 18

Claims (1)

1260021 twf.doc/g 十、申謗專利範菌·· ^―種非揮發性記憶 於-基底形成—堆疊=方，包括： 之 閘介電層與位於該間介電層。4豐結構包括下層， 於該堆疊結構的頂邱之一控制閘極； 形成、第L，裸露之該基底上，相 ㈣堆疊結構的頂部及二ff-第三介電層，·以及 电仃α存層兩側的該基底上#層，亚且 賴场閑極與該電荷儲存之^ ^辅助間極，且該 申明專利範圍第！項所述之非揮發性 古人^，其中該電荷儲存層的材質包括多曰石夕體的製 阿，丨電常數之材料。 曰日夕、氮化矽或 造方t如專利範’ 1項所述之非揮發性砂體的制 其中該，電層為一單層介電層或—二 造方如t糊範㈣1賴狀非揮發时憶體的製 層或^弟―介電層或該第二介電層為—單層介電 乂 夕層之介電堆疊層。 造方^如申請專利範圍第4項所述之非揮發性記憶體的製 八，，其中於該堆疊結構的頂部、侧壁與裸露之該基底 S別形成該第一介電層、該第二介電層與該第三介電層 去包括於該基底上形成一介電材料層，覆蓋該堆 構與謗基底。 π 6·如申請專利範圍第4項所述之非揮發性記憶體的製 19 X2 6 0 O7l3fetwf.doc/g 結構的項部、側壁與_緣底 的方法包括： ％層知-介電層與該第三介電層 於該基底上形成一第一介 層，覆蓋該堆疊結構^基=材枓層與—第二介電材料 移除部分該第一介雷 土圯成一對禝合介電間隙壁丨以及 構、，二ί上，成—第三介電材料層，覆蓋該堆疊結 構韻稷合介電間隙壁與該基底。 7·-種非揮發性記憶體的製造方法，包括： ；基底开^成一堆疊結構，該堆疊結構由談美庙#皮 為一間，電層、-控制閘極與_介電堆疊層；以土 -又 於-亥基底上形成—第一介電材盘一入 層，覆蓋該堆疊結構與該基底； -弟—H材料 結構的側壁形成一對複合介電間隙壁； 嫌^〜土 &上形成一第三介電材料層，覆芸該堆晶& 構、该對複合介電間隙壁與該基底；以及 隹宜結 於該構的頂部及側壁覆蓋一電荷儲存層，並且 各t儲存層兩側的該基底上形成一對辅助閑極， 各w輔助·與該電荷儲存層之間相距__。、中 造方i如C專所述之非揮發性記憶體的製 高介電何儲存層_包括多晶石夕、氮化石夕或 9.如申凊專利範圍第7項所述之非揮發性記憶體的製 20 12 000^^twf d〇c/g 造方法，其中該閘介電層為一 堆疊層。 單層介電層或一多層 之介電 包括： 10·—種非揮發性記憶體 一基底； 之一閘介+ m直在该基底上，該堆疊結構包括下岛 =與位於其上之一控制間極； 層 一Γ何儲存層’覆蓋該堆疊結構頂部與側壁. 層之介電層，配置在該堆疊結構頂部與該電荷儲存 層之y二介電層，配置在該堆疊結構側壁與該電荷儲存 電層’配置在該電荷儲存層與該基底之間； 且盥兮極’配置在該堆疊結構兩側的該基底上， 一”兒何儲存層相距一間隙；以及 ^弟四介電層，配置在各該輔助閘極與該基底之間。 其中兮ΐ!請專利範圍第ig項所述之非揮發性記憶體， 數之儲存層的材質包括多晶石夕、氮切或高介電常 复=·如申請專利範圍第1〇項所述之非揮發性記憶體， 又雪巧介電層、該第―介電層或該第二介電層為一單層 ;1冤€或一多層之介電堆疊層。 曰 ip13.—種非揮發性記憶體之操作方法，適於一非揮發性 制惊體’該非揮發性記憶體至少包括位於一基底上之—控 閘極，覆蓋該控制閘極頂部與侧璧之一電荷儲存層，位 21 1260073 twf.doc/g m間極兩側、且與該電荷儲存 一辅助閘極與—第二輔助 間隙之一第 -程式化：獅_，雜作方法包括進行一第 於該控制開極施加一第—電壓，於 加一第二電壓而使位於該第-輔助閘極下方之間極施 —没極反轉區，於該沒極反轉區施加—第三^基底形成 疋該第二辅助問極使其 迎且設 =該第三電壓、該第二電壓與該第大依 極反轉區進入靠近該 操二 伏特，該第三電壓為。伏特。 電壓為 摔作1ίΓΐΐ鄕㈣13項誠之非揮發性記憶體之 乍方去，或者包括進行一第二程式化： 节第2控:j閘極施加一第四電壓，於該第-輔助開極鱼 缝閑極施加一第五電壓，而使位於該第―輔助/門 T弟二輔助閘極下方之該基底分別形成-汲極:轅; Λ源極反轉區，於該没極反轉區施加~第六電壓，^ 源，反轉區施加一第七電壓，其中電麼值由小至大依岸^ 该第七電—壓、該第六電壓、該第四電壓與該第五電壓，以 使電子藉由通道熱電子效應(CHE)由該源極反轉區進j 近該汲極反轉區之該電荷儲存層中。 罪 16·如申請專利範圍第15項所述之非揮發性記憶體之 22 1260Q ^ Stwf d〇c/g 操作方法，其中該第四電 5〜10伏特，該第六電壓A 寻5亥弟五黾壓為 如申請專利糾第;七，壓為G伏特。 操作方法，其中在進行抹^項所=非揮發性記憶體之 電壓，於該第二辅助_^，U工制開極施加—第八 辅助間極下方之第九電愿而使位於該第二 區施加-第十電壓，極反轉區，於該源極反轉 置，其中該電壓值由二===使其成為浮 壓盘至大依序為4斜電墨、該第九電 ^以八電Μ ’以使電子藉由损輯由#近 = 轉區之該電荷儲存層中進入該源極反轉區。 、反 操賴狀轉發,ϊ記憶體之 /、 為-8〜-12伏特，该弟九電承為 10伏特，該第十電壓為4〜6伏特。 土… 19.如申請專利範圍第13項所述之非揮發性記憶體之 木作^法，其中在進行讀取時，於該控制閘極施加一第十 一電壓，於该第一輔助閘極與該第二輔助閘極施加一第十 —電壓，而使位於該第_輔助閘極與該第二輔助閘極下方 之孩基底为別形成一没極反轉區與一源極反轉區，於該及 極反轉區施加一第十三電壓，於該源極反轉區施加一第十 四電壓’其中電壓值由小至大依序為該第十四電壓、該第 十三電壓、該第十一電壓與該第十二電壓，以讀取儲存於 該電荷儲存層中之位元。 20·如申請專利範圍第19項所述之非揮發性記憶體之 才呆作方法其中邊弟十一電壓為3〜5伏特’該第十二電壓 23 1260OlVl^twf.doc/g 為5〜10伏特，該第十三電壓為1〜2伏特，該第十四電壓 為0伏特。 1260OlVl^twf.doc/g

24