TWI259661B - Analog front end circuit and method thereof - Google Patents

Description

1259661 ，五、發明說明（1) 一、發明所屬之技術領域 本發明係關於一種類比前級電路及其方法，特別是關 於以二次取樣方式處理之類比前級電路及其方法。 二、先前技術 類比前級電路（Analog Front End，AFE)是影像擷 取叙置（例如數位相機和數位攝影機）中相當重要的元 件’其主要是用於接收影像感測元件的圖素信號，並將其 轉換為數位信號以供後續元件處理。 影像感測το件（例如電偶合裝置，Charged —c〇upled devices，CCDs)輸出的電偶合裝置信號需要藉由信號調變 和類比數位轉換（以下簡稱A/D轉換）才能成為便於後續 數位信號處理用的數位信號。請參閱圖一，圖一係習知影 像擷取裝置之不意圖。習知的影像擷取裝置2係應用一光 „學系統4擷取光學影像後，再經由後續一影像感測元件6、 一類比前=電路8和一數位處理器9以進行信號處理。 颏及電路8的作用是將影像感測元件嫩出的電偶 口裝置L 5虎1 〇、、工由A / D轉換成一數位信，虎7輸出至數位處理 請參閱圖^ 一及圖二’ ISI - *抑 H 一為習知類比前級電路8中之 取樣保持電路2 0示意圖。習知翻 β雄奴 — 頰比刖級電路8中之取樣保 持電路2 0包含一運鼻放大器2 ?、 , ^ .. 丁 ^ a 八以、—組電容24、26、一取樣 開關2 8以及一保持開關3 0，取婵扣# _ ♦ # /田 υ取樣保持電路2 〇係用以將電偶 合裝置信號1 〇取樣及保持並輪ψ ^ ^ ^ ^ 撕出一輸出信號4 2。其中，取

$ 6頁 1259661 ，五、發明說明（2) 樣開關2 8係受一取樣時脈信號（未顯示於圖二）控制，保持 開關3 0係受一保持時脈信號（未顯示於圖二）控制。 、 請參閱圖三，圖三為習知電偶合裝置信號i 〇 '取樣時 脈信號3 2及保持時脈信號3 4之時序圖。圖三之時序圖中= 橫軸表示時間，縱軸表示信號振幅。電偶合裝置信號】〇為 一週期長度為T之類比信號’每一個週期之電偶合裝置传 號1 0包含一重置電壓信號1 4、—第一參考電壓信號' 及 一第一電壓位準信號1 8。取樣時脈信號32包含複數個方形 波3 6，每一個方形波3 6皆包含一正緣3 8及一負緣4 0，其中 方形波3 6之正緣3 8將觸發取樣開關2 8而呈現一導通狀態， 而負緣4 0將觸發取樣開關2 8而呈現一斷路狀態。保持時脈 信號3 4包含複數個方形波3 6 ’每一個方形波3 6皆包含一正 緣38及一負緣40，其中方形波36之正緣38將觸發保持開關 ~ 3 〇而呈現该導通狀態，而負緣4 〇將觸發保持開關3 〇而呈現 該斷路狀態。 請參閱圖二及圖三，當第一參考電壓信號16輸入取樣 保持電路20時，取樣開關28及保持開關30呈現該導通狀 態，因此可將第一參考電壓信號1 β之電壓值取樣於電容 2 4。接著當第一電壓位準信號1 8輸入取樣保持電路2 0時， 取樣開關2 8呈現該導通狀態，而保持開關3 〇則呈現該斷路 狀態，因此取樣保持電路2 〇即輸出一輸出信號4 2，輸出信 號4 2為一差值D乘以一增益值Gp(未顯示），差值d為第一參 考電壓信號1 6及第一電壓位準信號丨8之電壓差值，增益值 Gp則由下列公式計算而得：

第7頁 1259661 五、發明說明（3) Gp=Ca/Cb 其中’ Ca為電容 然而由於電子元 號10中之重置電壓信 電壓位準信號1 8，皆 state)46° 因此，取 及第一電壓位準信號 取樣時脈信號3 2及保 持開關30呈現導通狀 號1 6或第二電壓位準 常造成所需運算放大 必須選用操作頻寬較 電偶合裝置信號丨〇之 此外，由於習知 路20中之運算放大器 1 0因雜訊干擾、環境 而造成第一參考電壓 成取樣保持電路輸出 電偶合裝置信號1 0之 行處理或補償。 2 4之電容值 件之特性緣 號14、第一 包含一爬升 樣時僅可針 1 8所包含之 持時脈信號 態之方形波 信號18信號 器2 2的頻寬 高之運算放 取樣及保持 技術電偶合 2 2為早端輸 溫度變化或 信號1 6之電 之輸出信號 取樣保持電 ，Cb為電容26之電容值° 故，實際上電偶合裝置信 參考電壓信號1 6以及第一 區44及一穩態區（steady 對第一參考電壓信號1 6以 穩態區4 6進行取樣，所以 34中，使取樣開關28及保 寬度W通常為參考電壓信 寬度P之一半，此現象常 (Bandwidth)較高，因此 大器2 2 ’方能正確地完成 〇 裝置信號1 0之取樣保持電 入，若其電偶合裝置信號 電子元件特性之影響，因 壓位準產生誤差，進而造 4 2產生誤差。再者，習知 路2 0 ’並無法對此誤差進 三、發明内容 因此，本發明之一目 Fr〇nt End, AFE)電路， 的係提供一類比前級（Anal〇g 並且可以選用操作頻寬

1259661 五、發明說明（4) (Bandwidth)較低之運算放大器應用於本發明之類比^ 電路中以降低成本。 ' 則級 y 本發明之類比前級（Analog Front End，AFE)電 係將由圖像感測元件（iraage sens〇r)輸出之一類比信”路 換成一數位^號，該類比信號包含一第一電壓位準信，轉 一第一參考信號，該類比前級電路包含一取樣保持命=及 一類比數位轉換裝置•該取樣保持電路進一步包含:σ及 增益放大電路、一第一取樣開關、一第二取樣開關以y 保持開關。該可變增益放大電路包含_第一輸入端、—= -輸入端及至少一輸出端，該第一 第 -電壓位準信號，該第二輸入端係==用一；第 號，該輸出端係用以輸出至少一放 > 考信 關，係安置於該第-輸入端之前端4樣開 安！於該第二輸入端之前端。該保持開關二係 一導通狀態（〇η)時，該第_於;;f f 一取樣開關呈現一第 號，以及該第二取樣PD ^入^接收該第一電麼位準信 —輸入端接收該第一參考信號，並且告=狀恶（on)時該第 弟二導通狀態（on)時，該輸出端即持開關呈現一 ，類比數位轉換裝置係用以接收該二，，信號。 放大#號轉換為該數位信號· Λ 大^號，並將該 相較於習知技術，本發 入，並且所需可變增益放乂電路之】，電路為差動式輸 知技術為小，因此本發明 $寬（bandwidth)較習 樣保持電路可選用操作頻寬 1259661 五、發明說明（5) (Bandwidth)較小之運算放大器。另外，本發明取樣保持 電路可以藉由調整控制信號之方式調整第一參考信號，以 對雜訊干擾、環境溫度變化或電子元件特性之影響，而產 生之誤差進行處理或補償。 關於本發明之優點與精神可以藉由以下的發明詳述及 所附圖式得到進一步的瞭解。 四、實施方式 5月參閱圖四及圖五，圖四為本發明類比前級電路5 1之 示意圖’圖五為本發明電偶合裝置信號1 〇、取樣時脈信號 7 4及保持時脈信號7 6之時序圖，圖五之時序圖中橫軸代表 日守間’縱軸代表信號之振幅。類比前級電路5丨係將由電偶 合裝置（charge-couple devices， CCD)輸出之一電偶合裝 置信號1 0轉換成一數位信號5 3，電偶合裝置信號1 〇為一類 比信號，且電偶合裝置信號1 〇包含一第一電壓位準信號及 —第一參考信號，類比前級（Analog Front End，AFE) 電路5 1包含一取樣保持電路5 0及一類比數位轉換裝置5 5。 取樣保持（sample and ho Id)電路50係用以將一電、偶合裝 置信號1 0進行取樣及保持並輸出一組放大信號7〇、72。<類 比數位轉換裝置5 5係用以接收放大信號7 〇、7 2，並將放大^ 仏號7 0、7 2轉換為數位信號5 3。其中電偶合裝置信號丨〇為 一週期長度T之類比^唬，每一週期之電偶合裝置信號j〔 包含一重置電壓信號1 4、一參考電壓信號（未顯示）°以;°及一 第二電壓位準信號（未顯示）。 1259661 五、發明說明（6) 取樣保持電路5 0包含一第一緩衝器1 〇 〇、一第二緩衝 器1 0 2、一可變增益放大電路5 2、一第一取樣開關5 4、一 弟二取樣開關5 6以及一保持開關5 8。第一緩衝器1 〇 〇係用 以接收電偶合裝置信號1 0，並將電偶合裝置信號丨〇中之該 參考電壓信號位移（s h i f t)至一第一參考信號6 8，以及將 該第二電壓位準信號（voltage level)位移（shift)至一第 一電壓位準信號6 6，以便適於輸入可變增益放大電路5 2。 第二緩衝器1 02係用以接收一控制信號1 〇4以產生一第一參 考信號6 8。 一第一輸入端6 0 第一輸入端6 0係 端6 2係用以接收 出放大信號7 0、 第一輸入端6 0之 端6 2之前端，以 輸入端62。其中 (on，未顯示）時 6 6，以及當第二 第二輸入端6 2則 5 8呈現一第二導 6 5即輸出放大信 收放大信號7 0、 5 3 ° 一第二輸 用以接收第 第一參考信 Ί2。 前端，第二 及保持開關 ，當第一取 ，第一輸入 取樣開關5 6 接收第一參 通狀態 號 70、 72， 7 2，並將放 含一運算放大器78、一第 可變增益放大電路52包含 入端6 2及一組輸出端64、65, 一電壓位準信號66，第二輸入 號6 8，輸出端6 4、6 5係用以輸 第一取樣開關5 4係安置於 取樣開關5 6係安置於第二輸入 5 8係連接第一輸入端6 0及第二 樣開關5 4呈現一第一導通狀態 端6 0則接收第一電壓位準信號 呈現該第一導通狀態（on)時， 考信號6 8。並且，當保持開關 (〇n’未顯示）時，輸出端64、 類比數位轉換裝置5 5係用以接 大信號70、72轉換為數位信號 可k增益放大電路52另包

第11頁 1259661 五、發明說明（7) 電容器80、一第二電容器82、一第三電容器84、一第四電 容器8 6、一第三取樣開關8 8以及一第四取樣開關9 〇。 運算放大器78包含一第一差動輸入端92、一第二差動 輸入端94、一第一差動輸出端9 6以及一第二差動輸出端 98 〇 第一電容器80，係連接第一輸入端6 0及第/差動輸入 端92，其中第一電容器8 0之電容值為（M。第二電容器82， 係連接第二輸入端62及第二差動輸入端94，其中第二電容 器8 2之電容值為C 2。第三電容器8 4及第三取樣開關8 8，係 各自連接第一差動輸入端9 2及第一差動輸出端96，其中第 三電容器8 4之電容值為C 3。第四電容器8 6及第四取樣開關 90，係各自連接第二差動輸入端94及第二差動輸出端98， 其中第四電容器86之電容值為C4。 請參閱圖四及圖五，第一取樣開關54、第二取樣開關 5 6、第三取樣開關8 8及第四取樣開關9 0係受一取樣時脈信 號7 4所控制，取樣時脈信號7 4包含複數個方形波3 7，每一 個方形波3 7皆包含一正緣3 8及〆負緣4 0，其中於方形波3 7 之正緣3 8觸發第一取樣開關5 4、第二取樣開關5 6、第三取 樣開關88及第四取樣開關90而呈現該第一導通狀態（on)， 而於負緣4 0觸發第第一取樣開關5 4、第二取樣開關5 6、第 三取樣開關8 8及第四取樣開關9 〇而呈現斷路狀態（〇 f 〇。 保持開關5 8係受一保持時脈信號7 6所控制，保持時脈 信號7 6包含複數個方形波3 9，每一個方形波3 9皆包含一正 緣3 8及一負緣4 0 ’其中方形波3 9之正緣3 8觸發保持開關5 8 1259661 五、發明說明（8) 而呈現該第二導通狀態（on)，而負緣40觸發保持開關58而 呈現斷路狀態（〇 f f )。 請參閱圖四及圖五，當電偶合裝置信號10中之第一電 壓位準信號6 6進入取樣保持電路5 0時，第一取樣開關5 4、 第二取樣開關5 6、第三取樣開關8 8及第四取樣開關9 0受取 樣時脈信號7 4之控制而呈現該第一導通狀態（on )，因此可 將第一電壓位準信號6 6之電壓值取樣於第一電容8 0，以及 將第一參考信號6 8之電壓值取樣於第二電容8 2。接著，當 電偶合裝置信號1 0中之重置電壓信號1 4及第一參考信號6 8 進入取樣保持電路5 0時，保持開關5 8受保持時脈信號7 6之 控制而呈現該第二導通狀態（on)，因此輸出端64、65即輸 出放大信號70、72。 再者，放大信號7 0、7 2於本實施例中係指一第一放大 信號7 0及一第二放大信號7 2，第一放大信號7 0及第二放大 信號7 2之差值係由第一電壓位準信號6 6及第一參考信號6 8 之差值乘以可變增益放大電路5 2之一增益值G而得，其中 增益值G及係經由下列公式計算而得： G-C1/C3； (Cl :C3 = C2:C4) 於本實施例中，其中輸出端6 4係連接第一差動輸出端 9 6，第一差動輸出端9 6係用以輸出第一放大信號7 0。輸出 端6 5係連接第二差動輸出端9 8，第二差動輸出端9 8係用以 輸出第二放大信號7 2。 此外，請參閱圖六A，圖六A為圖四中第一緩衝器1 0 0 之示意圖。第一緩衝器100包含一第一 P通道金屬氧化半導

第13頁 1259661 五、發明說明（9) 體（PMOS) 1 06、一第二P通道金屬氧化半導體1 〇8以及—第 一緩衝器輸出端1 1 0。第一 P通道金屬氧化半導體10 6具有 一第一源極（source)112、第一閘極（gate)ll 4及一第一沒 極（(1^丨11)116。第二？通道金屬氧化半導體1〇8具有~第二 源極（source)118、第二閘極（gate)12 0及一第二汲極 (d r a i η ) 1 2 2。其中，第一源極1 1 2接電源，第二汲極ι 2 2接 地，一第一偏壓訊號1 2 4輸入該第一閘極1 1 4，第一沒極 1 1 6、第二源極1 1 8則與第一缓衝器輸出端π 〇相連接。電 偶合裝置信號1 0自第二閘極1 2 〇輪入第一緩衝器1 〇 〇，並藉 由第一緩衝器輸出端1 1 0轉換輸出包含第一參考信號6 8及 第一電壓位準信號6 6之電偶合裝置信號i 〇。 请參閱圖六B，圖六β為圖四中第二緩衝器ι〇2之示意 圖。第二緩衝器10 2包含一第三ρ通道金屬氧化半導體 (PMOSM26、一第四Ρ通道金屬氧化半導體ι28以及一第二 緩衝器輸出端130。第三Ρ通道金屬氧化半導體126具有一 第三源極（S〇UKe)132、第三閘極（gate)134及一第三汲極 (drain)136°第四P通道今邇片 金屬虱化半導體12 8具有一第四源 極l38(S〇urce)、第四閘極l40(gate)及一第四汲極142 丄drain)。其中，第二源極J 32接電源，第四汲極142接 地：-第三偏壓訊號“4輸入第三問極134，第三汲極 1 3 6、第四源極1 3 8與第二键你叩土人 ^ , n , ? ^ 咦衝态輸出端1 3 0相連接。控制 仏就1〇4則自弟四間極140輪入第二緩衝器1〇2，並 緩衝器輸出端13〇轉換輸出第—參考信號68。 口月爹閱圖一及圖五。相較於習知技術，本發明類比前

1259661 ~五、發明說明（10) — 級電路51中’保持時脈信號76之寬度較習知技術中保持時 •脈信號34之寬度大，亦即運算放大器可以擁有較長之穩^ 時間（sett 1 ing time)，因此本發明類比前級電路51中可^ 用4呆作頻見（Bandwidth)較小之運算放大哭2 2。 此外’相較於習知之類比前級電路8，本發明類比# 級電路5 1以差動方式處理電偶合裝置信號丨〇中之第一電~嚴 位準信號6 6及第一參考信號6 8，以完成相關雙取樣功能 (Correlated Double Sampling, CDS)之功能，與習知類 比前級電路8之串列處理方式不同。 、 並且習知之類比前級電路8之取樣保持電路2 0中之運 异放大器2 2為單端輸入，其第一參考電壓信號1 6係包含於 電偶合裝置信號1 0中，若電偶合裝置信號丨〇信號因雜訊干 擾、環境溫度變化或電子元件特性之影響，因而造成第_ 參考電壓信號1 6之電壓位準產生誤差，進而造成取樣保持 •電路2 0輸出之電壓差值M生誤差。本發明之類比前級電 路5 1之第一參考信號68係由第二緩衝器丨〇2接收控制信號 1 0 4而產生，第二緩衝器！ 〇2係接受控制信號1 〇4之控制而 輸出相對應之第一參考信號68，因此相較於習知技術本發 明之類比前級電路5丨可以克服第一參考電壓信號丨6之電壓 位準誤差之問題。 、， 睛茶閱圖七’圖七為本發明之另一具體實施例之類比 月(J級電路1 5 4不思圖。與圖四之類比前級電路5丨最大之不 同在於類比數位轉換裝置55進一步包含一類比加法器13及 類比數位轉換為1 2。其中，類比加法器1 3係用以將一直

1259661 五、發明說明（11) 流信號1 5加入放大信號7 0、7 2 (二者為差動信號）以輪 轉換電壓信號1 7，類比數位轉換器1 2接收轉換電壓=f ~ 1 7，並將轉換電壓信號1 7轉換為數位信號53。藉^ :號

田類A 法器1 3可以將放大信號7 Ο，7 2調整為雙向差動方式， 加 利用類比數位轉換器1 2之輸入範圍。一般而言類卜 有攻 換器適於輸入（ + vref〜- vref)範圍之信號（vref為— 轉 值，如vre卜0· 5v)，如果不調整信號範圍則只能利 ， 數位轉換器之局部輸入範圍。舉例而言，若電偶人類比 出之差動信號大小為0〜0.5V，經過可變增益放大輪 大後變為0〜1 V，若類比數位轉換器丨2適用輸入範圍 2放 '5V〜-0.5V，此時類比數位轉換器12並無法處理若麵 .類比加法器13加入直流信號15卜〇 5v)，則差動信 小變為0 · 5〜- 0 · 5，可以完全爲入半 儿大 範圍。 70王苻合類比數位轉換裝置之輪入 相較於習知技術，本發明_ 4^ 知月頬比前級電路1 5 4中，侔拄 時脈信號76之寬度較習知技術中 T 保持 丁于之保持日守脈信號3 4之宫疮 大，亦即運算放大器可以擁有二彳σ姽Μ之見度 ’孕乂長之穩疋日奔間（t 1" 1彳η 〇· t i me)，因此本發明類比前級雷 g ru ^ ^ ϊ ^ ^ - 玉路154中可選用操作頻寬 (Bandwidth)較小之運算放大器22。 ^ 此外’習知之類比前級電 包格8 ’本發明類比前級雷路 1 54以差動方式處理電偶合裝晋拉吨】^月類比別、及也峪 罝仏號1 0中之第_一電壓位準 信號6 6及第一參考信號6 8，以A Α α 乐 ίΓ K1 Q Λ元成相關雙取樣功能 (Correlated Double Samn 1 i ,, 心r>\ mg， CDS)之功鉈，盥習知類 比前級電路8之串列處理方式不同。 力此 ^ ^

1259661 五、發明說明（12) 並且習知之類比前級電路8之取樣保持電路2 0中之運 算放大器2 2為單端輸入，其第一參考電壓信號丨6係包含於 電偶合裝置信號1 〇中，若電偶合裝置信號丨〇信號因雜訊干 擾、環境溫度變化或電子元件特性之影響，因而造成第_ 參考電壓#號1 6之電壓位準產生誤差，進而造成取樣保持 電路2 0輸出之電壓差值d產生誤差。本發明之類比前級電 路1 5 4之弟一參考信號6 8係由第二緩衝器1 〇 2接收控制信號 1 0 4而產生，第二緩衝器} 〇 2係接受控制信號} 〇 4之控制而 輸出相對應之第一參考信號6 8，因此相較於習知技術本發 明之類比前級電路1 54可以克服第一參考電壓信號丨6之電 壓位準誤差之問題。 請參閱圖Λ，圖八為本發明之另一具體實施例之類比 如級電路1 5 5示意圖。與圖四之類比前級電路51最大之不 同在於’其控制信號1 〇 4係由一校正系統1 5 2所產生。校正 系統1 5 2包含一校正模組1 5 6及一數位類比轉換器1 $ 8。其 中，校正模組1 5 6係依據類比前級電路i 5 4之輸出信號i 6 〇 與一預定值（未顯示於圖七）之差值產生一數位校正信號 1 62 ’數位類比轉換器丨58將數位校正信號丨62轉換為控制 信號。1 04，並且輸入第二緩衝器！ 〇2以產生相對應之第一參 由於習知類比前級電路8之取樣保持電路2〇中之運管 放大器22為單端輸人，其第一參考電壓信號丄6係包含於开電 偶合裝置信號1 0中，若電偶合裝置信號丨〇信號因雜訊干 擾、％境溫度變化或電子元件特性之影響，因而造成第一

1259661 五、發明說明（13) 參考電壓信號1 6之電壓位準產生誤差，進而造成取樣保持 電路2 0輸出之電壓差值D產生誤差。本發明之類比前級電 路1 5 5之第一參考信號6 8係由第二緩衝器1 〇 2接收控制信號 1 0 4而產生，第二緩衝器！ 〇 2係接受控制信號1 〇 4之控制而 輸出相對應之第一參考信號6 8，因此相較於習知技術本發 明之類比前級電路1 5 5可以克服第一參考電壓信號1 6之電 壓位準誤差之問題。 因此’本發明類比前級電路1 5 5之運算放大器7 8為差 動式輸入，並且可以藉由調整控制信號i 〇 4之方式調整第 參考k號6 8 ’以對由雜訊干擾、環境溫度變化或電子元 件特性之影響，而產生之誤差進行處理或補償。 請參閱圖九，圖九為本發明類比前級訊號處理方法示 思·圖。以圖四之取樣類比前級電路1 5 4為例，本發明類比 刖級（analog front end)訊號處理方法包含下列步驟： S200.當安置於一第一輸入端go之前端之一第一取樣 開關54呈現一第一導通狀態（〇n)時，則第_輸入端6〇接收 一第一電壓位準信號66。 S202·當安置於一第二輸入端6 2之前端之一第二取樣 開關56呈現該第一導通狀態（〇n)時，則第二輸入端62接收 一第一參考信號68。 S204:當連接第一輸入端60及第二輸入端62之一保持 開關5 8主現一苐一導通狀態（〇 η )時’則一可變增益放大電 路5 2以一組輸出端64、65輸出一組放大信號7〇、72。 S206:將放大信號7〇、72與一直流信號15相加，並轉

第18頁 1259661 五、發明說明（14) 換為一轉換電壓信號1 7。 S 2 0 8 :將轉換電壓信號1 7轉換成數位信號5 3。 相較於習知技術本發明之類比前級訊號處理方法中， 保持時脈信號7 6之寬度較習知技術中之保持時脈信號3 4之 寬度大，亦即運算放大器可以擁有較長之穩定時間 (s e 111 i n g t i m e )，因此本發明之類比前級訊號處理方法 可選用操作頻寬（Bandwidth)較小之運算放大器22。

藉由以上較佳具體實施例之詳述，係希望能更加清楚 描述本發明之特徵與精神，而並非以上述所揭露的較佳具 體實施例來對本發明之範疇加以限制。相反地，其目的是 希望能涵蓋各種改變及具相等性的安排於本發明所欲申請 之專利範圍的範疇内。

第19頁 1259661 圖式簡單說明 五、圖示簡單說明 圖一係習知影像擷取裝置之示意圖。 圖二為習知類比前級電路中之取樣保持電路示意圖。 圖三為習知電偶合裝置信號、取樣時脈信號及保持時 脈信號之時序圖。 圖四為本發明類比前級電路之示意圖。 圖五為本發明電偶合裝置信號、取樣時脈信號及保持 時脈信號之時序圖。 圖六A為圖四中第一緩衝器之示意圖。 圖六B為圖四中第二緩衝器之示意圖。 圖七為本發明之另一具體實施例之類比前級電路示意 圖。 圖八為本發明之另一具體實施例之類比前級電路示意 圖。 圖九為本發明類比前級訊號處理方法示意圖。 、圖示標號說明 2 ： 影像擷取裝置 4 :光學系統 6 ： 圖像感測元件 7、5 3 :數位信號 8、 5 1、1 5 4、1 5 5 :類、 比前級電路 9 ： 數位處理器 1 0 :電偶合裝置信號 12 :類比數位轉換器 1 3 :類比加法器 1 4 :重置電壓信號 1 5 :直流信號 1 6 :第一參考電壓信號

第20頁 1259661 圖式簡單說明 17 :轉 換 電 壓 信 號 18 ^ 66 ： 第 一 電 壓位 20 、50、 1 50 :取樣保持 電路 22 、78 : 運 算 放 大 器 24 ^ 26: 電 容 28 ：取 樣 開 關 30 、5 8: 保 持 開 關 32 ^ 14 ί ·· 取 樣 時 脈 信 號 34 、76: 保 持 時 脈信 36 、31 1、 39 ： 方 形 波 38 :正緣 40 負 緣 42 、1 6 0 :輸出信號 44 爬 升 區 46 :穩態 52 可 變 增 益 放 大 電 路 54 :第一 取 樣 開 關 55 類 比 數 位 轉 換 裝 置 56 第 二 取 樣 開 關 60 :第一 入 端 62 第 二 輸 入 端 64 、65: ¥m 出 端 68, 、69 丨： 第 參 考 信 號 70 第一 放 大 信 號 72 第 •— 放 大 信 號 80 第一 電 容 器 82 第 二 電 容 器 84 第三 電 容 器 86 第 四 電 容 器 88 第三 取 樣 開 關 90 第 四 取 樣 開 關 92 第一 差 動 入端 94 第 二 差 動 入 端 96 第一 差 動 出端 98 第 差 動 出 端 100:第一 -緩衝器 衝器 1 0 4 :控制信號 1 02 1 06 1 08 110 1 14 第二 第一 P通道金屬氧化半導體 第二P通道金屬氧化半導體 第一緩衝器輸出端 11 2 :第一源極 第一閘極 1 1 6 :第一汲極

第21頁 1259661 圖式簡單說明 1 18 ••第 二 源 極 120 ·· 第 二 閘 極 122 第 二 汲 極 124： 第 一 偏 壓 訊 號 1 26 第 二 P通道金屬氧化 半導體 1 28 第 四 P通道金屬氧化 半導體 1 30 第 二 緩 衝器輸出端 132： 第 二 源 極 134 第 二 閘 極 136 ： 第 二 汲 極 1 38 第 四 源 極 140 ： 第 四 閘 極 142 第 四 汲 極 144 ： 第 二 偏 壓 訊 號 1 52 校 正 系 統 156： 校 正 模 組 1 58 數 位 類 比轉換器 162： 數 位 校 正 信 號 T :週期 長 度 D:電 壓 差 值 C a、 Cb、 .C1、 C2、 C3、 C4 :電容 值 G p" G ： 增 益 值 W:方 形 波 寬 度 P :信號 寬 度

第22頁

Claims (1)

1259661 六、申請專利範圍 (on )時該第二輸入端接收該第一參考信號，並且 當該保持開關呈現一第二導通狀態（on )時，該輸 出端即輸出該放大信號；以及 一類比數位轉換裝置，該類比數位轉換裝置接收該 放大信號，並將該放大信號轉換為該數位信號。 2、 如申請專利範圍第1項所述之電路，其中該第一取樣開 關及該第二取樣開關係受一取樣時脈信號控制。 3、 如申請專利範圍第1項所述之電路，其中該保持開關係 受一保持時脈信號控制。 4、 如申請專利範圍第1項所述之電路，其中該取樣保持電 路進一步包含一第一緩衝器，該第一緩衝器係用以接 收一電偶合裝置信號，並將該電偶合裝置信號中之一 第二電壓位準信號（voltage level)位移（shift)至該 第一電壓位準信號。 5、 如申請專利範圍第4項所述之電路，其中該第一緩衝器 包含： 一第一 P通道金屬氧化半導體（PM0S)，該第一 P通道 金屬氧化半導體具有一第一源極（source)、第一 閘極（g a t e )及一第一沒極（d r a i η );

1259661 六、申請專利範圍 至該第一電壓位準信號。 1 6、如申請專利範圍第1 5項所述之方法，其中該第一緩衝 器包含： 一第一 P通道金屬氧化半導體（PMOS)，該第一 P通道 金屬氧化半導體具有一第一源極（source)、第一 閘極（g a t e )及一第一沒極（d r a i η ); 一第二P通道金屬氧化半導體，該第二P通道金屬氧 化半導體具有一第二源極（source)、第二閘極 (gate)及一第二汲極（drain);以及 一第一緩衝器輸出端； 其中，該第一源極接電源，該第二汲極接地，一第 一偏壓訊號輸入該第一閘極，該電偶合裝置信號則 輸入該第二閘極，該第一汲極、該第二源極與該第 一緩衝器輸出端相連接。 1 7、如申請專利範圍第1 2項所述之方法，其中該第一參考 信號係由一第二緩衝器提供，該第二緩衝器係接收一 控制信號以產生該第一參考信號。 1 8、如申請專利範圍第1 7項所述之方法，其中該第二緩衝 器包含：

第29頁 1259661 六、申請專利範圍 (d 1 )將該放大信號與一直流信號相加，並轉換為一 轉換電壓信號；以及 (d 2 )將該轉換電壓信號轉換成該數位信號。