[go: up one dir, main page]

TWI258081B - Arbitrating method and arbiter for bus grant - Google Patents

Arbitrating method and arbiter for bus grant Download PDF

Info

Publication number
TWI258081B
TWI258081B TW091106815A TW91106815A TWI258081B TW I258081 B TWI258081 B TW I258081B TW 091106815 A TW091106815 A TW 091106815A TW 91106815 A TW91106815 A TW 91106815A TW I258081 B TWI258081 B TW I258081B
Authority
TW
Taiwan
Prior art keywords
busbar
bus
control
shared
time
Prior art date
Application number
TW091106815A
Other languages
English (en)
Inventor
Jiing Lin
Original Assignee
Via Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Tech Inc filed Critical Via Tech Inc
Priority to TW091106815A priority Critical patent/TWI258081B/zh
Priority to US10/319,060 priority patent/US7096291B2/en
Application granted granted Critical
Publication of TWI258081B publication Critical patent/TWI258081B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/3625Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using a time dependent access
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0024Peripheral component interconnect [PCI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Description

1258081 五、發明說明(1) 發明領域 本案係為一種匯流排控制權仲裁方法與仲裁器,尤指 應用於連接有複數個主控裝置之一共用匯流排上之匯流排· 控制權仲裁方法與仲裁器。 發明背景 請參見第一圖,其係一共用匯流排架構之功能方塊示 意圖,主要係提供多個主控裝置111 、112.....1 In (m a s t e r )共用一匯流排1 0來與多個目標裝置1 2 1 、1 2 2、 …、1 2 n (t a r g e t)進行資料傳輸,為能解決對於多個主控 裝置爭取有限資源以進行傳輸時之管理,利用仲裁器1 3來 進行匯流排控制權之分配是常見的作法。而在現今匯流排 控制權之仲裁機制中,大多運用固定優先權(fixed piority)或循環式排班(Round_Robin)等兩種機制來完成 匯流排控制權之分配。 另外,為能提高匯流排10之利用率,重試機制(Re try m e c h a n i s m )亦被廣泛地運用於現今之匯流排協定(例如P C I 匯流排協定)中,意即,當得到匯流排控制權之一主控裝 置1 1 1向目標裝置1 2 1發出一資料轉移信號,但是目標裝置 121卻無法達成此項資料轉移動作(transaction)時,目標 裝置121便發出一重試信號至該主控裝置111 。而仲裁器13 便可因應該重試信號而重新進行匯流排控制權之分配,至
1258081 五、發明說明(2) 於該主控裝置1 1 1便因應該重試信號而於等待一時間後再 重新參與匯流排控制權之分配而再向目標裝置發出資料轉 移信號之動作。如此一來,匯流排1 0將不會因為主控裝置 111與目標裝置121間之資料轉移動作(transaction)無法 完成而一直被佔用,而能將匯流排控制權重新進行分配。 請參見第二圖,其係在P C I匯流排架構之下重試機制 的相關波形時序示意圖。在主控裝置Π 1要與目標裝置1 2 1 之間作資料轉移動作時,首先,主控裝置1 1 1獲得匯流排 控制權後,其會發出FRAME#訊號,並且發出IRDY#訊號, 用以表示主控裝置1 1 1已經準備好要作資料轉移的動作 了。假設目標裝置1 2 1亦準備好要作資料轉移的動作時, 其可發出T R D Y #訊號並開始作資料轉移。假設目標裝置1 2 1 尚未準備好要作資料轉移的動作時,其會發出STOP#訊 號,用以結束資料轉移的動作。在此情況之下,由於主控 裝置1 1 1與目標裝置1 2 1並未完成任何的資料轉移的動作, 此即為典型的重試機制。 而因為運用傳統分配匯流排控制權機制之仲裁器1 3僅 能根據發出請求信號之主控裝置來進行匯流排控制權之合 理分配,但由於運用重試機制(Retry mechanism)之結果 將導致仲裁器1 3無法保證擁有匯流排控制權之主控裝置一 定可以完成資料轉移動作(transaction),因此在某些特 定匯流排之組態或長時間之運作下,極可能發生某一主控 裝置雖可分配到匯流排控制權,但於每次得到匯流排控制 權時皆恰巧碰上目標裝置1 2 1無法提供服務,導致一直無 v
第6頁 1258081 五、發明說明(3) 法完成其所需之資料轉移動作(t r a n s a c t i ο η ),使得該主 控裝置產生所謂”饑餓π ( s t a r v e )之現象,而如何有效解決 此一習用缺失,係為發展本案之主要目的。 發明概述 本案係為一種匯流排控制權仲裁方法,應用於連接有 複數個主控裝置之一共用匯流排上,其方法包含下列步 驟:因應該等主控裝置中之一主控裝置所發出之一資料轉 移信號而產生一時間累積值,並因應一資料傳送成功信號 之發生而將該時間累積值重置;以及當該時間累積值大於 一預設門檻值時,改變該主控裝置於該共用匯流排上之一 匯流排使用優先權等級。 根據上述構想,本案所述之匯流排控制權仲裁方法, 其中該匯流排使用優先權係由一控制權仲裁預設值來決 定。 根據上述構想,本案所述之匯流排控制權仲裁方法, 其中該匯流排係為一 P C I匯流排。 根據上述構想,本案所述之匯流排控制權仲裁方法, 其中該資料傳送成功信號係由一目標準備完成信號(TRDY) 與一初始者準備完成信號(I R D Y )皆處於低準位所構成。 根據上述構想,本案所述之匯流排控制權仲裁方法, 其中改變該主控裝置於該共用匯流排上之該匯流排使用優 先權等級係為提高該主控裝置於該共用匯流排上之該匯流
1258081 五、發明說明(4) 排使用優先 根據上 其中改變該 先權等級係 時間。 本案之 用於可連接 匯流排上’ 一主控裝置 值,並因應 送成功信號 大於一預設 權等級。 述構想, 主控裝置 為使該主 之一 其中 定。 其中 片間 其中 上所 其中 匯流排 根據上 該匯流 根據上 該匯流 第二 有複 其方 所發 該等 而將 門檻 使用 述構 排使 方面 數個 法包 出之 目標 該時 值時 優先 想, 用優 之 P6 根據上 該資料 解碼得 根據上 改變該 述構想, 排係為連 匯流排。 述構想, 傳送成功 致。 述構想, 主控裝置 本案所述之匯流排控制權仲裁方法, 於該共用匯流排上之該匯流排使用優 控裝置可獨占該共用匯流排達一預定 係為一種匯流排控制權仲裁方法,應 主控裝置與複數個目標裝置之一共用 含下列步驟:因應該等主控裝置中之 一資料轉移信號而產生一時間累積 裝置中之一目標裝置所發出一資料傳 間累積值重置;以及當該時間累積值 ,改變該主控裝置於該共用匯流排上 權等級。 本案所述之匯流排控制權仲裁方法, 先權係由一控制權仲裁預設值來決 本案所述之匯流排控制權仲裁方法, 接於複數個中央處理單元與一北橋晶 本案所述之匯流排控制權仲裁方法, 信號係由該P6匯流排之RS# [ 2 : 0 ]接腳 本案所述之匯流排控制權仲裁方法, 於該共用匯流排上之該匯流排使用優
第8頁 1258081 五、發明說明(5) 先權等級係 排使用優先 根據上 其中改變該 先權等級係 時間。 本案之 於連接有複 包含有複數 置,分別因 對應產生一 生而將相對 當某一時間 值時,便改 匯流排使用 根據上 中該匯流排 根據上 中該匯流排 根據上 中該資料傳 一初始者準 根據上 中改變該主 為提高該主控裝置於該共用匯流排上之該匯流 權等級。 述構想,本案所述之匯流排控制權仲裁方法, 主控裝置於該共用匯流排上之該匯流排使用優 為使該主控裝置可獨占該共用匯流排達一預定 第三 數個 個時 應該 時間 應之 累積 變相 優先 述構 使用 述構 係為 述構 送成 備完 述構 控裝 流排控制權仲裁器,應用 用匯流排上,其特徵在於 信號連接於該等主控裝 出之一資料轉移信號而相 一資料傳送成功信號之發 之該時間累積值重置,而 間累積值大於一預設門檻 置於該共用匯流排上之一 匯流排控制權仲裁器,其 制權仲裁預設值來決定。 匯流排控制權仲裁器,其 方面係為一種匯 主控裝置之一共 間累積器,分別 等主控裝置所發 累積值,並因應 時間累積器產生 器所產生之該時 對應之該主控裝 權。 想,本案所述之 優先權係由一控 想,本案所述之 一 P C I匯流排。 想,本案所述之匯流排控制權仲裁器,其 功信號係由一目標準備完成信號(TRDY)與 處於低準位所構成。 匯流排控制權仲裁器,其 排上之該匯流排使用優先 成信號(IRDY)皆 想,本案所述之 置於該共用匯流
第9頁 1258081 五、發明說明(6) 權等級係為 使用優先權 根據上 中改變該主 權等級係為 間。 本案之 於可連接有 流排上,其 連接於該等 資料轉移信 標裝置中之 對應之時間 間累積器所 改變相對應 用優先權。 根據上 中該匯流排 根據上 中該匯流排 間之一P6匯 根據上 中該資料傳 所解碼得致 提高該主控裝置於該共用匯流排上之該匯流排 等級。 述構想,本案所述之匯流排控制權仲裁器,其 控裝置於該共用匯流排上之該匯流排使用優先 使該主控裝置可獨占該共用匯流排達一預定時 第四方面係為一種匯流排控制權仲裁器,應用 複數個主控裝置與複數個目標裝置之一共用匯 特徵在於包含有複數個時間累積器,分別信號 主控裝置,分別因應該等主控裝置所發出之一 號而相對應產生一時間累積值,並因應該等目 一目標裝置所發出一資料傳送成功信號而將相 累積器產生之該時間累積值重置,而當某一時 產生之該時間累積值大於一預設門檻值時,便 之該主控裝置於該共用匯流排上之一匯流排使 述構想,本案所述之匯流排控制權仲裁器,其 使用優先權係由一控制權仲裁預設值來決定。 述構想,本案所述之匯流排控制權仲裁器,其 係為連接於複數個中央處理單元與一北橋晶片 流排。 述構想,本案所述之匯流排控制權仲裁器,其 送成功信號係由該P 6匯流排之R S # [ 2 : 0 ]接腳上
第10頁 1258081 五、發明說明(7) 根據上述構想,本案所述之匯流排控制權仲裁器,其 中改變該主控裝置於該共用匯流排上之該匯流排使用優先 權等級係為提高該主控裝置於該共用匯流排上之該匯流排 使用優先權等級。 根據上述構想,本案所述之匯流排控制權仲裁器,其 中改變該主控裝置於該共用匯流排上之該匯流排使用優先 權等級係為使該主控裝置可獨占該共用匯流排達一預定時 間。 簡單圖式說明 本案得藉由下列圖式及詳細說明,俾得一更深入之了 解: 第一圖:其係一共享匯流排架構之功能方塊示意圖。 第二圖,其係在p C I匯流排架構之下重試機制的相關波形 時序示意圖。 第三圖:其係本案所發展出匯流排控制權仲裁器之較佳實 施例方塊示意圖。 第四圖:其係本案之較佳實施例方法流程示意圖。 _ 本案圖式中所包含之各元件列示如下: 匯流排1 0 目標裝置1 2 1、1 2 2 12η 主控裝置111 、112、11η 仲裁器1 3
第11頁 1258081 五、發明說明(8) 匯流排2 0 目標裝置2 2 1 、2 2 2、 時間累積器2 3 1 、2 3 2 、22 23η 主控裝置2 1 1 仲裁器2 3 212 、 21η 較佳實施例說明 請參見第三圖,其係本案所發展出匯流排控制權仲裁 器之較佳實施例方塊示意圖,其可應用於連接有複數個主 控裝置211 、212.....21η以及目標裝置221 、222 ..... 2 2 η之一共用匯流排2 0上,本較佳實施例之仲裁器2 3之特 徵在於相對應該等主控裝置而設有可用計數器完成之複數 個時間累積器2 3 1 、2 3 2 ..... 2 3 η,其係分別信號連接於 該等主控裝置,進而分別因應該等主控裝置所發出之一資 料轉移信號(例如一資料請求信號,request)而相對應產 生一時間累積值(例如一計數值),並因應一資料傳送成功 信號之發生而將相對應之時間累積器產生之該時間累積值 重置。而當某一時間累積器所產生之該時間累積值大於一 預設門檻值時,便將相對應之該主控裝置於該共用匯流排 上之一匯流排使用優先權(P r i 〇 r i t y )提高。舉例來說,主 控裝置的匯流排使用優先權係由一控制權仲裁預設值來決 定,因此將控制權仲裁預設值改變,使得此主控裝置具有 較高的匯流排使用優先權。而相關步驟流程請參見第四圖 所示之較佳實施例方法流程示意圖。 舉例來說,當該匯流排2 0為一 P C I匯流排時,上述資
第12頁 1258081 五、發明說明(9) 料傳送成功信號係由一目標準備完成信號(T R D γ )與一初始 者準備完成信號(I RD Y )皆處於低準位所構成。意^,當仲 裁器2 3偵測到主控裝置2 1 1之目標準備完成信號(τ r ]) Y )與 初始者準備完成信號(I R D Y )同時處於低準位時,便可判斷. 為主控裝置2 1 1已有資料傳輸成功,因此相對應之時間累 積器2 3 1所產生之時間累積值將被重置歸零,進而因應主 控裝置2 1 1所發出之下一個資料轉移信號再重新開始計 數。 9 另外,當匯流排2 0為可連接於多個中央處理單元與一 北橋晶片間之一 P 6匯流排時,由北橋晶片所發出之重試信 號、資料傳送成功信號係可由該P 6匯流排之R S #[ 2 : 0 ]接腳 上解碼得致(例如,R S # [ 2 : 0 ]為〇 〇 1代表重試信號、R S # [2:0]為〇〇〇代表閒置狀態,而rs#[2:0]除了 000與001之外 皆可作為資料傳送成功信號)。因此,當仲裁器2 3於主控 裝置2 1 1之R S #[ 2 : 0 ]接腳上偵測到正常傳送信號時,便可 判斷為主控裝置2 1 1已成功完成資料傳輸,因此相對應之 時間累積器2 3 1所產生之時間累積值將被重置歸零。但 是,當仲裁器23於主控裝置211之RS#[2:〇]接腳上偵測到 重試信號(retry)時,便可判斷為主控裝置21 1未能完成資 料傳輸,因此相對應之時間累積器2 3 1所產生之時間累積 值將不被重置歸零,而繼續累積。 於是,當相對應於某一主控裝置之時間累積器所產生 之時間累積值大於一預設門檻值時,仲裁器2 3便改變該主 控裝置於該共用匯流排2 0上之一控制權仲裁預設值,例
第13頁 1258081 五、發明說明(10) 如,提高該主控裝置於該共用匯流排2 0上之匯流排使用優 先權等級,或是讓該主控裝置可獨占該共用匯流排2 0達一 預定時間,進而確保該主控裝置可成功完成資料轉移動作 (transaction),有效避免主控裝置產生所謂”饑 餓n ( s t a r v e )之現象,如此將可成功解決習用缺失,達成 發展本案之主要目的。 本案發明得由熟習此技藝之人士任施匠思而為諸般修 飾,然皆不脫如附申請專利範圍所欲保護者。
第14頁 1258081 圖式簡單說明 第一圖:其係一共享匯流排架構之功能方塊示意圖。 第二圖,其係在P C I匯流排架構之下重試機制的相關波形 時序示意圖。 第三圖:其係本案所發展出匯流排控制權仲裁器之較佳實-施例方塊示意圖。 第四圖:其係本案之較佳實施例方法流程示意圖。
第15頁

Claims (1)

1258081 六、申請專利範圍 1 . 一種匯流 裝置之一共 因應該 號而產 生而將 當該時 該共用 申請專 該匯流 申請專 該匯流 申請專 該資料 初始者 申請專 改變該 等級係 用優先 申請專 改變該 等級係 制權仲裁方法,應用於連接有複數個主控 流排上,其方法包含下列步驟: 控裝置中之一主控裝置所發出之一資料轉 時間累積值,並因應一資料傳送成功信號 間累積值重置;以及 積值大於一預設門檻值時,改變該主控裝 排上之一匯流排使用優先權等級。 圍第1項所述之匯流排控制權仲裁方法, 用優先權係由一控制權仲裁預設值來決 圍第1項所述之匯流排控制權仲裁方法, 為一 P C I匯流排。 圍第3項所述之匯流排控制權仲裁方法, 成功信號係由一目標準備完成信號(TRDY) 完成信號(IRDY)皆處於低準位所構成。 圍第1項所述之匯流排控制權仲裁方法, 裝置於該共用匯流排上之該匯流排使用優 高該主控裝置於該共用匯流排上之該匯流 級。 圍第1項所述之匯流排控制權仲裁方法, 裝置於該共用匯流排上之該匯流排使用優 該主控裝置可獨占該共用匯流排達一預定 排控 用匯 等主 生一 該時 間累 匯流 利範 排使 利範 排係 利範 傳送 準備 利範 主控 為提 權等 利範 主控 為使 移信 之發 置於 2.如 其中 定。 3 ·如 其中 4 ·如 其中 與一 5 ·如 其中 先權 排使 6.如 其中 先權 時間。 7 · —種匯流排控制權仲裁方法,應用於可連接有複數個主
第16頁 1258081 六、申請專利範圍 控裝置與複數個目標裝置之一共用匯流排上,其方法包含 下列步驟: 因應該等主控裝置中之一主控裝置所發出之一資料轉 移信號而產生一時間累積值,並因應該等目標裝置中之一 目標裝置所發出一資料傳送成功信號而將該時間累積值重 置;以及 當該時間累積值大於一預設門檻值時,改變該主控裝 置於該共用匯流排上之一匯流排使用優先權等級。 8 .如申請專利範圍第7項所述之匯流排控制權仲裁方法, 其中該匯流排使用優先權係由一控制權仲裁預設值來決 定。 9.如申請專利範圍第7項所述之匯流排控制權仲裁方法, 其中該匯流排係為連接於複數個中央處理單元與一北橋晶 片間之一 P 6匯流排。 1 0 .如申請專利範圍第9項所述之匯流排控制權仲裁方法, 其中該資料傳送成功信號係由該P6匯流排之RS# [ 2 : 0 ]接腳 上所解碼得致。 1 1 .如申請專利範圍第7項所述之匯流排控制權仲裁方法, 其中改變該主控裝置於該共用匯流排上之該匯流排使用優 先權等級係為提高該主控裝置於該共用匯流排上之該匯流 排使用優先權等級。 1 2 .如申請專利範圍第7項所述之匯流排控制權仲裁方法, 其中改變該主控裝置於該共用匯流排上之該匯流排使用優 先權等級係為使該主控裝置可獨占該共用匯流排達一預定
第17頁 1258081 六、申請專利範圍 時間。 1 3 · —種匯流排控制權仲裁器,應用於連接有複數個主控 裝置之一共用匯流排上,其特徵在於包含有複數個時間累 積器,分別信號連接於該等主控裝置,分別因應該等主控 裝置所發出之一資料轉移信號而相對應產生一時間累積 值,並因應一資料傳送成功信號之發生而將相對應之時間 累積器產生之該時間累積值重置,而當某一時間累積器所 產生之該時間累積值大於一預設門檻值時,便改變相對應 之該主控裝置於該共用匯流排上之一匯流排使用優先權。 1 4 ·如申請專利範圍第1 3項所述之匯流排控制權仲裁器, 其中該匯流排使用優先權係由一控制權仲裁預設值來決 定。 1 5.如申請專利範圍第1 3項所述之匯流排控制權仲裁器, 其中該匯流排係為一 P C I匯流排。 1 6 ·如申請專利範圍第1 5項所述之匯流排控制權仲裁器, 其中該資料傳送成功信號係由一目標準備完成信號(TRDY) 與一初始者準備完成信號(IRDY)皆處於低準位所構成。 1 7 ·如申請專利範圍第1 3項所述之匯流排控制權仲裁器, 其中改變該主控裝置於該共用匯流排上之該匯流排使用優 先權等級係為提高該主控裝置於該共用匯流排上之該匯流 排使用優先權等級。 1 8 ·如申請專利範圍第1 3項所述之匯流排控制權仲裁器, 其中改變該主控裝置於該共用匯流排上之該匯流排使用優 先權等級係為使該主控裝置可獨占該共用匯流排達一預定
第18頁 1258081 六、申請專利範圍 時間。 1 9. 一種匯流排控制權仲裁器,應用於可連接有複數個主_ 控裝置與複數個目標裝置之一共用匯流排上,其特徵在於 包含有複數個時間累積器,分別信號連接於該等主控裝 置,分別因應該等主控裝置所發出之一資料轉移信號而相 對應產生一時間累積值,並因應該等目標裝置中之一目標 裝置所發出一資料傳送成功信號而將相對應之時間累積器 產生之該時間累積值重置,而當某一時間累積器所產生之 該時間累積值大於一預設門檻值時,便改變相對應之該主 控裝置於該共用匯流排上之一匯流排使用優先權。 2 〇 ·如申請專利範圍第1 9項所述之匯流排控制權仲裁器, 其中該匯流排使用優先權係由一控制權仲裁預設值來決 定。 2 1 ·如申請專利範圍第1 9項所述之匯流排控制權仲裁器, 其中該匯流排係為連接於複數個中央處理單元與一北橋晶 片間之一 P 6匯流排。 2 2 ·如申請專利範圍第2 1項所述之匯流排控制權仲裁器, 其中該資料傳送成功信號係由該P6匯流排之RS# [ 2 ·. 0 ]接腳 上所解碼得致。 2 3 ·如申請專利範圍第1 9項所述之匯流排控制權仲裁器, 其中改變該主控裝置於該共用匯流排上之該匯流排使用優 先權等級係為提高該主控裝置於該共用匯流排上之該匯流 排使用優先權等級。 2 4 ·如申請專利範圍第1 9項所述之匯流排控制權仲裁器,
第19頁 1258081 六、申請專利範圍 其中改變該主控裝置於該共用匯流排上之該匯流排使用優 先權等級係為使該主控裝置可獨占該共用匯流排達一預定 時間。 i^i 第20頁
TW091106815A 2002-04-04 2002-04-04 Arbitrating method and arbiter for bus grant TWI258081B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW091106815A TWI258081B (en) 2002-04-04 2002-04-04 Arbitrating method and arbiter for bus grant
US10/319,060 US7096291B2 (en) 2002-04-04 2002-12-13 Method and device for arbitrating bus grant

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW091106815A TWI258081B (en) 2002-04-04 2002-04-04 Arbitrating method and arbiter for bus grant

Publications (1)

Publication Number Publication Date
TWI258081B true TWI258081B (en) 2006-07-11

Family

ID=28673325

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091106815A TWI258081B (en) 2002-04-04 2002-04-04 Arbitrating method and arbiter for bus grant

Country Status (2)

Country Link
US (1) US7096291B2 (zh)
TW (1) TWI258081B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8527682B2 (en) 2008-08-22 2013-09-03 Mitsubishi Electric Corporation Bus controller, bus communication system, and bus control method

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004126873A (ja) * 2002-10-01 2004-04-22 Sony Corp 情報処理装置および方法、記録媒体、並びにプログラム
US7600058B1 (en) * 2003-06-26 2009-10-06 Nvidia Corporation Bypass method for efficient DMA disk I/O
US8683132B1 (en) 2003-09-29 2014-03-25 Nvidia Corporation Memory controller for sequentially prefetching data for a processor of a computer system
US8356142B1 (en) 2003-11-12 2013-01-15 Nvidia Corporation Memory controller for non-sequentially prefetching data for a processor of a computer system
US8700808B2 (en) * 2003-12-01 2014-04-15 Nvidia Corporation Hardware support system for accelerated disk I/O
US20080034140A1 (en) * 2004-06-16 2008-02-07 Koji Kai Bus Arbitrating Device and Bus Arbitrating Method
US8356143B1 (en) 2004-10-22 2013-01-15 NVIDIA Corporatin Prefetch mechanism for bus master memory access
TW200741465A (en) * 2006-04-17 2007-11-01 Realtek Semiconductor Corp System and method for bandwidth sharing in busses
TWI318355B (en) * 2006-04-17 2009-12-11 Realtek Semiconductor Corp System and method for bandwidth sharing in busses
JP5270077B2 (ja) * 2006-08-18 2013-08-21 富士通株式会社 調停回路、クロスバ、リクエスト選択方法、及び情報処理装置
US8356128B2 (en) * 2008-09-16 2013-01-15 Nvidia Corporation Method and system of reducing latencies associated with resource allocation by using multiple arbiters
US8370552B2 (en) * 2008-10-14 2013-02-05 Nvidia Corporation Priority based bus arbiters avoiding deadlock and starvation on buses that support retrying of transactions
US8698823B2 (en) 2009-04-08 2014-04-15 Nvidia Corporation System and method for deadlock-free pipelining
US9569385B2 (en) 2013-09-09 2017-02-14 Nvidia Corporation Memory transaction ordering
JP6201591B2 (ja) * 2013-09-30 2017-09-27 富士通株式会社 情報処理装置および情報処理装置の制御方法
US11144358B1 (en) 2018-12-06 2021-10-12 Pure Storage, Inc. Asynchronous arbitration of shared resources
US12112753B2 (en) * 2021-02-19 2024-10-08 Samsung Electronics Co., Ltd. Method and mobile device for processing command based on utterance input
KR20220135048A (ko) * 2021-03-29 2022-10-06 삼성전자주식회사 버스를 통해 자원을 공유하기 위한 장치 및 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5168568A (en) * 1989-02-06 1992-12-01 Compaq Computer Corporation Delaying arbitration of bus access in digital computers
US6178475B1 (en) * 1994-12-19 2001-01-23 Advanced Micro Devices Inc. Multimedia system employing timers to properly allocate bus access
US5881253A (en) * 1996-12-31 1999-03-09 Compaq Computer Corporation Computer system using posted memory write buffers in a bridge to implement system management mode
US6092137A (en) * 1997-11-26 2000-07-18 Industrial Technology Research Institute Fair data bus arbitration system which assigns adjustable priority values to competing sources
FR2778258A1 (fr) * 1998-04-29 1999-11-05 Texas Instruments France Controleur d'acces de trafic dans une memoire, systeme de calcul comprenant ce controleur d'acces et procede de fonctionnement d'un tel controleur d'acces
US6412030B1 (en) * 1999-04-16 2002-06-25 Koninklijke Philips Electronics N.V. System and method to optimize read performance while accepting write data in a PCI bus architecture
US6763415B1 (en) * 2001-06-08 2004-07-13 Advanced Micro Devices, Inc. Speculative bus arbitrator and method of operation
US6880028B2 (en) * 2002-03-18 2005-04-12 Sun Microsystems, Inc Dynamic request priority arbitration

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8527682B2 (en) 2008-08-22 2013-09-03 Mitsubishi Electric Corporation Bus controller, bus communication system, and bus control method
TWI490697B (zh) * 2008-08-22 2015-07-01 Mitsubishi Electric Corp 匯流排控制器、匯流排通信系統及匯流排控制方法

Also Published As

Publication number Publication date
US7096291B2 (en) 2006-08-22
US20030191880A1 (en) 2003-10-09

Similar Documents

Publication Publication Date Title
TWI258081B (en) Arbitrating method and arbiter for bus grant
US5623672A (en) Arrangement and method of arbitration for a resource with shared user request signals and dynamic priority assignment
US6016528A (en) Priority arbitration system providing low latency and guaranteed access for devices
JP3231596B2 (ja) 待ち時間及びシャドー・タイマを有するバス・システム
TW552512B (en) Enhanced bus arbiter utilizing variable priority and fairness
CN101263465B (zh) 用于总线仲裁的方法和系统
US20020161959A1 (en) On-chip inter-subsystem communication
TWI289758B (en) System and method for implementing a multi-level interrupt scheme in a computer system
US8356128B2 (en) Method and system of reducing latencies associated with resource allocation by using multiple arbiters
KR20020010334A (ko) 글로벌 버스의 버스 사용권 예약 중재방법
KR20130083910A (ko) 스트림 트랜잭션(들)에 관련된 정보에 기초한 스트림 트랜잭션들의 중재
US7487276B2 (en) Bus arbitration system
US20080195782A1 (en) Bus system and control method thereof
KR102360214B1 (ko) 실시간 공유 인터페이스를 포함하는 시스템 온 칩의 스케쥴링 방법
KR19980063425A (ko) 주 및 부 디바이스에 대한 데이터 버스의 승인들을 균등화하기위한 방법 및 장치
CN1383074A (zh) 总线控制权仲裁方法与仲裁器
JP2007058716A (ja) データ転送バスシステム
CN103069401B (zh) 维持多数据总线平台中事务连贯性的方法、装置以及系统
US7043595B2 (en) Data transfer control device
JPH1125036A5 (zh)
JPH10320349A (ja) プロセッサ及び当該プロセッサを用いるデータ転送システム
TWI326416B (zh)
JPH09185580A (ja) バスシステム
JP4822429B2 (ja) バスアクセス調停方法及び半導体集積回路
TWI257551B (en) Bus arbitration system and method

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent