TWI258071B - Mainboard and power control device thereof - Google Patents

Description

1258071 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種主機板及其電源控制裝置，尤其是 指具有數個輸入電源之晶片的主機板及其電源控制裝置。 【先前技術】 隨著科技進步，在目前現代化的資訊社會中，各種不 同的電子資訊設備（例如電腦、手機、網路伺服器…等）都 需要各種不同的晶片使其運作，因此如何使晶片正常運 作，也就成為目前資訊產業最重要的研發重點之一。 一般而言，各種晶片在硬體上來說都是安裝於電路板 (例如印刷電路板）上’目前產業界為了提南晶片之集積 度、減少功率消耗、增加運算速度，因此晶片内的核心電 路(core circuit)都會使用較低的偏壓電壓，且核心電路的電 子訊號之電壓位準也較低，但晶片内部亦會有其他不同性 質之電路，例如輸出輸入電路(I/O buffer)，則需要較高之 電壓位準。舉例說明，一般電腦之主機板上都會有一南橋 晶片，其内部具有複數個數位邏輯(digital logic)，而其所 需要的電壓至少包括有3.3伏、2.5伏之電壓位準，因此主 機板至少會配置兩條不同之電源線（例如一 3.3伏之電源線 與一 2.5伏之電源線）連接至南橋晶片，用以提供不同之電 壓位準之電壓，以使南橋晶片運作。 理想上兩電源線應該同時到達穩壓狀態，使南橋晶片 内部之數位邏輯同時運作，但實際上兩電源線達到穩壓狀 1258071 恶（到達2.5伏及3·3伏）的時間通常不同，當此時間差過大 時(例如超過2毫秒），就可能會造成晶片運作不正常。 因此，如何提供一種避免兩個電源到達穩壓的時間差 過長之主機板及其電源控制裝置，實乃為當前的重要課題 之一。 【發明内容】 有鑑於上述課題，本發明之目的為提供一種縮短兩個 電源線到達穩壓狀態的時間差之主機板及其電源 置。 一々緣疋，為達上述目的，依本發明之電源控制裝置係與 :第-電源線及一第二電源線配合’且第一電源線及第二 j線係分別電連接至—晶片，以便透過第—電源線提供 電壓位準至晶片，並透過第二電源線提供一第二變 塾位準至晶片。電源控制裝置包含—比較單元、—控制單 早：;在本發明中’比較單元分別電連接第-ί原t以二電源線且依據-參考信號、第-電壓位準與 I位準’產生—比較信號；控制單元電連接比較單 节.二巧收比較抬號’且依據比較信號產生-控制信 關早70電連接控制單元，且依據控制信號而開啟/ 關閉，以短路/斷路第—電源線及第二電源線。 料’本發明亦揭露—種主機板，其係包含—晶片、 m —第二電源線、—比較單元、—控制單元 σ 早7"。在本發财，第—電源線及第二電源線分 1258071 別用以提供—第—電壓位準及―第二電 =:分別電連接第一電源線與第二電源線，並=據一 -L#U、第-電壓位準與第二電壓位準，產 號；控制單元電連接比較單元，心純比較錢，錄 據比較信號產生-控制信號；開關單元電連接控制單元， 且依據控制信號而開啟/關閉，以短路/斷路第—電源線斑 第二電源線。 η 承上所述，因依本發明之主機板及其電源控制裝置， 利用-比較單元、—控制單元和—開關單元來控制第一電 源線與第二電源線兩者之間短路/斷路，所以能夠有效避免 第一電源線與第二電源線到達穩壓狀態的時間差過大，而 能夠使得晶片運作正常。 【實施方式】 以下將參照相關圖式，說明依本發明較佳實施例之主 機板及其電源控制裝置。 請參閱圖1Α以及圖1Β所示，為本發明較佳實施例之 主機板及其電源控制裝置之方塊圖以及電路圖。在本實施 例中’主機板1内具有一電源控制裝置1〇(如虛線方塊所 示），且主機板1可為一電腦主機板。 主機板1包含一電源控制裝置10、一第一電源線η、 一第二電源線13和一晶片15。 其中’晶片15係為設置於主機板1上之一半導體晶 片例如南橋晶片或北橋晶片’且晶片15内部具有複數 1258071 個數位邏輯（圖未示），其主要用來執行數據運算及資料處 理等’且晶片15内之複數個數位邏輯可能分別需要33伏 或是2.5伏之電Μ位準，亦即晶片15可能同時需要33伏 及2.5伏之電壓位準。須注意者，此實施例中雖然只說明 3:3伏及2.5伏’但並秘定於此，晶片15可依據數位邏 輯所需之偏壓，給予不同之電壓位準。 第一電源線11係'為主機板上之3.3伏之電源線， -電源線13係為主機板上《2 5 R之電源線。在實際實施 中’第-電源線11以及第二電源線13可為主機板之—電 源佈線，並且分別電連接至晶片15，用以提供—第一電壓 位準(3.3伏)及-第二電壓位準(2 5伏)之電壓至晶片， 以供應晶片15運作時所需的電力需求。一般而言，主機 板1之第一電源線11與第二電源線13分別 (3.3伏及2.5伏）時間不同，兩者之間具有—時間差錄心 電源控制裝置10包含一比較單元1〇1、一控制單元 103、一開關單元105和一參考電源1〇7。其中，比較單元 101分別電連接第一電源線u與第二電源線13，以接收 第一電壓位準以及第二電壓位準之電壓。本實施例中，比 較單兀101具有一第一比較器1011與一第二比較器 1022 ;第一比較器1011與第二比較器1〇12分別具有兩輸 入端以及一輸出端0im、0UT2,兩輸入端分別為一正相 輸入知（圖1B中標示為「+」）和一反相輸入端（圖中標 示為「-」）。 其中，第一比較器1011之正相輸入端電連接第一電 1258071 源線11，第二比較器1012之正相輸入端電連接第二電源 線13,以及第一比較器1011及第二比較器1012之反相輸 入端OUT1、OUT2分別，電連接至參考電源1〇7。第一比較 器1011依據參考電源107所提供之一參考電壓位準與第 一電壓位準，產生一第一比較信號，同理，第二比較器1012 依據參考電壓位準與第二電壓位準，產生一第二比較信 號0 控制單元103電連接比較單元1〇1，用以接收第一比 較信號及第二比較信號，且依據第一比較信號和第二比較 信號，產生一控制信號。在本實施例中，控制單元103係 為一反及閘（NAND LOGIC GATE)，且控制單元103具有 兩個輸入端，分別電連接第一比較器1011之輸出端0UT1 以及第二比較器1012之輸出端0UT2,用以接收第一比較 信號及第二比較信號，此時，控制單元103依據第一比較 信號與第二比較信號而產生一控制信號。 開關單元105係為一 NM0S開關元件，且具有一閘極 G、一源極S、一汲極D。其中，閘極G電連接至控制單 元103，汲極D電連接至第一電源線11，和源極S電連接 至第二電源線13。開關單元105依據控制信號而開啟/關 閉，當開關單元105開啟時，則第一電源線11及第二電 源線13兩者短路；相反地，當開關單元1〇5關閉時，則 第一電源線11及第二電源線13兩者斷路。另外，熟悉該 項技術者都瞭解開關單元當然可以是一 PM0S開關元件 (圖中未顯示）。 1258071 本實施例中之參考電源107可為主機板1之一直流電 源Vcc，且利用一第一電阻R!和一第二電阻r2用以分壓， 使其在一節點Npl可提供參考電壓位準。在此假設參考電 壓位準係為2.25伏。此外第一比較器1 〇 11及第二比較器 1012之反相輸入端連結於節點Npl。須注意者，使用者可 依據所需要之參考電壓位準，調整第一電阻心和第二電阻 R2之比值，以便獲得不同之參考電壓位準，因此第一電阻 Ri及第一電阻R2之阻值可以依據使用者實際需求選用之。 本實施例之電源控制裝置10運作情形如下：首先當 主機板1要使晶片15開始作動時，會透過第一電源線11 與苐一電源線13分別開始提供第一電壓位準及第二電壓 位準至晶片15。此時第一電壓位準及第二電壓位準尚未達 到％壓狀悲（3.3伏及2·5伏），且也尚未達到參考電壓位準 (2.25伏）。第一比較器1011之正相輸入端用以接收第一電 壓位準，且第一比較器1011之反相輸入端用以接收參考 電壓位準（2.25伏），則第一比較器1〇11開始比較第一電壓 位準與參考電壓位準，依據兩者之電壓位準產生第一比較 信號送至控制單元1〇3。 乂 又苐一比較裔ιοί]之正相輸入端用以接收第二電 壓位準，且第二比較器、1012之反相輸入端用以接收參考 電虔(2.25伏）。則第二比較器、1〇12開始比較第二電廢位準 與參考電壓位準，依據兩者之電準產生第二比較 送至控制單元1〇3。 儿 此時’第-電綠準及第二電壓位準都未達到參考電 1258071 壓位準(2.25伏）’因此第-比較信號及第二比較信號皆為 低電壓位準之比較信號，使得控制單元1〇3產生之控制信 號為高電壓位準之控制信號。控制單元1〇3控制開關單元 105開啟，此時第一電源線n與第二電源線13兩者短路， 因此第一電源線與第二電源線此時具有相同之電壓位準。 右第一電源線11之第一電壓位準先達到參考電壓位 準(2‘25伏）’且第二電源線13之第二電壓位準尚未達到參 考電壓位準(2.25伏）時’此時第—比較信號為高電壓位準 之比較信號，而第二比較信號為低電壓位準之比較信號。 控制單元103依據第-比較信號與第二比較信號而產生高 電壓位準之控制信號’用以控制開關單力1〇5 _，使得 第-電源線11與第二電源線13兩者短路，此時兩者具有 相同電壓位準。另外，若當第二電壓位準先達到參考電壓 位準（2.25伏）’且第一電壓位準尚未達到參考電壓位準 (2.25伏）時，此時第二比較信號為高電壓位準之比較信 號，而第一比較信號為低電壓位準之比較信號，則控制^ 元1〇3依據第-比較信號與第二比較信號產生高電麗位準 之控制信號，用以控制開關單元1〇5開啟，使得第一電源 線11與第二電源線13兩者短路，此時第-電源線與第1、 電源線具有相同之電壓位準。依據此種卿以防止送至晶 片15的第一電壓位準及第二電壓位準到達穩壓狀態曰曰3 伏及2.5伏）的時間差過大。 另外，當第一電壓位準及第二電壓位準皆達到參考電 壓位準(2·25伏）時，第一比較器1〇11比較第_電壓位準與 1258071 參考電壓位準（2·25伏），且依據兩者之電壓位準而產生高 電壓位準之第一比較信號送至控制單元1〇3 ;以及第二比 較器1012比較第二電壓位準與參考電壓位準（2·25伏），且 依據兩者之電壓位準產生高電壓位準之第二比較信號送 ，控制單元103。此時控制單元1〇3依據第一比較信號及 第二比較信號而產生低電壓準位之控制信號，用以控制開 關單元105關閉，使第一電源線u與第二電源線13兩者 係為斷路，此時第一電源線與第二電源線分別提供第一電 [位準及第—電壓位準至晶片15，且第—電源線Η及第 二電源線13分別到達穩壓狀態（3·3伏及2·5伏），用以提 供晶片15之電力。 請參閱圖1C所示，為本發明另一較佳實施例之主機 板及其電馳職置之轉圖。在本實_巾，主機心 包含-電源控制裝置10，、一第一電源線η、一第二電源 線13和一晶# 15。在本實施例中，電源控制裝置，包含 比幸乂單元101、-控制單元1Q3，、—開關單元1仍，和一 參考電源U)7,其中控制單元⑽，係為一及閘（andl〇gic gate)，開關早凡105,係為一 PM0S開關元件。需注意者， 本實施例（如®lc所示）中的其他元件係與前述實施例 (如圖1B所示）之其他元件相同，故此不再贊述。 4 π若第冑壓位準及第二電壓位準都未達到參考 =位準(2.25伏)，第一比較信號及第二比較信號皆為低 為St:之比較仏虎’使得控制單元1〇3,產生之控制信號 1位準之控制信號。控制單元1〇3,控制開關單元 12 1258071 11 13 ,、、、，、苐一電源線此時具有相同之電壓位準。 準(2二伏源楚線11之第一電壓位準先達到參考電壓位 考電壓位進。第一電源線13之第二電壓位準尚未達到參 之比較伏）時’此時第—比較信號為高電屋位準 ㈣❿第二比較信號為低電壓位準之比較信號。 :雷厭' 03依據第一比較信號與第二比較信號而產生 〜第-ΐ準之控制信號，用以控制開關單元應，開啟，使 :Hi與第二電源線13兩者短路，此時兩者具 目同電壓位準。另外，若當第二電壓位準先達到參考電 =準:2.25伏)’且第一電遷位準尚未達到參考電麼位準 .、）時，此時第二比較信號為高電壓位準之比較户 號，而第-比較信號為低電塵位準之比較信號，則控㈣ 疋103’依據第_比較信號與第二比較信號產生低電麼位 準之控制信號’用以控制開關單元1〇5，開啟，使得第一電 源線11與第二電源線13兩者短路，此時第一電源線與第 了電源線具有相同之電壓位準。依據此種機制以防止送至 曰曰片15的第-電壓位準及第二電壓位準到達穩壓狀態(3.3 伏及2.5伏）的時間差過大。 …另外，當第-電壓位準及第二電壓位準皆達到參考電 [位準(2.25伏）日$ ’第—比較$ 1GU比較第—電壓位準與 參=電壓位準（2·25伏），且依據兩者之電壓位準而產生高 電壓位準之第-比較信號送至控制單元1G3，；以及第二比 車乂為1012比較第二電壓位準與參考電壓位準（2·25伏），且 13 1258071 依據兩者之電壓位準產生高電壓位準之第二比較信號送 至控制單元103’。此時控制單元103,依據第—比較信號及 第二比較信號而產生高電壓準位之控制信號，用以控制開 關單元105’關閉’使第一電源線u與第二電源線13兩者 係為斷路，此時第一電源線與第二電源線分別提供第一電 壓位準及第二電壓位準至晶片15,且第一電源線/'u及第 二電源線13分別到達穩壓狀態（3 3伏及2 5伏），用以提 供晶片15之電力。 ★如上所述，開關單元105或105，連接第一電源線U 及第二電源線13，在兩者尚未到達一參考電壓位準25 伏）時，使第一電源線U及第二電源線13兩者短路，使 兩者同時到達參考電壓位準(2.25伏），避免造成晶片U内 部數位邏輯不正常工作。 請參閱圖2所示，為圖1B中之電源控制裝置1〇運作 時’第一電源線11與第二電源線13變化之時序圖。其中， 波形之橫軸為時間，縱軸為電㈣大小，並且圖2中由上 至下的實線曲線分別用以表示第—電源線之第—電壓位 準91及第二電源線之第二電壓位準92。藉由圖2之時序 圖’加以說明圖1B之主機板及其電源控制裝置的運作。 、百先’在時間至的期間’當主機板i欲使晶片15 ，作’會開始提供第-電壓位準91及第二電壓位準％至 曰曰片15。此時第一電壓位準91及第二電壓位準％尚未達 到參考電壓位準(2.25伏）。第—比較器1GU比較第一電壓 位準91與參考電壓位準⑽伏)產生第—比較信號。又， 14 1258071 第二比較器1012比較第二電壓位準92與參考電壓位準 (2.25伏）產生第二比較信號。此時控制單元1〇3用以控制 開關單元105開啟，使第一電源線u與第二電源線13=兩 者短路，此時第一電壓位準與第二電壓位準之電壓位準相 同。 在時間h時，假設當輸入至第二比較器1〇12之第二 電壓位準92先達到參考電壓位準(2 25伏），且輸入至第一 比較器1011之第一電壓位準91尚未達到參考電壓位準 (2.25伏）時，第二比較信號為高電壓位準之比較信號，而 第一比較信號為低電壓位準之比較信號，則控制單元1〇3 依據第一比較信號與第二比較信號產生低電壓位準之控 制信號，用以控制開關單元105開啟，以便藉由開關單^ 1〇5使得第一電源線u與第二電源線13兩者短路，此時 連接至開關單元105之第二電壓位準92將會與第一電壓 位準91具有相同之電壓位準，因此可以微調第二電壓位 準92至低於2.25伏。 在時間h時，當第一電壓位準91及第二電壓位準92 皆達到參考電壓位準（2.25伏）時，此時控制單元1〇3產生 南電壓位準之控制信號，用以控制開關單元1〇5開啟，使 第一電源線11與第二電源線13兩者斷路，此時第一電壓 位準91與第一電壓位準92分別具有不同之電壓位準，且 在h分別到達穩壓狀態（3.3伏及2·5伏）。 如上所述，藉由第一電源線U與第二電源線13之短 路/斷路，用以控制第一電壓位準91與第二電壓位準92到 15 1258071 達穩壓狀態（3.3伏及2.5伏）的時間，進而縮短兩者到達穩 壓狀態的時間差，故能夠避免送至晶片15之第一電壓位 準91與第二電壓位準92到達穩壓狀態的時間差過大，而 造成晶片15運作不正常。 以上所述僅為舉例性，而非為限制性者。任何未脫離 本發明之精神與範疇，而對其進行之等效修改或變更，均 應包含於後附之申請專利範圍中。 【圖式簡單說明】 圖1A為本發明較佳實施例之主機板及其電源控制裝 置之方塊圖； 圖1B及圖1C為本發明較佳實施例之主機板及其電源 控制裝置之電路圖；以及 圖2為圖1B中之電源控制裝置運作時，第一電源線 與第二電源線變化之時序圖。 元件符號說明： 1 -主機板 1 ’ -主機板 10-電源控制裝置 10’-電源控制裝置 101-比較單元 1011-第一比較器 1012•第二比較器 16 1258071 103-控制單元 103’-控制單元 105-開關單元 105’-開關單元 107-參考電源 11-第一電源線 13-第二電源線 15-晶片 91- 第一電壓位準 92- 第二電壓位準 Ri-第一電阻 R2-第二電阻 G-閘極 S-源極 D - >及極 Vee-直流電壓 Npi-郎點

Claims (1)

1258071 十、申請專利範圍： I -種電源控制裝置，其係與H源線及—第二電源 線配合，且該第-電源線及該第二電源線係分別電連 接至一晶片，以便透過該第—電源線提供一第一電壓 位準至該晶片，並透過該第二電源線提供一第二電壓 位準至該晶片，該電源控制裝置包含： -比較單元，其係分別電連接該第—電源線及該第二電 源線，並且依據一參考信號、該第一電壓位準與該第 二電壓位準，產生一比較信號； =制單70，其係電連接該比較單元，用以接收該比較 4吕旒且依據該比較信號產生一控制信號；以及 開關單元，其係電連接該控制單元，且依據該控制信 號而開啟/關閉，用以短路/斷路該第一電源線及該第 一電源線。 2·如申請專利範圍第1項所述之電源控制裝置，更包含一 參考電源，用以提供該參考信號。 3 § •如申睛專利範圍第2項所述之電源控制裝置，其中該參 考k號為一參考電壓位準。 4·如申請專利範圍第1項所述之電源控制裝置，其中該比 I單元具有一第一比較器與一第二比較器，該第一比較 °。電連接該第一電源線，該第二比較器電連接該第二電 18 1258071 源線。 •如申請專利範圍第1項所述之電源控制裝置，其中該控 制單元為一反及閘（NAND GATE)。 6·如申請專利範圍第1項所述之電源控制裝置，其中該開 關單元為一 NMOS開關元件。 7·如申請專利範圍第1項所述之電源控制裝置，其中該開 關單元為一 PMOS開關元件。 κ汗 種主機板，包含 曰曰 旦片 一第一電源線，用以提供一第一電壓位準至該晶片； 第-電源線’用以提供—第二電壓位準至該晶片. -比較單元，其係分別電連接該第—電源線與該第二 源線，並錄據-參考錢、該第_電壓位準與該 二電壓位準，產生一比較信號； -控制單元，其係電連接軌較單元，心接收該㈡ 信號，且依據該比較信號產生一控制信號；以及 一開關單元，其係電連接該控制單 號而開啟/關閉，用以短路/斷路 ^據該控紹 二電源線。 斷路㈣-電源線蝴 19 !258〇7ι 9·如申請專利範圍第8項所述之主機板，更包含-參考電 源，用以提供該參考信號。 如申請專利範圍第9項所述之主機板，其中該參考信號 為一參考電壓位準。 U 如申請專利編8項所述之主機板，其中該比較單元 具有:第一比較器與一第〕比較器，肖第一比較器電連 接該第-電源，該第二比較器電連接該第二電源。 12·如申請專職圍第_8項所述之主機板，其中該控制單元 為一反及閘（NAND GATE)。 1申請專利範圍第8項所述之主機板，其中該開關單元 為一 NMOS開關元件。 14^申請專利範㈣8項所述之主機板，其”開關單元 為一 PMOS開關元件。 ·-種電源控制裝置’其係耦接於一第一電源線及一第二 狀間，其中該第-電源線及該第二電源線係分別 電連接至一晶片，以便透過該第一電源線提供一第一電 壓位準至該晶片，並透過該第二電源線提供―第二電壓 位準至該晶片，該電源控制裝置包含： 一 20 1258071 開關單元，其係揭收一控制信號，且依據該控制信號 而開啟/關閉，用以短路/斷路該第一電源線及該第二 電源線。 16·如申叫專利範圍第15項所述之電源控制裝置，更包含： 控制單7G，其係接收一比較信號且依據該比較信號產 生5亥控制信號。 17·如申明專利範圍第16項所述之電源控制裝置，更包含： 一比較單元，其係分別電連接該第一電源線及該第二電 源線，並且依據一參考信號、該第一電壓位準與該第 二電壓位準，產生該比較信號。 18·如申晴專利範圍第17項所述之電源控制裝置，更包含： 一參考電源，用以提供該參考信號。 19·如申请專利範圍第18項所述之電源控制裝置，其中該 參考彳5號為一參考電壓位準。 20·如申請專利範圍第17項所述之電源控制裝置，其中該 比車父單兀具有—第—比較器與—第二比較器，該第一比 車乂為電連接該第一電源，該第二比較器電連接該第二電 源。 21 1258071 21. 如申請專利範圍第16項所述之電源控制裝置，其中該 控制單元為一反及閘（NAND LOGIC GATE)且該開關單 元為一 NMOS開關元件。 22. 如申請專利範圍第16項所述之電源控制裝置，其中該 控制單元為一及閘（AND LOGIC GATE)且該開關單元 為一 PMOS開關元件。 22