TWI254365B - Method of fabricating conductive lines - Google Patents
Method of fabricating conductive lines Download PDFInfo
- Publication number
- TWI254365B TWI254365B TW094102421A TW94102421A TWI254365B TW I254365 B TWI254365 B TW I254365B TW 094102421 A TW094102421 A TW 094102421A TW 94102421 A TW94102421 A TW 94102421A TW I254365 B TWI254365 B TW I254365B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- manufacturing
- mask
- wire according
- substrate
- Prior art date
Links
Classifications
-
- H10W20/031—
-
- H10W20/066—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
1254365 14985twf.doc/g 九、發明說明: 【發明所屬之技術領域】 本發明是有關於一種半導體元件的製造方法,且特別 是有關於一種導線的製造方法。 【先前技術】 隨著半導體元件積集度(Integrity)增加,相對的元件中 之圖案與線寬亦逐漸縮小,導致元件中之閘極與導線的接 觸電阻增高,產生較慢的電阻-電容延遲(RC Delay),進而 影響該元件的操作速度。由於金屬石夕化物之電阻較多晶石夕 (P〇lysilicon)低,且其熱穩定性也比一般内連線材料(例如 銘)南因此為了降低導線與電晶體各電極相接觸時的接觸 電阻(Contact Resistance),可以在電晶體各電極和金屬 連線的連接介面形成金屬矽化物。而目前在半導體元件之 製程中,廣泛被採用的則是自行對準金屬矽化物製程。 自行對準金屬矽化物的形成方式,乃是先於半導體晶 ^上形成一層金屬層。接著,將晶片送進高溫環境中。若 金屬層與矽接觸,則會反應產生金屬矽化物。若金屬層未 與=接觸,則不會產生金屬魏物。然後,再移除未反應 土屬層。由於不必經過微影(ph_ith〇抑卩办)製程的步 屬功以於特定的位置上形成金射化物,因此這種金 屬矽化物稱為自行對準金屬矽化物。 度的:曰隨著積體電路技術的發展,對於元件積集 行對準金屬;=制sr的間距越來越小 7化物衣耘虽中,可能會產生橋接的現象。請 1254365 14985twf.doc/g 參照圖1所示,基底100上已形成有兩個多晶石夕層1〇i(導 線)。在兩個多晶矽層101之間形成有絕緣層1〇2。然後, 於基底100上形成一層金屬層103後,進行高溫回火製程, 以於多晶矽層ιοί表面形成自行對準金屬矽化物層1〇4。 但是,在高溫回火製程中,將會使得多晶矽滲出f造成側 擴散(Lateral Diffusion),而導致在絕緣層1〇2上亦生成 金屬矽化物106的現象。當兩個多晶矽層1〇1之間的間距 φ 很小,且在絕緣層1〇2上生成金屬矽化物106的情況非常 嚴重時,就會造成橋接的現象,而導致多晶石夕層短路 連接在^起的問題。 【發明内容】 、有鑑於此’本發_目的就是在提供—種導線的製造 方法’可以避免在形成金屬々化物的過程巾造成橋接現 象’防止短路問題的發生。 本發明的另-目的是提供一種導線的製造方法,可以 縮小導線間的間距,且於導線上形成金屬石夕化物時,不會 馨發生橋接現象,可避免導線間的短路,並增加產品的穩定 本么月提ώ種導線的製造方法,此方法係先提供〆 :底’基底上已形成有多㈣層。然後,於多晶碎層上形 層罩幕層,此罩幕層具有_開口暴露出多晶石夕層。接 Ϊ苴ΐ罩幕層之側壁形成間隙壁。繼而,以具有間隙壁之 θ為罩幕,移除部分多晶石夕層,以暴露出基底。之後, 於基底上喊填滿開σ的絕緣層,絕緣層鮮幕層具有 1254365 14985twf.doc/g 不同侧遠擇性。接下來,移除軍幕層 曰 層。多晶秒層表面形成—金屬魏 .述於多例所述之導線的製造方法,上 基底上形成;;先於 成為金一繼而== 依照本發明的較佳實施例所述之導制 包括耐熱金屬,其例如是選二二鋅 鎢及鈦所組成之一族群。 W巧蛹 矽。 疋鼠化石夕’罩幕層之材質例如是氧化 述絕:的較佳實施例所述之導線的製造方法,上 t材質例如是氧切,罩幕層之材質例如是氮化 ==:料;後,幕層為终止層,㈡ 述:==;=,製造方法’上 方法例如是化學機;^=開以外之部分祕材料層的 依照本發_較佳實施觸述之導線的製造方法,上 1254365 l4985twf.doc/g 述間隙壁之材質與罩幕層之材質相同。 依照本發明的較佳實施例所述之導線的製造方法, $除罩幕層,以暴露出多㈣層之步驟,更包括移除間 、、依照本發明的較佳實施例所述之導線的, 述形成的絕緣層之一部分位於多晶矽層上方: 時,造二法中,由於在圖案化多晶砍層 蚪先於圖案化罩幕層之側壁形成 壁之罩幕層為罩幕_多晶石夕層,因此可以 (導線)間的間距。而且,藉_整間隙壁;,: 多晶石夕層(導線)間的間距’因此能夠不受微 的限制,而得以縮小多晶矽層(導 斤又 積集度。而且,本發明使埴;^泉的間距’增加元件的 衫出$曰功择η/! 夕晶石夕層(導線)間的絕緣 ^出夕日0料(導線)表面’在形成金屬魏 y發生橋接現象,而能夠避免短路的問題。 , 本發明提出另-種導線的製造 基底上已形成有多晶石夕層。外後,^曰百先&供基底’ 幕層,此罩幕層具有-開口:出層二成-罩
« a ^ ^ ^ 115夕晶石夕層。接著,以I 於i底上妒成;真=分多晶砍層’以暴露出基底。繼而, 於基底上形成填滿開口的絕緣層, 不同侧選擇性。接下來,移除罩、象=厂曰= 層。然後於多晶石夕層表面形成金屬石夕 4出夕曰曰石夕 述多::=开的^_所述之導線:製造方法,上 述夕曰曰夕層表面形成金屬魏物層之步驟例如L先於基 8 1254365 14985twf.doc/g 金屬層’再進行回火步驟,以使部份之金屬層 ^應形成為金射化物層。繼而,移除未 應之金屬 層。 、、依知本發明的較佳實施例所述之導線的製造方法,上 达至屬層之材質包括耐熱金屬,其例如是選自於由鉛、鎳、 鎢及鈦所組成之一族群。 、、依…、本發明的較佳實施例所述之導線的製造方法,上 • 歧緣層之材質例如是氮化石夕,罩幕層之材質例如是氧化 石夕。 、依照本發明的較佳實施例所述之導線的製造方法,上 述絕緣層之材質例如是氧化石夕,罩幕層之材質例如是氮化 石夕。 、依照本發明的較佳實施例所述之導線的製造方法,上 述於基底上形成填滿開口的絕緣層之步驟例如是:先於基 底上形成一絕緣材料層,然後,以罩幕層為終止層,移除 開口以外之部分絕緣材料層。其例如是以化學機械研磨法 或回飯刻法移除部分絕緣材料層。 在上述之導線的製造方法中,由於使填充於多晶石夕層 (導線)間的絕緣層高出多晶矽層(導線)表面,在形成金屬砍 化物時,就不會發生橋接現象,而能夠避免短路的問題。 為讓本發明之上述和其他目的、特徵和優點能更明顯 易懂’下文特舉較佳實施例,並配合所附圖式,作詳細說 明如下。 【實施方式】 9 1254365 14985twf.doc/j ㈣m Λ 雜照本發明—餘實_的一種 ^線之衣造流私剖面圖。 底2參H2A,本發0狀導線賴造方法縣提供一基 底綱,此基底綱上已形成有—層多晶石夕層2〇1,轉成 ΐΐϊϊ是化學氣相沈積法。之後,於多㈣層加上形 :罩=03,其具有一開口 204暴露出多2〇1。 中,罩幕層203之材質例如是氧化石夕或氮化石夕,生方 法例如是先以化學氣相沈積法形成一罩 、土 示)’再進行微影餘刻製程’圖案化罩幕材料層以曰形成之冒。 接者,於罩幕層203之側壁形成間隙壁2〇5,此間 ^ 205 ^材質例如是氧切或氮切,其形成方法例如是 暮:tot相沈積法沈積一層”材料層(未繪示)於罩 幕層203表面’之後進行非等向性侧製程,移除入 2電成間隙壁施。間隙壁施之材質與罩ϋ 203之材貝可為相同,也可為不同。 ^而:請參照圖犯,以具有間隙壁挪之罩幕層2〇3 ^除部分多㈣層2〇1,以暴露出基底綱,而形 成開2〇4a。移除多晶石夕層2〇1之方法例如是钱刻製程。 來二圖2D Λ形成方法例如是化學氣相沈積法。然後,請 二I,以罩幕層203為終止層’移除開口 204a以外 料層Λ07’以於基底上形成填滿開口 2〇如 絕緣層咖與罩幕層203具有不 同名κ擇性,例如絕緣層207a之材質是氮化石夕,搭配罩 1254365 14985twf.doc/g 幕層203之材質是氧化發,或 矽,搭配罩幕層203之材質θ f巴、層2〇7a之材質是氧化 之部分絕緣材料層207的方::丨上矽。移除開口 204a以外 接下來,請參關顧研磨法。 矽層2〇卜其巾,移除罩幕層 ^曰203以暴露出多晶 然後,請參照圖2F,於多晶矽::是蝕刻製程。 化物層209。盆中,全屬料細層2〇1表面形成金屬矽 自行對準金屬卿製程===成方法例如是 / i ^ - X A,、△ 无於基底2〇〇上形成一金屬層 反岸後進行回火步驟,以使部份之金屬層與石夕 :::if石夕化物層209 ’接著再移除未參與反應之 金屬層之㈣包括耐熱金屬,其例如是選 自於由銘、鎳、鎢及鈦所組成之—鱗。 在上述實施例中,由於絕緣層207效高出多晶矽岸 201(導線)表面,因此可避免金屬雜物發生橋接現象。^ 外,由於在移除部分多晶矽層201時,先於罩幕層2⑹之 側壁形成間隙壁2Q5,再以具有間隙壁2G5之罩幕層2〇3 為罩幕餘刻多晶梦層2〇卜因此可以縮小多晶石夕層2〇1(導 線1間,間距。而且,藉由調整間隙壁205的厚度,可以控 制'sa夕層2〇1 (導線)間的間距,使其不受微影製程解析度 勺阳制而&小多晶砍層201 (導線)間的間距,增加元件的 積集度。另外,上述實施例中導線的材質係以多晶矽為例 作0兒明’當然導線的材質亦可以是非晶矽或磊晶矽等矽類 材料。 , 圖2G至圖2Η是繪示依照本發明另一較佳實施例的一 11 1254365 14985twf.doc/g 種線之製造流程剖面圖。 請參照圖2G ’其是接續於圖2D。間隙壁2〇5之材質 右與罩幕層203之材質相同,則於移除罩幕層2〇3的步驟 中,同時會移除間隙壁205。此時,'絕緣層脈之一部分 位於多晶石夕層201上方。之後,請參照圖2H,於多晶石夕層 201表面形成金屬矽化物層209a。其中, 〇 二 部分位於金屬矽化物層209a上方,可有效地隔θ離多晶矽層 _ 201表面之金屬矽化物層2〇9a。 曰 本實施例與前一實施例之不同點在於絕緣層2〇7&之 一部分位於多晶矽層201上方,因此在進行下一步驟金屬 矽化物製程時,將使得沈積於絕緣層2〇7a尖角部分的金屬 層厚度較薄,更容易以蝕刻移除未參與反應之金屬層,而 且可避免金屬矽化物發生橋接現象。 圖3A至圖3D是緣示依照本發明又一較佳實施例的_ 種導線之製造流程剖面圖。 請參照圖3A,首先提供基底300,基底300上已形成 _ 有多晶矽層301,其形成方法例如是化學氣相沈積法。然 後,於多晶矽層301上形成罩幕層303,罩幕層303具有 一開口 304暴露出多晶矽層301,罩幕層303之材質例如 是氧化矽或氮化矽,其形成方法例如是先形成一罩幕材料 層(未繪示),再進行微影蝕刻製程,圖案化罩幕材料層 以形成之。 接著,請參照圖3B,以罩幕層303為罩幕,移除部分 多晶矽層301,以暴露出基底300,而形成開口 304a。 12 1254365 14985twf.d〇c/g 的絕缘肩3Γ】〜、圖3C,於基底300上形成填滿開口 304a 選摆f 此絕緣層311與罩幕層303具有不同钱刻 303夕^例如疋絕緣層311之材質是氮化石夕,搭配罩幕層 养配置f是氧切,或者絕緣層311之材質是氧化石夕, 。配罩幕層303之材質是氮化矽。 C於基底300上形成填滿開口 3〇4a的絕緣層Mi 丁立然後,以罩幕層303為終止層,移除開口 3〇4a以外 ϋΓί絕緣材料層。其中,移除開口咖以外之部分絕緣 材枓層的方_如是化學機械法相綱法。 夕曰接下來,同樣請參照圖3C,移除罩幕層3〇3以暴露出 石夕層301。然後,請參照圖3D,於多晶秒層301表面 麵魏㈣321。在本實_巾,形成金屬魏 =321之方法例如是自行解金屬魏物製程,先於基 你a 0上1成金屬層(未緣不)’然後進行回火步驟,以 使掃之金屬層反應為金屬魏物層32卜繼之,再移除 反應之金屬層。其中,金屬層之材質包括是耐熱金 屬’八例如是選自於祕、錄、鶴及鈦所組成之一族群。 術、述實施例中,由於絕緣層311高出多晶石夕層 邓1(蜍線)表面,因此在形成金屬矽化物層321時,可 金屬矽化物發生橋接現象。 兄 此外,上述實施财導線的材質係以多晶石夕為 ,备然導線的材質亦可p是非晶^晶料魏材 綜上所述’本發明所提出之導線的製造方法,可以縮 13 1254365 14985twf.doc/g 小導線_間距,且於導線上軸金屬魏物時,不 生橋接現象,可避免導線間的短路,並增加產品的穩定^ 雖然本發明已以較佳實施例揭露如上,然其並° 限^本發明任何熟習此技藝者,在不脫離本發明之精^ =範圍内,當可作些許之更動與潤飾,因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 圖1為習知之一種導線結構剖面圖。 圖2A至圖2F是繪示依照本發明一較佳實施例的一種 導線之製造流程剖面圖。 圖2G至圖2H疋緣示依照本發明另一較佳實施例的一 種導線之製造流程剖面圖。 圖3A至圖3D是繪示依照本發明又一較佳實施例的一 種導線之製造流程剖面圖。 【主要元件符號說明】 100、 200、300 :基底 101、 201、301 :多晶矽層 102、 207a、311 :絕緣層 103 :金屬層 104、209、209a、321 :金屬矽化物層 106 :金屬矽化物 203、 303 :罩幕層 204、 204a、304、304a :開口 205 :間隙壁 14 1254365 14985twf.doc/g 207 ··絕緣材料層
15
Claims (1)
1254365 14985twf.doc/g 十、申請專利範圍: 1·一種導線的製造方法,包括: 一多晶矽層; ϋ亥罩幕層具有一開口 提供一基底,該基底上已形成有 於該多晶矽層上形成一罩幕層, 暴路出該多晶石夕層; 於該罩幕層之側壁形成一間隙壁;
砂壁之該罩幕層為罩幕,移除部分該多晶 矽層,以暴露出該基底; 夕日日 於α亥基底上形成填滿該開口的一纟邑έ轰js ^ i77 m a 該罩幕層具林同侧騎性;、4層,挑緣層與 移除該罩幕層,以暴露出該多晶石夕層;以及 於該多晶矽層表面形成一金屬矽化物層。 申請專利翻第1項所述之導線的製造方法,其 晶矽層表面形成該金屬矽化物層之步驟包括: 於該基底上形成一金屬層; 進仃一回火步驟,以使部份之該金屬層反應形成為該 金屬矽化物層;以及 移除未參與反應之該金屬層。 3·如申請專利範圍第2項所述之導線的製造方法,其 中t金屬層之材質包括耐熱金屬。 )^如申請專利範圍第3項所述之導線的製造方法,其 中"亥i屬層之材質係選自於由鈷、鎳、鎢及鈦所組成之一 族群。 5·如申請專利範圍第1項所述之導線的製造方法,其 16 1254365 14985twf.doc/g 中該絕緣層之材質包括氮化石夕,該罩幕層之材質包括氧化 ^ ° 6·如申請專利範圍第1項所述之導線的製造方法,其 中H緣層之材質包括氧化石夕,該罩幕層之材質包括氮化 石夕。 7·如申請專利範圍第1項所述之導線的製造方法,其 中於該基底上形成填滿該開口的該絕緣層之步驟包括: > 於該基底上形成一絕緣材料層;以及 以忒罩幕層為終止層,移除該開口以外之部分該絕緣 材料層。 8·如申請專利範圍第7項所述之導線的製造方法,其 中以该罩幕層為終止層,移除該開口以外之部分該絕緣材 料層的方法包括化學機械研磨法。 9·如申睛專利範圍第1項所述之導線的製造方法,其 中該間隙壁之材質與該罩幕層之材質為相同。 10·如申請專利範圍第1項所述之導線的製造方法,其 中移除邊罩幕層,以暴露出該多晶石夕層之步驟中,更包括 移除該間隙壁。 11·如申請專利範圍第1〇項所述之導線的製造方法, 其中形成的該絕緣層之一部分位於該多晶矽層上方。 12·—種導線的製造方法,包括: 提供一基底,該基底上已形成有一多晶矽層; 於該多晶石夕層上形成一罩幕層,該罩幕層具有一開口 暴路出該多晶秒層; 17 1254365 14985twf.doc/g 以該罩幕層為罩幕,移除部分該多晶矽層,以暴露出 該基底; 於該基底上形成填滿該開口的一絕緣層,該絕緣層與 該罩幕層具有不同姓刻選擇性; 移除該罩幕層,以暴露出該多晶矽層;以及 於°亥夕0日石夕層表面形成一金屬石夕化物層。 13·如申請專利範圍第12項所述之導線的製造方法, 其中於該多㈣層表面形成該金射化物層之步驟包括: 於該基底上形成一金屬層; 進仃一回火步驟,以使部份之該金屬層反應形成為該 金屬矽化物層;以及 移除未參與反應之該金屬層。 14·如中請專利範圍第13項所述之導線的製造方法 其中該金屬層,材質包括耐熱金屬。 立如申睛專利範圍第14項所述之導線的製造方法 一、,〜屬層之材質係選自於由銘、鎳、鎢及鈦所組成d 复請專利範圍第12項所述之導線的製造方法 緣層之材質包括氮化碎,該罩幕層之材質包括肩 f π專利範圍第12項所述之導線的製造方法 2 緣層之材質包括氧切,該罩幕層之材質包括I 女申明專利範圍第12項所述之導線的製造方法, 18 1254365 14985twf.doc/g 其中於該基底上形成填滿該開口的該絕緣層之步驟包括: 於該基底上形成一絕緣材料層;以及 以該罩幕層為終止層,移除該開口以外之部分該絕緣 材料層。 19. 如申請專利範圍第18項所述之導線的製造方法, 其中以該罩幕層為終止層,移除該開口以外之部分該絕緣 材料層的方法包括化學機械研磨法。 20. 如申請專利範圍第18項所述之導線的製造方法, 其中以該罩幕層為終止層,移除該開口以外之部分該絕緣 材料層的方法包括回蝕刻法。
19
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW094102421A TWI254365B (en) | 2005-01-27 | 2005-01-27 | Method of fabricating conductive lines |
| US11/162,115 US7550372B2 (en) | 2005-01-27 | 2005-08-29 | Method of fabricating conductive lines with silicide layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW094102421A TWI254365B (en) | 2005-01-27 | 2005-01-27 | Method of fabricating conductive lines |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI254365B true TWI254365B (en) | 2006-05-01 |
| TW200627530A TW200627530A (en) | 2006-08-01 |
Family
ID=36697416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW094102421A TWI254365B (en) | 2005-01-27 | 2005-01-27 | Method of fabricating conductive lines |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7550372B2 (zh) |
| TW (1) | TWI254365B (zh) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6541164B1 (en) * | 1997-10-22 | 2003-04-01 | Applied Materials, Inc. | Method for etching an anti-reflective coating |
| US6900098B1 (en) * | 2002-10-15 | 2005-05-31 | Halo Lsi, Inc. | Twin insulator charge storage device operation and its fabrication method |
| US7169660B2 (en) * | 2003-10-06 | 2007-01-30 | Atmel Corporation | Lithography-independent fabrication of small openings for forming vertical mos transistor |
| US7052972B2 (en) * | 2003-12-19 | 2006-05-30 | Micron Technology, Inc. | Method for forming sublithographic features during the manufacture of a semiconductor device and a resulting in-process apparatus |
| US7067391B2 (en) * | 2004-02-17 | 2006-06-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method to form a metal silicide gate device |
| US6955961B1 (en) * | 2004-05-27 | 2005-10-18 | Macronix International Co., Ltd. | Method for defining a minimum pitch in an integrated circuit beyond photolithographic resolution |
-
2005
- 2005-01-27 TW TW094102421A patent/TWI254365B/zh not_active IP Right Cessation
- 2005-08-29 US US11/162,115 patent/US7550372B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US7550372B2 (en) | 2009-06-23 |
| US20060166497A1 (en) | 2006-07-27 |
| TW200627530A (en) | 2006-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101790778A (zh) | 高k/金属栅极晶体管的接触部中的硅化物层 | |
| US7790611B2 (en) | Method for FEOL and BEOL wiring | |
| JP3014988B2 (ja) | Mos装置 | |
| JP2002025944A (ja) | 半導体素子の製造方法 | |
| KR100978647B1 (ko) | 반도체 장치의 상이한 실리콘 함유 영역 상에 상이한실리사이드 부분을 형성하는 방법 | |
| KR20090005747A (ko) | 반도체 소자의 제조방법 | |
| CN112331664B (zh) | 一种三维存储器及其制作方法 | |
| TWI254365B (en) | Method of fabricating conductive lines | |
| JP3168992B2 (ja) | 半導体装置の製造方法 | |
| JP2005519468A (ja) | 半導体デバイス中の異なるシリコン含有領域上に、異なるシリサイド部分を形成する方法 | |
| CN100481333C (zh) | 具有不同金属硅化物部分的半导体器件的制造方法 | |
| JPH10335263A (ja) | チタンシリサイドの製造方法 | |
| US20060286756A1 (en) | Semiconductor process and method for reducing parasitic capacitance | |
| TW473835B (en) | Method for forming polycide gate electrode of metal oxide semiconductor field effect transistor | |
| TWI249791B (en) | Method for fabricating semiconductor devie | |
| JPH02170424A (ja) | 半導体装置の製造方法 | |
| TW200527649A (en) | Low stress sidewall spacer in integrated circuit technology | |
| JPH11135789A (ja) | 半導体装置およびその製造方法 | |
| JPH0590199A (ja) | 半導体装置の製造方法 | |
| JP2822276B2 (ja) | 半導体装置の電極形成法 | |
| CN100437938C (zh) | 导线的制造方法 | |
| TWI322457B (en) | Method for manufacturing shallow trench isolation structure and semiconductor structure | |
| TWI240308B (en) | Method of fabricating integrated circuit | |
| JPH09293722A (ja) | 半導体装置の製造方法 | |
| JPH08316475A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MK4A | Expiration of patent term of an invention patent |